アドレス信号発生回路

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ラスタースキャン方式のディスプレイ装置の表示画面を制御するためのアドレス信号発生回路に係わり、特には前記ディスプレイ装置のメモリ内に予め格納されている表示画面を制御するための制御データを、前記ディスプレイ装置のラスタースキャンに同期して呼び出すアドレス信号発生回路に関するものである。
【０００２】
【従来の技術】ラスタースキャン方式のディスプレイ装置では、ディスプレイ装置の表示画面上に想定した水平線と垂直線の組み合わせにより得られる複数の格子模様の各エリアを表示画面を制御するための補正点とし、前記各補正点に対応させた表示画面の制御量を制御データとして予めディスプレイ装置のメモリに記憶している。前記エリアには水平方向のアドレスと垂直方向のアドレスの組み合わせによりアドレスが割り付けられており、前記メモリに前記アドレスを指定すると、前記アドレスに対応したエリアの制御データが前記メモリより出力され、各エリアの制御が行われている。
【０００３】また、従来より、前記水平方向のアドレスを得るのにフェーズ・ロックド・ループ回路（以下ＰＬＬ回路と記す）が用いられていた。このＰＬＬ回路では、水平走査に同期した水平パルスがＰＬＬ回路を構成する位相比較器に入力され、ループ・フィルターを通して特定周波数の高周波信号として出力される。そして、前記位相比較器より出力された高周波信号を別に設けたカウンター回路により分周することで、水平方向のアドレスを得ていた。
【０００４】一方、垂直方向のアドレス信号は、前記水平走査に同期した水平パルスを別に設けたカウンター回路に入力し、前記水平パルスを一定の整数倍毎にカウントアップすることで得ていた。
【０００５】
【発明が解決しようとする課題】ところで、近時、ラスタースキャン方式のディスプレイ装置は分野や用途を問わず広く普及していて、その仕様についても、水平走査線数は例えば、一般家庭用のテレビジョンでは５２５本で、高精細度用ディスプレイ装置では２０００本を越えるものまであるといった具合に多種・多様である。
【０００６】また、従来のアドレス信号発生回路では、垂直方向のアドレス信号を発生させるのに、水平走査に同期した水平パルスをカウンター回路に入力し、前記水平パルスを一定の整数倍毎にカウントアップすることで行っていた。ところが、このアドレス信号発生回路で、水平走査線数の異なる仕様のディスプレイ装置に対してアドレス信号を発生させ、ディスプレイ装置の表示画面上に想定した水平線と垂直線の組み合わせからなる格子模様のエリアに合わせようとすると、アドレス信号発生回路を変更するなり、スイッチで切り換えるなどしてカウントアップする整数を変更しなくてはならず不便であった。
【０００７】即ち、表示画面の水平走査線数が５１２本のディスプレイ装置では、図３（ａ）に図示の如く、表示画面上に想定した水平線と垂直線の組み合わせからなる格子模様の各エリアには、それぞれＡ〜Ｐの制御量が制御データとして割り当てられている。そして、垂直方向のアドレスは、１６進数で０００Ｈから１ＦＦＨまでの５１２番地である。次に、この表示画面の水平走査線数が１０２４本になった場合には、垂直方向のアドレス信号は前記水平パルスをカウントアップするときの整数を２回に１度の割合に変更して発生させることで、図３（ｂ）に図示の如く、表示画面と格子模様の各エリアに割り当てられるＡ〜Ｐの制御量を一致でき、表示画面を正常に制御することができる。
【０００８】ところが、表示画面の水平走査線数が１３００本になった場合には、前記水平パルスを２回に１度の割合でカウントアップしたのでは、図３（ｃ）に図示する如く、水平走査線数が１０２４本目以降は制御データがなくなってしまうため、表示画面と格子模様の各エリアに割り当てられているＡ〜Ｐの制御量を一致させることができなくなり、表示画面の正常な制御ができなくなってしまう。
【０００９】そこで、前記水平パルスを３回に１度の割合でカウントアップすると、この場合には、図３（ｄ）に図示する如く、表示画面と格子模様の各エリアに割り当てられているＡ〜Ｐの制御量を一致させることができず、表示画面を正常に制御することもできなくなってしまう。従って、このように表示画面と格子模様の各エリアに割り当てられているＡ〜Ｐの制御量を一致させることができない場合には、制御量を再度、表示画面に合わせ直し、表示画面を正常に制御する必要があった。また、従来のアドレス信号発生回路では、前記制御量を合わせ直す場合にも、０００Ｈから１ＦＦＨまでの全てのアドレスのデータを有効に使いきれないといった難点があった。
【００１０】また、従来より水平方向のアドレス信号を発生するためにこの種のアドレス信号発生回路で用いられているＰＬＬ回路は高周波信号を出力するため、外部ノイズ等の影響を受けやすく、発振周波数を安定させるためにシールド対策等が必要で高価になる難点があった。
【００１１】本発明の目的はこれら難点が解消し、簡便な手段で水平走査線数に関係なく容易に垂直方向のアドレス信号が得られる安価なアドレス信号発生回路を提供することにある。
【００１２】
【課題を解決するための手段】ラスタースキャン方式のディスプレイ装置の表示画面を制御するに当たり、前記ディスプレイ装置の表示画面上に想定した水平線と垂直線の組み合わせにより得られる複数の格子模様の各エリアを、表示画面を制御するための補正点とし、前記各補正点に対応させた制御量を制御データとして予め記憶したメモリの水平方向と垂直方向のアドレスを指定するアドレス信号を、前記ディスプレイ装置のラスタースキャンに同期して発生させるアドレス信号発生回路であって、複数のモノスティブル・マルチバイブレータからなり、水平走査に同期したパルスが入力されて水平走査期間内を分割するパルスを発生する第一の発振回路と、複数のモノスティブル・マルチバイブレータからなり、垂直走査に同期したパルスが入力されて垂直走査期間内を分割するパルスを発生する第二の発振回路と、フリップ・フロップからなり、前記第一の発振回路と第二の発振回路で得られるパルスをそれぞれ同じタイミングで出力させる同期回路と、前記第一の発振回路の出力が入力され、水平方向のアドレス信号を発生する第一のカウンター回路と、前記同期回路の出力が入力され、垂直方向のアドレス信号を発生する第二のカウンター回路と、前記第一の発振回路と第二の発振回路それぞれに前記第一の発振回路で得られるパルスと第二の発振回路で得られるパルスの発振開始のタイミングと発振周期を可変する調整器を具備せしめ、前記各調整器を調整することで前記格子模様のエリアとアドレス信号発生回路より発生するアドレス信号とを同期させるようアドレス信号発生回路を構成する。
【００１３】
【作用】本発明のアドレス信号発生回路では、水平方向のアドレス信号は水平走査期間内を分割して得られ、垂直方向のアドレス信号は垂直走査期間内を分割して得られるので、垂直方向のアドレス信号が水平走査線数に関係なく簡単に得られ、表示画面と格子模様の各補正点に割り当てられている表示画面の制御量を容易に一致させることができる。
【００１４】また、ＰＬＬ回路を用いないので、シールド対策を不要とし、外部ノイズの影響がなくなり、安価なアドレス信号発生回路が得られる
【００１５】
【実施例】以下、本発明を図に沿って説明する。図１は本発明のアドレス信号発生回路の構成を示す回路図、図２R>２は図１における各部の信号波形を示したタイミングチャートである。図１において、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６はそれぞれモノスティブル・マルチバイブレータ（以下モノ・マルチと記す）であり、Ｍ１，Ｍ２，Ｍ３はＪ・Ｋフリップ・フロップＦ１とともに水平走査期間内を分割するパルスを発生する第一の発振回路を構成し、Ｍ４，Ｍ５，Ｍ６は垂直走査期間内を分割するパルスを発生する第二の発振回路を構成している。Ｆ２はＤフリップ・フロップであり、前記第一の発振回路と第二の発振回路で得られるパルスをそれぞれ同じタイミングで出力させるための同期回路を構成している。Ｃ１，Ｃ２はそれぞれカウンターであり、Ｃ１は前記第一の発振回路の出力が入力され、水平方向のアドレス信号を発生するための第一のカウンター回路を、Ｃ２は前記同期回路の出力が入力され、垂直方向のアドレス信号を発生する第二のカウンター回路を構成している。また、ＲＶ１，ＲＶ２は前記第一の発振回路で得られるパルスの発振開始のタイミングと発振周期を可変する調整器で、ＲＶ３，ＲＶ４は前記第二の発振回路で得られるパルスの発振開始のタイミングと発振周期を可変する調整器の可変抵抗器である。
【００１６】このように構成されたアドレス信号発生回路において、第一の発振回路を構成するモノ・マルチＭ１の入力端子Ａに、図２−■に示す如き信号波形で水平走査に同期した水平パルスＨＢＬが入力されると、モノ・マルチＭ１の出力端子Ｑからは図２−■に示す如き信号波形の出力がなされる。また、モノ・マルチＭ１の前記出力はモノ・マルチＭ２の入力端子Ａに入力されるほか、モノ・マルチＭ３のＣＬ端子とＪ・Ｋフリップ・フロップＦ１のＣＬ端子およびカウンターＣ１のＣＬ端子に入力され、各回路を制御する。
【００１７】次に、モノ・マルチＭ２の反転出力端子Ｑ’からは、図２−■に示す如き信号波形の出力がなされ、この出力信号はモノ・マルチＭ３の入力端子Ｂに入力されるほか、Ｊ・Ｋフリップ・フロップＦ１のＰＲ端子に入力され、Ｊ・Ｋフリップ・フロップＦ１を制御する。
【００１８】また、モノ・マルチＭ３の出力端子Ｑからは、図２−■に示す如き信号波形の出力がなされ、この出力信号はＪ・Ｋフリップ・フロップＦ１のＣＫ端子に入力されるほか、モノ・マルチＭ３の入力端子Ａにフィードバックされる。そして、第一の発振回路を構成するＪ・Ｋフリップ・フロップＦ１の出力端子Ｑからは、図２R>２−■に示す如き信号波形で水平走査期間内を分割する発振パルスが出力される。
【００１９】一方、第二の発振回路を構成するモノ・マルチＭ４の入力端子Ａに、図２の○印１０に示す如き信号波形で垂直走査に同期した垂直パルスＶＢＬが入力されると、モノ・マルチＭ４の出力端子Ｑからは、図２の○印１１に示す如き信号波形の出力がなされる。この出力信号は、モノ・マルチＭ６のＣＬ端子に入力されるほか、Ｄフリップ・フロップＦ２のＣＬ端子とカウンターＣ２のＣＬ端子に入力され、各回路を制御する。
【００２０】次に、モノ・マルチＭ５の出力端子Ｑからは、図２の○印１３に示す如き信号波形の出力がなされ、この出力信号はモノ・マルチＭ６の入力端子Ａに入力される。そして、モノ・マルチＭ６の出力端子Ｑからは、図２の○印１２に示す如き信号波形の出力がなされ、この出力信号はＤフリップ・フロップＦ２の入力端子Ｄに入力されるほか、モノ・マルチＭ５の入力端子Ａにフィードバックされている。そして、第二の発振回路を構成するモノ・マルチＭ６の出力端子Ｑからは、図２の○印１２に示す如き信号波形の垂直走査期間を分割する発振パルスが出力される。
【００２１】また、Ｄフリップ・フロップＦ２のＣＫ端子には、図２−■に示す如き信号波形のＪ・Ｋフリップ・フロップＦ１の出力が入力され、前記第一の発振回路から得られる発振パルスの出力タイミングと一致した、図２の○印１４に示す如き信号波形のパルスが出力される。
【００２２】また、Ｊ・Ｋフリップ・フロップＦ１の出力端子Ｑからの出力信号が第一のカウンター回路のカウンターＣ１の入力端子ＣＫに入力されると、前記カウンターＣ１の出力端子Ｑ０，Ｑ１，Ｑ２，Ｑ３からはそれぞれ図２−■，■，■，■に示す如き信号波形の出力がなされ、アドレス信号の下位４ビットとなる水平方向のアドレス信号が得られる。
【００２３】一方、Ｄフリップ・フロップＦ２の出力端子Ｑからの出力信号が第二のカウンター回路のカウンターＣ２の入力端子ＣＫに入力されると、カウンターＣ２の出力端子Ｑ０〜Ｑ８からはそれぞれ図２の○印１５〜２３に示す如き信号波形の出力がなされ、アドレス信号の上位９ビットとなる垂直方向のアドレス信号が得られる。
【００２４】ここで、一方の端子がモノ・マルチＭ２のＲＸ／ＣＸ端子に接続され、他方の端子が電源ＶＣＣに接続された可変抵抗器ＲＶ１を調整し、モノ・マルチＭ２の出力端子Ｑ’から出力される図２−■に示す如きパルスのパルス幅Ｔ１を変え、第一の発振回路の発振開始のタイミングを調整することが出来る。
【００２５】また、一方の端子がモノ・マルチＭ３のＲＸ／ＣＸ端子に接続され、他方の端子が電源ＶＣＣに接続された可変抵抗器ＲＶ２を調整することで、モノ・マルチＭ３の出力端子Ｑから出力される図２−■に示す如きパルスのパルス幅Ｔ２を変え、水平走査期間内を分割するパルスの発振周期を変えることが出来る。
【００２６】また、一方の端子がモノ・マルチＭ４のＲＸ／ＣＸ端子に接続され、他方の端子が電源ＶＣＣに接続された可変抵抗器ＲＶ３を調整することで、モノ・マルチＭ４の出力端子Ｑから出力される図２の○印１１に示す如きパルスのパルス幅Ｔ３を変え、第二の発振回路の発振開始のタイミングを調整することが出来る。
【００２７】また、一方の端子がモノ・マルチＭ５のＲＸ／ＣＸ端子とモノ・マルチＭ６のＲＸ／ＣＸ端子に接続され、他方の端子が電源ＶＣＣに接続された可変抵抗器ＲＶ４を調整することで、モノ・マルチＭ６の出力端子Ｑから出力される図２の○印１２に示す如きパルスのパルス幅Ｔ４を変え、垂直走査期間内を分割するパルスの発振周期を変えることが出来る。
【００２８】なお、前記第一の発振回路で得られるパルスと第二の発振回路で得られるパルスの発振開始のタイミングと発振周期を可変するために設けられた各調整器は、実施例に限定されるものでなく、水平走査周波数および垂直走査周波数が常に一定であるような場合には、調整器が例えば固定抵抗器であってもよいことはいうまでもない。
【００２９】また、前記発振回路で得られるパルスの発振開始のタイミングと発振周期を可変するための各調整器に、水平・垂直の周波数により出力が変化する素子（Ｆ／Ｖコンバータ等）を用いて、周波数や水平走査線数に関係なく表示画面と表示画面上に想定した格子模様の各エリアを一致させるようすれば、マルチスキャンディスプレイの表示画面の制御も可能である。
【００３０】このように、本発明ではＰＬＬ回路を用いることなく、また、水平走査線の数に関係なく水平方向のアドレス信号と垂直方向のアドレス信号を確実に得ることができる。
【００３１】
【発明の効果】本発明のアドレス信号発生回路では、垂直方向のアドレス信号は垂直走査期間内を調整器で分割して得るため、垂直方向のアドレス信号が水平走査線数に関係なく得られるほか、走査線数が変わってもディスプレイ装置の表示画面上に想定した水平線と垂直線の組み合わせからなる格子模様の各エリアにアドレス信号を容易に割り当てることが出来るようになった。この結果、走査線数が変わっても全てのメモリを有効に利用できるほか、各種仕様のディスプレイ装置に対してメモリの制御データを共用できるといった効果がある。また、本発明のアドレス信号発生回路はＰＬＬ回路を用いないので、ノイズに対する特別な対策が不要で安価なアドレス信号発生回路が得られる。といった実用上の効果がある。
【図面の簡単な説明】
【図１】本発明のアドレス信号発生回路の構成を示すブロック図である。
【図２】図１の各部の波形を示す波形図である。
【図３】垂直方向のアドレス信号を得るための従来例を示す説明図である。
【符号の説明】
ＨＢＬ水平パルス
ＶＢＬ垂直パルス
Ｍ１，Ｍ２，Ｍ３モノスティブル・マルチバイブレータ
Ｍ４，Ｍ５，Ｍ６モノスティブル・マルチバイブレータ
Ｆ１Ｊ・Ｋフリップ・フロップ
Ｆ２Ｄフリップ・フロップ
Ｃ１，Ｃ２カウンター
ＲＶ１，ＲＶ２，ＲＶ３，ＲＶ４可変抵抗器

【特許請求の範囲】
【請求項１】ラスタースキャン方式のディスプレイ装置の表示画面を制御するに当たり、前記ディスプレイ装置の表示画面上に想定した水平線と垂直線の組み合わせにより得られる複数の格子模様の各エリアを、表示画面を制御するための補正点とし、前記各補正点に対応させた制御量を制御データとして予め記憶したメモリの水平方向と垂直方向のアドレスを指定するアドレス信号を、前記ディスプレイ装置のラスタースキャンに同期して発生させるアドレス信号発生回路であって、■複数のモノスティブル・マルチバイブレータからなり、水平走査に同期したパルスが入力されて水平走査期間内を分割するパルスを発生する第一の発振回路と、■複数のモノスティブル・マルチバイブレータからなり、垂直走査に同期したパルスが入力されて垂直走査期間内を分割するパルスを発生する第二の発振回路と、■フリップ・フロップからなり、前記第一の発振回路と第二の発振回路で得られるパルスをそれぞれ同じタイミングで出力させる同期回路と、■前記第一の発振回路の出力が入力され、水平方向のアドレス信号を発生する第一のカウンター回路と、■前記同期回路の出力が入力され、垂直方向のアドレス信号を発生する第二のカウンター回路と、■前記第一の発振回路と第二の発振回路それぞれに前記第一の発振回路で得られるパルスと第二の発振回路で得られるパルスの発振開始のタイミングと発振周期を可変する調整器を具備せしめ、前記各調整器を調整することで前記格子模様のエリアとアドレス信号発生回路より発生するアドレス信号とを同期させるよう構成したことを特徴とするアドレス信号発生回路。

【図１】