オーディオ信号処理装置
【課題】差動回路に入力される２つの信号が同じＤＡ変換回路から出力されるオーディオ信号処理装置を提供する。
【解決手段】オーディオ信号処理装置のＤＡ変換回路の前段にデータ組替回路を設けた。データ組替回路は、第１のデータと第２のデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第３のデータと第４のデータとをワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、第１のデータと第３のデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成する。ＤＡ変換回路は、生成された第３のオーディオデータを第１のデータと第３のデータとに分離し、それぞれ第１のアナログ信号および第２のアナログ信号に変換する。差動回路は、第１のアナログ信号と第２のアナログ信号とから第３のアナログ信号を合成する。
【解決手段】オーディオ信号処理装置のＤＡ変換回路の前段にデータ組替回路を設けた。データ組替回路は、第１のデータと第２のデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第３のデータと第４のデータとをワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、第１のデータと第３のデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成する。ＤＡ変換回路は、生成された第３のオーディオデータを第１のデータと第３のデータとに分離し、それぞれ第１のアナログ信号および第２のアナログ信号に変換する。差動回路は、第１のアナログ信号と第２のアナログ信号とから第３のアナログ信号を合成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されるデジタルオーディオ信号をアナログオーディオ信号に変換するオーディオ信号処理装置に関し、特に、複数のオーディオ信号を同時に処理するマルチチャンネルのオーディオ信号処理装置に関する。
【背景技術】
【０００２】
デジタルオーディオ機器において、入力されるデジタルオーディオ信号をアナログオーディオ信号に変換するオーディオ信号処理装置が用いられている。入力されるデジタルオーディオ信号のフォーマットとして、例えば、Ｉ２Ｓフォーマットが知られている。
【０００３】
図６は、Ｉ２Ｓフォーマットで伝送されるデジタルオーディオ信号（以下、「Ｉ２Ｓ信号」とする。）の信号波形を示す図である。Ｉ２Ｓ信号は、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを１ワードデータ毎に交互に配置したＤＡＴＡ信号と、このＤＡＴＡ信号のワードデータを識別するためのワードクロック信号（以下、「ＬＲＣＫ信号」とする。）と、ワードデータを構成する各ビットデータを識別するためのビットクロック信号（以下、「ＢＣＬＫ信号」とする。）とで構成されている。
【０００４】
ＤＡＴＡ信号は、同一のサンプリング位置ｉのＬチャンネルのデータＤＬｉ（ｎビットデータで１ワードデータに相当）とＲチャンネルのデータＤＲｉ（ｎビットデータで１ワードデータに相当）とをペアにし、各ペアをサンプリング順に配列したシリアルのデータ（ＤＬ１／ＤＲ１，ＤＬ２／ＤＲ２，…ＤＬｍ／ＤＲｍ）である。ＬＲＣＫ信号は、ＤＡＴＡ信号の１ワードデータＤＬｉ／ＤＲｉを１周期とするクロックで、図６では、ＬＲＣＫ信号のローレベル（以下、「Ｌレベル」という。）の期間がＤＡＴＡ信号のＬチャンネルのワードデータＤＬｉに同期し、ＬＲＣＫ信号のハイレベル（以下、「Ｈレベル」とする。）の期間がＤＡＴＡ信号のＲチャンネルのワードデータＤＲｉに同期している。ＢＣＬＫ信号は、ＤＡＴＡ信号のビットデータに同期したクロックである。
【０００５】
ＤＡＴＡ信号は、ＬＲＣＫ信号を用いてＬチャンネルのワードデータＤＬｉとＲチャンネルのワードデータＤＲｉとに分離され、ＢＣＬＫ信号を用いてビットデータ毎にアナログ信号に変換される。これにより、Ｉ２Ｓ信号は、Ｌチャンネルのデータに基づくアナログオーディオ信号とＲチャンネルのデータに基づくアナログオーディオ信号とに変換される。
【０００６】
ところで、マルチチャンネルのデジタルオーディオ信号の場合、ＤＡＴＡ信号は複数の信号からなる場合があり、デジタルオーディオ機器によっては、以下に説明するように、ＤＡＴＡ信号に含まれる各チャンネルのデジタルオーディオ信号をアナログオーディオ信号に変換するだけでなく、ＤＡＴＡ信号に含まれる２つのオーディオ信号の組み合わせとは異なる組み合わせの２つのオーディオ信号を混合したアナログオーディオ信号を生成して出力する場合がある。
【０００７】
図６は、５．１ｃｈサラウンドスピーカシステムに対するＩ２Ｓ信号を示したものである。なお、５．１ｃｈサラウンドスピーカシステムでは、リスナーの周りに、Ｌチャンネルフロントスピーカ（リスナーの前方左側のスピーカ。ＦＬスピーカ）、Ｒチャンネルフロントスピーカ（リスナーの前方右側のスピーカ。ＦＲスピーカ）、Ｌチャンネルリヤースピーカ（リスナーの後方左側のスピーカ。ＳＬスピーカ）、Ｒチャンネルリヤースピーカ（リスナーの後方右側のスピーカ。ＳＲスピーカ）、センタースピーカ（リスナーの前方中央のスピーカ。Ｃスピーカ）およびサブウーファー用スピーカ（低音専用のスピーカ。ＳＷスピーカ）の６本のスピーカが配置されるので（図５（ａ）参照）、５．１ｃｈサラウンドに対するＩ２Ｓ信号のＤＡＴＡ信号には、各スピーカに対する６種類のデジタルオーディオ信号が含まれる。しかし、図６では、説明の便宜上、ＤＡＴＡ信号に含まれるＣスピーカとＳＷスピーカに対するデジタルオーディオ信号は省略している。また、以下の説明では、場合により「チャンネル」を「ｃｈ」と表記する。
【０００８】
５．１ｃｈサラウンドに対するＩ２Ｓ信号のＤＡＴＡ信号では、ＦＬスピーカから出力される音声に変換されるオーディオデータ（ＦＬデータ）とＦＲスピーカから出力される音声に変換されるオーディオデータ（ＦＲデータ）とが組み合わされたＦＬ＿ＦＲ信号と、ＳＬスピーカから出力される音声に変換されるオーディオデータ（ＳＬデータ）とＳＲスピーカから出力される音声に変換されるオーディオデータ（ＳＲデータ）とが組み合わされたＳＬ＿ＳＲ信号とが含まれている。
【０００９】
図６に示すＩ２Ｓ信号のＤＡＴＡ信号に含まれるＦＬ＿ＦＲ信号はＦＬデータとＦＲデータとに分離され、ＳＬ＿ＳＲ信号はＳＬデータとＳＲデータとに分離され、それぞれアナログオーディオ信号であるｆｌ信号、ｆｒ信号、ｓｌ信号およびｓｒ信号に変換される。変換されたｆｌ信号、ｆｒ信号、ｓｌ信号およびｓｒ信号は、それぞれ対応するＦＬスピーカ、ＦＲスピーカ、ＳＬスピーカおよびＳＲスピーカに出力される。なお、Ｃスピーカに対するデジタルオーディオ信号は、アナログオーディオ信号であるｃ信号に変換されてＣスピーカに出力され、ＳＷスピーカに対するデジタルオーディオ信号は、アナログオーディオ信号であるｓｗ信号に変換されてＳＷスピーカに出力される。
【００１０】
５．１ｃｈサラウンドスピーカシステムに適用されるデジタルオーディオ機器（オーディオアンプ）には、上記のように、６本のスピーカに対して６個のアナログオーディオ信号（ｆｌ信号、ｆｒ信号、ｓｌ信号、ｓｒ信号、ｃ信号、ｓｗ信号）の出力端子が設けられているが、ユーザが５．１ｃｈサラウンドスピーカシステムを有していない場合には、スピーカのない出力端子は接続されず、その出力端子のアナログオーディオ信号は使用されないことになる。
【００１１】
例えば、ユーザの所有するスピーカシステムがＦＬスピーカ、ＦＲスピーカおよびＣスピーカからなるスピーカシステムの場合、そのスピーカシステムでは、ｓｌ信号、ｓｒ信号、ｓｗ信号は使用できない。このような不都合を解消するため、５．１ｃｈサラウンドスピーカシステムに適用可能なオーディオアンプには、ｆｌ信号とｓｌ信号とを混合した信号（ｆｌ＿ｓｌ信号）をｆｌ信号の出力端子から出力し、ｆｒ信号とｓｒ信号とを混合した信号（ｆｒ＿ｓｒ信号）をｆｒ信号の出力端子から出力するようにしているものがある。このようなオーディオアンプでは、ＦＬスピーカ、ＦＲスピーカおよびＣスピーカからなるスピーカシステムと組み合わせる場合、ＦＬスピーカとＦＲスピーカから出力させるオーディオ信号をそれぞれｆｌ＿ｓｌ信号とｆｒ＿ｓｒ信号とすることにより、ｓｌ信号およびｓｒ信号も有効に利用できる。
【００１２】
図７は、ＦＬ＿ＦＲ信号およびＳＬ＿ＳＲ信号のデジタルオーディオ信号からｆｌ信号、ｆｒ信号、ｓｌ信号、ｓｒ信号、ｆｌ＿ｓｌ信号およびｆｒ＿ｓｒ信号のアナログオーディオ信号を生成し、異なる２種類の組み合わせで切換出力することのできるオーディオ信号処理装置を説明するための図である。オーディオ信号処理装置Ａ１００は、ＤＡ変換回路３１０，３２０、差動回路４１０，４２０、切替回路５１０，５２０、および出力端子６１０ａ，６１０ｂ，６２０ａ，６２０ｂを備えている。
【００１３】
ＤＡ変換回路３１０，３２０は、ＤＡＴＡ信号、ＬＲＣＫ信号、およびＢＣＬＫ信号が入力されて、変換されたアナログオーディオ信号を出力する。ＤＡ変換回路３１０は、ワンビットＤＡＣ３１０ａ、ローパスフィルタ３１０ｂ，３１０ｃを備えている。ワンビットＤＡＣ３１０ａは、ＦＬ＿ＦＲ信号をＦＬデータおよびＦＲデータに分離し、ＤＡ変換を行って、ｆｌ信号およびｆｒ信号を出力する。ローパスフィルタ３１０ｂ，３１０ｃは、それぞれワンビットＤＣ３１０ａより入力されるｆｌ信号およびｆｒ信号から高域周波数成分を除去するものである。ＤＡ変換回路３２０は、ワンビットＤＡＣ３２０ａ、ローパスフィルタ３２０ｂ，３２０ｃを備えており、ＳＬ＿ＳＲ信号をｓｌ信号およびｓｒ信号に変換し、高域周波数成分を除去して出力する。
【００１４】
差動回路４１０は、ＤＡ変換回路３１０より入力されるｆｌ信号とＤＡ変換回路３２０より入力されるｓｌ信号とを合成してｆｌ＿ｓｌ信号を出力する。差動回路４２０は、ＤＡ変換回路３１０より入力されるｆｒ信号とＤＡ変換回路３２０より入力されるｓｒ信号とを合成してｆｒ＿ｓｒ信号を出力する。
【００１５】
切替回路５１０は、ＤＡ変換回路３１０から出力されたｆｌ信号と差動回路４１０から出力されるｆｌ＿ｓｌ信号とを切り換えて出力端子６１０ａに出力させる。また、切替回路５２０は、ＤＡ変換回路３１０から出力されるｆｒ信号と差動回路４２０から出力されるｆｒ＿ｓｒ信号とを切り換えて出力端子６２０ａに出力させる。切替回路５１０と切替回路５２０は連動して切り替えられ、４つの出力端子６１０ａ，６１０ｂ，６２０ａ，６２０ｂからは（ｆｌ信号，ｓｌ信号，ｆｒ信号，ｓｒ信号）の組み合わせと（ｆｌ＿ｓｌ信号，ｓｌ信号，ｆｒ＿ｓｒ信号，ｓｒ信号）の組み合わせのいずれかが出力される。
【００１６】
【特許文献１】特開２００３−１１６２００号公報
【特許文献２】特許３７７０２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
オーディオ信号処理装置Ａ１００は、基板にＤＡ変換回路３１０，３２０、差動回路４１０，４２０、および切替回路５１０，５２０を搭載して、各回路間をパターン配線することにより実現される。このとき、ＤＡ変換回路３１０のローパスフィルタ３１０ｂから出力されるｆｌ信号を差動回路４１０に入力するために、ローパスフィルタ３１０ｂの出力と差動回路４１０の入力とをパターン配線し、ローパスフィルタ３１０ｃから出力されるｆｒ信号を差動回路４２０に入力するために、ローパスフィルタ３１０ｃの出力と差動回路４２０の入力とをパターン配線する必要がある。また、ローパスフィルタ３２０ｂの出力と差動回路４１０の入力、および、ローパスフィルタ３２０ｃの出力と差動回路４２０の入力をパターン配線する必要がある。
【００１８】
しかし、図７に示すように、ＤＡ変換回路３１０と差動回路４２０との間のｆｒ信号のパターン配線とＤＡ変換回路３２０と差動回路４１０との間のｓｌ信号のパターン配線とは交差するので、これらのパターン配線は基板の同一平面上にパターン形成によって配線することはできない。従って、例えば、一方のパターン配線をジャンパー線によって迂回させるとか、スルーホールと裏面側に形成したパターン配線とによって迂回させるとか、などの対策を採らなければならず、基板上の配線が複雑になるとともに、迂回させたパターン配線は他のパターン配線に比べて線路長が長くなるので、その配線を流れるアナログオーディオ信号にノイズが重畳し易くなり、音質に悪影響を与えるという問題がある。
【００１９】
本発明は上記した事情のもとで考え出されたものであって、差動回路に入力される２つの信号が同じＤＡ変換回路から出力されるオーディオ信号処理装置を提供することをその目的としている。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００２１】
本発明の第１の側面によって提供されるオーディオ信号処理装置は、第１のＬチャンネルのデータと第１のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第２のＬチャンネルのデータと第２のＲチャンネルのデータとを前記ワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成するオーディオデータ生成手段と、前記第３のオーディオデータを前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとに分離し、前記第１のＬチャンネルのデータおよび前記第２のＬチャンネルのデータをそれぞれ第１のアナログ信号および第２のアナログ信号に変換するＤＡ変換手段と、前記第１のアナログ信号と前記第２のアナログ信号とから第３のアナログ信号を合成する合成手段と、を備えることを特徴とする。
【００２２】
この構成によると、前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとが互いに異なるオーディオデータに含まれて入力されるが、オーディオデータ生成手段により前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとを含む前記第３のオーディオデータが生成される。また、当該第３のオーディオデータは前記ＤＡ変換手段により前記第１のアナログ信号および前記第２のアナログ信号に変換される。したがって、前記合成装置で合成されるために入力されるべき前記第１のアナログ信号および前記第２のアナログ信号が、同じ前記ＤＡ変換装置から出力されることになる。
【００２３】
本発明の好ましい実施の形態においては、前記第１のアナログ信号および前記第２のアナログ信号のみを出力する第１の出力状態と、少なくとも前記第３のアナログ信号を出力する第２の出力状態とを切り替える切替手段をさらに備えている。
【００２４】
この構成によると、前記第１のアナログ信号および前記第２のアナログ信号を別々に出力する第１の出力状態と、前記第１のアナログ信号および前記第２のアナログ信号を合成して出力する第２の出力状態とを切り替えることができる。したがって、オーディオシステムのスピーカの接続状態に応じて、出力されるアナログ信号を変更することができる。
【００２５】
本発明の好ましい実施の形態においては、前記オーディオデータ生成手段には前記ワード単位で反転するワードクロックと、前記ワードクロックのローレベルと前記第１のＬチャンネルのデータとが同期している前記第1のオーディオデータと、前記ワードクロックのハイレベルと前記第２のＬチャンネルのデータが同期している前記第２のオーディオデータと、が入力されており、前記オーディオデータ生成手段は、前記第１のオーディオデータと前記ワードクロックを反転させた反転クロックとの論理積を演算することにより前記第１のＬチャンネルのデータを抽出した第１の抽出オーディオデータを生成する第１のＡＮＤ回路と、前記第２のオーディオデータと前記ワードクロックとの論理積を演算することにより前記第２のＬチャンネルのデータを抽出した第２の抽出オーディオデータを生成する第２のＡＮＤ回路と、前記第１の抽出オーディオデータと前記第２の抽出オーディオデータとの論理和を演算することにより前記第３のオーディオデータを生成するＯＲ回路と、を備えている。
【００２６】
この構成によると、前記オーディオデータ生成手段は、前記第１のオーディオデータおよび前記第２のオーディオデータから前記第３のオーディオデータを生成することができる。
【００２７】
本発明の好ましい実施の形態においては、前記第１のオーディオデータはＩ２Ｓフォーマットのデジタルオーディオデータであり、前記第２のオーディオデータはＩ２ＳフォーマットのデジタルオーディオデータのＬチャンネルのデータとＲチャンネルのデータとを入れ替えたデータである。
【００２８】
本発明の好ましい実施の形態においては、前記オーディオデータ生成手段は、前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第４のオーディオデータをさらに生成し、生成された前記第４のオーディオデータを前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとに分離し、前記第１のＲチャンネルのデータおよび前記第２のＲチャンネルのデータをそれぞれ第４のアナログ信号および第５のアナログ信号に変換する第２のＤＡ変換手段と、前記第４のアナログ信号と前記第５のアナログ信号とから第６のアナログ信号を合成する第２の合成手段と、をさらに備え、前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号のみが出力され、前記第２の出力状態に切り替えられている場合、少なくとも前記第３のアナログ信号および前記第６のアナログ信号が出力される。
【００２９】
この構成によると、前記第２の合成手段に入力される前記第４のアナログ信号および前記第５のアナログ信号が、同じ前記第２のＤＡ変換手段から出力される。したがって、基板上に実現する場合、前記合成手段は前記ＤＡ変換手段とのみパターン配線で接続され、前記第２の合成手段は前記第２のＤＡ変換手段とのみパターン配線で接続される。したがって、前記合成手段および前記第２の合成手段がそれぞれ前記ＤＡ変換手段および前記第２のＤＡ変換手段の両方と接続されることがなく、一部のパターン配線が迂回のために長くなることを、防止することができる。
【００３０】
本発明の好ましい実施の形態においては、前記オーディオデータ生成手段、前記ＤＡ変換手段、前記第２のＤＡ変換手段、前記合成手段、および前記第２の合成手段を少なくともそれぞれ２つずつ備え、９．２ｃｈ用の６つのオーディオデータが入力され、前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号を９．２ｃｈ用のアナログ信号として出力し、前記切替手段により前記第２の出力状態に切り替えられている場合、前記第３のアナログ信号および前記第６のアナログ信号を５．１ｃｈ用のアナログ信号として出力する。
【００３１】
この構成によると、各オーディオデータを分離して変換した各アナログ信号を、９．２ｃｈ用のアナログ信号として、それぞれ別々に出力する前記第１の出力状態と、前記各アナログ信号を合成したものを、５．１ｃｈ用のアナログ信号として出力する前記第２の出力状態とを切り替えることができる。したがって、オーディオシステムのスピーカの接続状態に応じて、出力されるアナログ信号を９．２ｃｈ用と５．１ｃｈ用との間で変更することができる。
【００３２】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００３４】
図１は、本発明に係るオーディオ信号処理装置の第１実施形態を説明するための図である。オーディオ信号処理装置Ａ１は、ＦＬ＿ＦＲ信号およびＳＬ＿ＳＲ信号のデジタルオーディオ信号からｆｌ信号、ｆｒ信号、ｓｌ信号、ｓｒ信号、ｆｌ＿ｓｌ信号およびｆｒ＿ｓｒ信号のアナログオーディオ信号を生成し、異なる２種類の組み合わせで切換出力することのできるものである。オーディオ信号処理装置Ａ１は、データ反転回路１０、データ組替回路２０、ＤＡ変換回路３１，３２、差動回路４１，４２、切替回路５１，５２、および出力端子６１ａ，６１ｂ，６２ａ，６２ｂを備えている。
【００３５】
ＤＡＴＡ信号には、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータの２つのチャンネルのオーディオデータが含まれるが、データ反転回路１０およびデータ組替回路２０は、入力される２つのＤＡＴＡ信号の間で各ＤＡＴＡ信号に含まれる２つのチャンネルのオーディオデータの組み合わせを組み替えて出力するものである。すなわち、データ反転回路１０およびデータ組替回路２０は、例えば、図６に示すＩ２Ｓ信号が入力された場合、ＦＬ＿ＦＲ信号に含まれるＦＲデータとＳＬ＿ＳＲ信号に含まれるＳＬデータとを入れ替え、ＦＬ＿ＦＲ信号をＦＬデータとＳＬデータを組み合わせたＦＬ＿ＳＬ信号に変換し、ＳＬ＿ＳＲ信号をＳＲデータとＦＲデータを組み合わせたＳＲ＿ＦＲ信号に変換して出力する。
【００３６】
データ反転回路１０は、入力されるＤＡＴＡ信号の各ワードにおけるＬチャンネルのオーディオデータとＲチャンネルのオーディオデータの順番を入れ替える（すなわち、図６に示すＩ２Ｓ信号において、ＬＲＣＫ信号のローレベルにＲチャンネルのデータＤＲｉを対応させ、ＬＲＣＫ信号のハイレベルにＬチャンネルのデータＤＬｉを対応させるように、ＤＡＴＡ信号のＤＬｉとＤＲｉの順番を入れ替える）ものである。データ反転回路１０には、図６に示すＩ２Ｓ信号の２つのＤＡＴＡ信号のうちの一方であるＳＬ＿ＳＲ信号とＬＲＣＫ信号とが入力され、データ反転回路１０から各ワードにおけるＳＬデータＤＬｉとＳＲデータＤＲｉの順番が入れ替えられたＳＲ＿ＳＬ信号がデータ組替回路２０に出力される。
【００３７】
データ組替回路２０は、入力される２つの信号の各ワードにおけるＲチャンネルのオーディオデータを入れ替えるものである。データ組替回路２０には、データ反転回路１０から出力されるＳＲ＿ＳＬ信号と、Ｉ２Ｓ信号のＤＡＴＡ信号の他方であるＦＬ＿ＦＲ信号と、ＬＲＣＫ信号とが入力されるので、データ組替回路２０は、ＦＬ＿ＦＲ信号のＦＲデータとＳＲ＿ＳＬ信号のＳＬデータとを組み替えたＦＬ＿ＳＬ信号およびＳＲ＿ＦＲ信号を出力する。
【００３８】
図２は、データ組替回路２０の論理回路を示す図である。
【００３９】
データ組替回路２０は、ＦＬ＿ＦＲ信号に含まれるＦＲデータをＳＲ＿ＳＬ信号に含まれるＳＬデータに入れ替え、ＦＬデータとＳＬデータを組み合わせたＦＬ＿ＳＬ信号を生成する第１の論理回路と、ＳＲ＿ＳＬ信号に含まれるＳＬデータをＦＬ＿ＦＲ信号に含まれるＦＲデータに入れ替え、ＳＲデータとＦＲデータを組み合わせたＳＲ＿ＦＲ信号を生成する第２の論理回路とを備えている。
【００４０】
第１の論理回路は１つのＮＯＴ回路２０１と、２つのＡＮＤ回路２０３，２０４と、１つのＯＲ回路２０７とで構成され、第２の論理回路は１つのＮＯＴ回路２０２と、２つのＡＮＤ回路２０５，２０６と、１つのＯＲ回路２０８とで構成されている。図２に示すように、第２の論理回路の回路構成は第１の論理回路の回路構成と同一である。
【００４１】
ＡＮＤ回路２０４とＡＮＤ回路２０５の一方の入力には、ＬＲＣＫ信号が入力され、ＡＮＤ回路２０３とＡＮＤ回路２０６の一方の入力には、それぞれＮＯＴ回路２０１とＮＯＴ回路２０２を介してＬＲＣＫ信号が入力される。また、ＡＮＤ回路２０３とＡＮＤ回路２０５の他方の入力には、ＦＬ＿ＦＲ信号が入力され、ＡＮＤ回路２０４とＡＮＤ回路２０６の他方の入力には、ＳＲ＿ＳＬ信号が入力される。ＡＮＤ回路２０３とＡＮＤ回路２０４の各出力はＯＲ回路２０７に入力され、ＡＮＤ回路２０５とＡＮＤ回路２０６の各出力はＯＲ回路２０８に入力され、ＯＲ回路２０７とＯＲ回路２０８からそれぞれＦＬ＿ＳＬ信号とＳＲ＿ＦＲ信号とが出力される。
【００４２】
図３は、データ組替回路２０の論理演算により、ＦＬ＿ＦＲ信号とＳＲ＿ＳＬ信号とが組み替えられてＦＬ＿ＳＬ信号が生成されることを説明するための図である。
【００４３】
同図（ａ）は、ＡＮＤ回路２０３における２つの入力信号と１つの出力信号の波形を示している。上段と中段はそれぞれ入力信号であるＬＲＣＫ信号の反転信号とＦＬ＿ＦＲ信号の波形であり、下段は２つの入力信号の論理積であるＡＮＤ２０３信号の波形である。ＬＲＣＫ信号のＬレベル期間がＦＬ＿ＦＲ信号のＬチャンネルのＦＬデータと同期しているので、ＬＲＣＫ信号の反転信号のＨレベル期間はＦＬ＿ＦＲ信号のＬチャンネルのＦＬデータと同期している。したがって、ＡＮＤ２０３信号はＦＬ＿ＦＲ信号からＦＬデータのみを取り出した信号となる。
【００４４】
同図（ｂ）は、ＡＮＤ回路２０４における２つの入力信号と１つの出力信号の波形を示している。上段と中段はそれぞれ入力信号であるＬＲＣＫ信号とＳＲ＿ＳＬ信号の波形であり、下段は２つの入力信号の論理積であるＡＮＤ２０４信号の波形である。ＬＲＣＫ信号のＨレベル期間がＳＲ＿ＳＬ信号のＲチャンネルのＳＬデータと同期しているので、ＡＮＤ２０４信号はＳＲ＿ＳＬ信号からＳＬデータのみを取り出した信号となる。
【００４５】
同図（ｃ）は、ＡＮＤ２０３信号とＡＮＤ２０４信号の論理和としてＯＲ回路２０７から出力されるＯＲ２０７信号を示している。ＯＲ２０７信号は、ＬチャンネルがＦＬデータで、ＲチャンネルがＳＬデータであるＦＬ＿ＳＬ信号となっている。
【００４６】
同様に、ＡＮＤ回路２０５から出力されるＡＮＤ２０５信号はＦＬ＿ＦＲ信号からＦＲデータのみを取り出した信号となり、ＡＮＤ回路２０６から出力されるＡＮＤ２０６信号はＳＲ＿ＳＬ信号からＳＲデータのみを取り出した信号となる。したがって、ＯＲ回路２０８から出力されるＯＲ２０８信号は、ＬチャンネルがＳＲデータで、ＲチャンネルがＦＲデータであるＳＲ＿ＦＲ信号となっている。
【００４７】
図１に戻って、ＤＡ変換回路３１は、データ組替回路２０から出力されるＦＬ＿ＳＬ信号と、Ｉ２Ｓ信号のＬＲＣＫ信号およびＢＣＬＫ信号が入力されて、アナログオーディオ信号であるｆｌ信号とｓｌ信号に変換して出力する。ＤＡ変換回路３１は、ワンビットＤＡＣ３１ａ、ローパスフィルタ３１ｂ，３１ｃを備えている。ワンビットＤＡＣ３１ａは、ＦＬ＿ＳＬ信号をＦＬデータおよびＳＬデータに分離する図示しないデジタルフィルタと、ＦＬデータおよびＳＬデータをそれぞれビット毎にシリアルにアナログ信号に変換する図示しない２つのＤＡコンバータとで構成されている。したがって、ワンビットＤＡＣ３１ａからは、ＦＬデータをＤＡ変換したｆｌ信号と、ＳＬデータをＤＡ変換したｓｌ信号とが出力される。ローパスフィルタ３１ｂ，３１ｃは、それぞれワンビットＤＣ３１ａより入力されるｆｌ信号およびｓｌ信号から高域周波数成分を除去するものである。
【００４８】
ＤＡ変換回路３２は、データ組替回路２０から出力されるＳＲ＿ＦＲ信号と、Ｉ２Ｓ信号のＬＲＣＫ信号およびＢＣＬＫ信号が入力されて、アナログオーディオ信号であるｆｒ信号とｓｒ信号に変換して出力する。ＤＡ変換回路３２は、ＤＡ変換回路３１のワンビットＤＡＣ３１ａ、ローパスフィルタ３１ｂ，３１ｃにそれぞれ対応するワンビットＤＡＣ３２ａ、ローパスフィルタ３２ｂ，３２ｃを備えており、ＳＲ＿ＦＲ信号をｆｒ信号およびｓｒ信号に変換し、高域周波数成分を除去して出力する。
【００４９】
差動回路４１，４２は、例えばオペアンプなどからなり、入力される２つのアナログ信号の差動増幅を行うことにより、２つのアナログ信号が合成されたアナログ信号を出力する。差動回路４１は、ＤＡ変換回路３１より入力されるｆｌ信号とｓｌ信号とを合成してｆｌ＿ｓｌ信号を出力する。差動回路４２は、ＤＡ変換回路３２より入力されるｆｒ信号とｓｒ信号とを合成してｆｒ＿ｓｒ信号を出力する。
【００５０】
切替回路５１は、ＤＡ変換回路３１から出力されたｆｌ信号と差動回路４１から出力されるｆｌ＿ｓｌ信号とを切り換えて出力端子６１ａに出力させる。また、切替回路５２は、ＤＡ変換回路３２から出力されるｆｒ信号と差動回路４２から出力されるｆｒ＿ｓｒ信号とを切り換えて出力端子６２ａに出力させる。切替回路５１と切替回路５２は連動して切り替えられ、４つの出力端子６１ａ，６１ｂ，６２ａ，６２ｂからは（ｆｌ信号，ｓｌ信号，ｆｒ信号，ｓｒ信号）の組み合わせと（ｆｌ＿ｓｌ信号，ｓｌ信号，ｆｒ＿ｓｒ信号，ｓｒ信号）の組み合わせのいずれかが出力される。なお、ＤＡ変換回路３１と出力端子６１ｂとの間、および、ＤＡ変換回路３２と出力端子６２ｂとの間に、切替回路５１，５２と連動するスイッチを設けて、出力端子６１ａ，６２ａがそれぞれｆｌ＿ｓｌ信号とｆｒ＿ｓｒ信号を出力するときに、出力端子６１ｂ，６２ｂがそれぞれｓｌ信号とｓｒ信号を出力しないようにしてもよい。
【００５１】
次に、オーディオ信号処理装置Ａ１の作用について説明する。
【００５２】
オーディオ信号処理装置Ａ１は、基板にＤＡ変換回路３１，３２、差動回路４１，４２、および切替回路５１，５２を搭載して、各回路間をパターン配線することにより実現される。このとき、ＤＡ変換回路３１のローパスフィルタ３１ｂから出力されるｆｌ信号を差動回路４１に入力するために、ローパスフィルタ３１ｂの出力と差動回路４１の入力とがパターン配線され、ローパスフィルタ３１ｃから出力されるｓｌ信号を差動回路４１に入力するために、ローパスフィルタ３１ｃの出力と差動回路４１の入力とがパターン配線される。また、ローパスフィルタ３２ｂの出力と差動回路４２の入力、および、ローパスフィルタ３２ｃの出力と差動回路４２の入力がそれぞれパターン配線される。
【００５３】
図１と図７を比較すると、図７のＤＡ変換回路３１０と差動回路４１０がそれぞれ図１のＤＡ変換回路３１と差動回路４１に対応し、図７のＤＡ変換回路３２０と差動回路４２０がそれぞれ図１のＤＡ変換回路３２と差動回路４２に対応するが、本実施形態においては、ＤＡ変換回路３１から出力されるｓｌ信号の信号線とＤＡ変換回路３２から出力されるｆｒ信号の信号線とが交差することがない。従って、ＤＡ変換回路３１と差動回路４１の部分の回路ブロックとＤＡ変換回路３２と差動回路４２の部分の回路ブロックとをそれぞれ独立してパターン配線すればよく、ＤＡ変換回路３１と差動回路４２の間およびＤＡ変換回路３２と差動回路４１の間でパターン配線を交差させる必要がない。
【００５４】
したがって、一方のパターン配線をジャンパー線によって迂回させたり、スルーホールと裏面側に形成したパターン配線とによって迂回させたりする必要がないので、各ＤＡ変換回路から後段のアナログオーディオ信号に対するパターン配線をほぼ同じにすることができる。これにより、複数のアナログオーディオ信号のパターン配線うち、一部のアナログオーディオ信号のパターン配線が他のアナログオーディオ信号のパターン配線より長くなることによる、当該一部のパターン配線を流れるアナログオーディオ信号へのノイズの重畳を抑制することができ、音質の劣化を防止することができる。
【００５５】
上記第１実施形態では、入力されるＤＡＴＡ信号がＦＬ＿ＦＲ信号とＳＬ＿ＳＲ信号である場合について説明したが、これに限られず、他の信号でも構わない。要するに、Ｉ２Ｓフォーマットでは、左右に配置される一対のスピーカ（ＦｃｈとＲｃｈのスピーカ）に対応する一対のデジタルオーディオ信号が混合されたＤＡＴＡ信号が１以上含まれるが、４ｃｈ以上のスピーカシステムに対応するオーディオディジタル機器では、各チャンネルのアナログオーディオ信号だけでなく、２つのアナログオーディオ信号（通常は左側の前後または右側の前後に配置されるスピーカに対応したアナログオーディオ信号）を混合した信号を生成して出力させる場合があるので、このような場合には、ＦＬ＿ＦＲ信号とＳＬ＿ＳＲ信号に限られず、任意の組み合わせの２つのＤＡＴＡ信号の場合に適用することができるということである。
【００５６】
図４は、本発明に係るオーディオ信号処理装置の第２実施形態を説明するための図である。
【００５７】
第２実施形態は、本願発明を９．２ｃｈサラウンドスピーカシステムに適用されるオーディオアンプの、デジタルオーディオ信号からアナログオーディオ信号に変換して出力する回路構成に適用したもので、特に５．１ｃｈサラウンドスピーカシステムしか所有していないユーザを考慮し、５．１ｃｈサラウンドスピーカシステムに適用可能な６種類のオーディオ信号も切替出力できるようにしたものである。
【００５８】
オーディオ信号処理装置Ａ２は、入力される９．２ｃｈのＩ２Ｓ信号を９．２ｃｈのアナログオーディオ信号または５．１ｃｈのアナログオーディオ信号に変換して出力するものであり、９．２ｃｈサラウンド出力と５．１ｃｈサラウンド出力とを切り替えることができる。
【００５９】
図５は、サラウンドオーディオシステムにおけるスピーカの配置を説明するための図であり、同図（ａ）は５．１ｃｈサラウンドの場合を示したものであり、同図（ｂ）は９．２ｃｈサラウンドシステムの場合を示したものである。
【００６０】
リスナーＬが同図の上側を向いているとして、５．１ｃｈサラウンドの場合、同図（ａ）に示すように、リスナーＬの前方左側にＦＬスピーカ、前方右側にＦＲスピーカ、前方中央にＣスピーカ、後方左側にＳＬスピーカ、後方右側にＳＲスピーカの５つのスピーカと、低音専用のＳＷスピーカが配置される。９．２ｃｈサラウンドの場合、同図（ｂ）に示すように、ＳＬスピーカのさらに後方にＳＢＬスピーカ、ＳＲスピーカのさらに後方にＳＢＲスピーカ、ＦＬスピーカの左にＦＬＨＷスピーカ、ＦＲスピーカの右にＦＲＨＷスピーカの４つのスピーカが追加され、ＳＷスピーカの代わりに左側の低音専用のＳＷＬスピーカと右側の低音専用のＳＷＲスピーカが配置される。
【００６１】
オーディオ信号処理装置Ａ２には、９．２ｃｈサラウンド用のデジタルオーディオ信号が、Ｉ２Ｓフォーマットで入力される。この場合、ＤＡＴＡ信号として、ＦＬ＿ＦＲ信号、ＦＬＨＷ＿ＦＲＨＷ信号（ＦＬＨＷスピーカから出力される音声に変換されるＦＬＨＷデータとＦＲＨＷスピーカから出力される音声に変換されるＦＲＨＷデータとからなる。）、ＳＬ＿ＳＲ信号、ＳＢＬ＿ＳＢＲ信号（ＳＢＬスピーカから出力される音声に変換されるＳＢＬデータとＳＢＲスピーカから出力される音声に変換されるＳＢＲデータとからなる。）、Ｃ信号（Ｃスピーカから出力される音声に変換されるＣデータからなる。）、ＳＷＬ＿ＳＷＲ信号（ＳＷＬスピーカから出力される音声に変換されるＳＷＬデータとＳＷＲスピーカから出力される音声に変換されるＳＷＲデータとからなる。）が入力される。
【００６２】
図４に示すように、オーディオ信号処理装置Ａ２は、データ反転回路１１，１２、データ組替回路２１，２２、ＤＡ変換回路３３，３４，３５，３６，３７，３８、差動回路４３，４４，４５，４６，４８、切替回路５３，５４，５５，５６，５８、および出力端子６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，６７ｂ，６８ａ，６８ｂを備えている。
【００６３】
データ反転回路１１，１２は、図１に示すデータ反転回路１０と同様の構成である。したがって、データ反転回路１１は、ＦＬＨＷ＿ＦＲＨＷ信号が入力されて、ＦＬＨＷデータとＦＲＨＷデータとが入れ替えられたＦＲＨＷ＿ＦＬＨＷ信号をデータ組替回路２１に出力する。また、データ反転回路１２は、ＳＢＬ＿ＳＢＲ信号が入力されて、ＳＢＬデータとＳＢＲデータとが入れ替えられたＳＢＲ＿ＳＢＬ信号をデータ組替回路２２に出力する。
【００６４】
データ組替回路２１，２２は、図１に示すデータ組替回路２０と同様の構成であり、その論理構成を示す図は図２に示すものと同様になる。したがって、データ組替回路２１は、入力されるＦＬ＿ＦＲ信号およびＦＲＨＷ＿ＦＬＨＷ信号を組み替えて、ＦＬ＿ＦＬＨＷ信号およびＦＲＨＷ＿ＦＲ信号として出力し、データ組替回路２２は、入力されるＳＬ＿ＳＲ信号およびＳＢＲ＿ＳＢＬ信号を組み替えて、ＳＬ＿ＳＢＬ信号およびＳＢＲ＿ＳＲ信号として出力する。
【００６５】
ＤＡ変換回路３３，３４，３５，３６，３８は、図１に示すＤＡ変換回路３１，３２と同様の構成である。したがって、ＤＡ変換回路３３はＦＬ＿ＦＬＨＷ信号をｆｌ信号およびｆｌｈｗ信号（ＦＬＨＷデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３４はＦＲＨＷ＿ＦＲ信号をｆｒ信号およびｆｒｈｗ信号（ＦＲＨＷデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３５はＳＬ＿ＳＢＬ信号をｓｌ信号およびｓｂｌ信号（ＳＢＬデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３６はＳＢＲ＿ＳＲ信号をｓｒ信号およびｓｂｒ信号（ＳＢＲデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３８はＳＷＬ＿ＳＷＲ信号をｓｗｌ信号（ＳＷＬデータから変換されたアナログオーディオ信号）およびｓｗｒ信号（ＳＷＲデータから変換されたアナログオーディオ信号）に変換して出力する。
【００６６】
一方、Ｃ信号はＬチャンネルがＣデータでＲチャンネルはローレベルのデータとなっており、Ｒチャンネルのデータを取り出す必要がないので、ＤＡ変換回路３７はローパスフィルタを１つ備えるのみである。また、ワンビットＤＡＣ３７ａのＤＡコンバータは１つであってもよい。ＤＡ変換回路３７は、Ｃ信号のＣデータをアナログオーディオ信号に変換したｃ信号を出力する。
【００６７】
差動回路４３，４４，４５，４６，４８は、図１に示す差動回路４１，４２と同様の構成である。したがって、差動回路４３はｆｌｈｗ信号とｆｌ信号とを合成して出力し、差動回路４４はｆｒｈｗ信号とｆｒ信号とを合成して出力し、差動回路４５はｓｂｌ信号とｓｌ信号とを合成して出力し、差動回路４６はｓｂｒ信号とｓｒ信号とを合成して出力し、差動回路４８はｓｗｒ信号とｓｗｌ信号とを合成して出力する。
【００６８】
出力端子６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，６７ｂ，６８ａ，６８ｂは、各信号を出力する端子であり、それぞれ対応するスピーカが接続される。出力端子６３ｂ，６４ｂ，６５ｂ，６６ｂ，６７ｂ，６８ｂにはそれぞれＦＬスピーカ、ＦＲスピーカ、ＳＬスピーカ、ＳＲスピーカ、Ｃスピーカ、ＳＷスピーカ（ＳＷＬスピーカ）が接続される（図５参照）。また、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａにはそれぞれＦＬＨＷスピーカ、ＦＲＨＷスピーカ、ＳＢＬスピーカ、ＳＢＲスピーカ、ＳＷＲスピーカが接続される（図５（ｂ）参照）。
【００６９】
切替回路５３，５４，５５，５６，５８は、９．２ｃｈサラウンド出力である第１の出力状態と５．１ｃｈサラウンド出力である第２の出力状態とを切り替えるものであり、連動して切り替えられる。
【００７０】
９．２ｃｈに対応できるスピーカ（すなわち、図５（ｂ）に示すスピーカシステム）が接続されている場合、切替回路５３，５４，５５，５６，５８は、第１の出力状態（図４における下側の端子に接続されている状態）となる。この場合、ＤＡ変換回路３３から出力されるｆｌ信号が出力端子６３ｂから出力され、ＤＡ変換回路３４から出力されるｆｒ信号が出力端子６４ｂから出力され、ＤＡ変換回路３５から出力されるｓｌ信号が出力端子６５ｂから出力され、ＤＡ変換回路３６から出力されるｓｒ信号が出力端子６６ｂから出力され、ＤＡ変換回路３８から出力されるｓｗｌ信号が出力端子６８ｂから出力される。ＤＡ変換回路３７から出力されるｃ信号は、出力状態の切り替えに関係なく、出力端子６７ｂから出力される。また、ＤＡ変換回路３３から出力されるｆｌｈｗ信号が出力端子６３ａから出力され、ＤＡ変換回路３４から出力されるｆｒｈｗ信号が出力端子６４ａから出力され、ＤＡ変換回路３５から出力されるｓｂｌ信号が出力端子６５ａから出力され、ＤＡ変換回路３６から出力されるｓｂｒ信号が出力端子６６ａから出力され、ＤＡ変換回路３８から出力されるｓｗｒ信号が出力端子６８ａから出力される。
【００７１】
５．１ｃｈに対応するスピーカ（すなわち、図５（ａ）に示すスピーカシステム）が接続されている場合、すなわち、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａにＦＬＨＷスピーカ、ＦＲＨＷスピーカ、ＳＢＬスピーカ、ＳＢＲスピーカ、ＳＷＲスピーカが接続されていない場合、切替回路５３，５４，５５，５６，５８は、第２の出力状態（図４における上側の端子に接続されている状態）となる。この場合、差動回路４３から出力されるｆｌ信号およびｆｌｈｗ信号の合成信号が出力端子６３ｂから出力され、差動回路４４から出力されるｆｒ信号およびｆｒｈｗ信号の合成信号が出力端子６４ｂから出力され、差動回路４５から出力されるｓｌ信号およびｓｂｌ信号の合成信号が出力端子６５ｂから出力され、差動回路４６から出力されるｓｒ信号およびｓｂｒ信号の合成信号が出力端子６６ｂから出力され、差動回路４８から出力されるｓｗｒ信号およびｓｗｌ信号の合成信号が出力端子６８ｂから出力される。また、ＤＡ変換回路３７から出力されるｃ信号が、出力端子６７ｂから出力される。なお、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａから、それぞれｆｌｈｗ信号、ｆｒｈｗ信号、ｓｂｌ信号、ｓｂｒ信号、ｓｗｒ信号が出力されるが、これらの出力端子にはスピーカが接続されていない。第２の出力状態において、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａとＤＡ変換回路３３，３４，３５，３６，３８との接続を切り離すようにしてもよい。
【００７２】
これにより、オーディオ信号処理装置Ａ２は、接続されているスピーカシステムに応じて、入力される９．２ｃｈのＩ２Ｓ信号を９．２ｃｈのアナログオーディオ信号または５．１ｃｈのアナログオーディオ信号に変換して出力することができる。
【００７３】
本実施形態においては、ＦＬ＿ＦＲ信号およびＦＬＨＷ＿ＦＲＨＷ信号がＦＬ＿ＦＬＨＷ信号およびＦＲＨＷ＿ＦＲ信号に変換されるので、ＤＡ変換回路３３から出力される信号線とＤＡ変換回路３４から出力される信号線とが交差することがない。また、ＳＬ＿ＳＲ信号およびＳＢＬ＿ＳＢＲ信号がＳＬ＿ＳＢＬ信号およびＳＢＲ＿ＳＲ信号に変換されるので、ＤＡ変換回路３５から出力される信号線とＤＡ変換回路３６から出力される信号線とが交差することがない。したがって、ＤＡ変換回路３３と差動回路４３の部分の回路ブロック、ＤＡ変換回路３４と差動回路４４の部分の回路ブロック、ＤＡ変換回路３５と差動回路４５の部分の回路ブロック、および、ＤＡ変換回路３６と差動回路４６の部分の回路ブロックをそれぞれ独立してパターン配線すればよく、一方のパターン配線をジャンパー線によって迂回させたり、スルーホールと裏面側に形成したパターン配線とによって迂回させたりする必要がないので、複数のアナログオーディオ信号のパターン配線うち、一部のアナログオーディオ信号のパターン配線が他のアナログオーディオ信号のパターン配線より長くなることによる、当該一部のパターン配線を流れるアナログオーディオ信号へのノイズの重畳を抑制することができ、音質の劣化を防止することができる。
【００７４】
なお、オーディオ信号処理装置Ａ２に５．１ｃｈのＩ２Ｓ信号が入力された場合、出力状態にかかわらず、５．１ｃｈのアナログオーディオ信号が出力される。すなわち、ＦＬＨＷ＿ＦＲＨＷ信号が入力されないので、データ組替回路２１から出力されるＦＬ＿ＦＬＨＷ信号のＲチャンネルはローレベルデータとなり、ＦＲＨＷ＿ＦＲ信号のＬチャンネルはローレベルデータとなり、ＤＡ変換回路３３からｆｌｈｗ信号が出力されず、ＤＡ変換回路３４からｆｒｈｗ信号が出力されない。したがって、出力端子６３ａ，６４ａからは信号が出力されず、出力端子６３ｂ，６４ｂからは出力状態にかかわらず、それぞれｆｌ信号、ｆｒ信号が出力される。同様にＳＢＬ＿ＳＢＲ信号が入力されないので、出力端子６５ａ，６６ａからは信号が出力されず、出力端子６５ｂ，６６ｂからは出力状態にかかわらず、それぞれｓｌ信号、ｓｒ信号が出力される。また、ＳＷＬ＿ＳＷＲ信号の代わりに、ＬチャンネルがＳＷデータ（ＳＷスピーカから出力される音声に変換されるオーディオデータ）でＲチャンネルがローレベルのデータであるＳＷ信号が入力されるので、出力端子６８ａからは信号が出力されず、出力端子６８ｂからは出力状態にかかわらず、ｓｗ信号（ＳＷデータから変換されたアナログオーディオ信号）が出力される。
【００７５】
上記第１実施形態および第２実施形態では、Ｉ２Ｓフォーマットで伝送されるデジタルオーディオ信号が入力された場合について説明したが、これに限られない。本発明は、２種類のオーディオデータが１ワードデータ毎に交互に配置されているデジタルオーディオ信号の場合に適用することができる。例えば、Ｒｉｇｈｔ−Ｊｕｓｔｉｆｉｅｄ（右詰め）フォーマット、Ｌｅｆｔ−Ｊｕｓｔｉｆｉｅｄ（左詰め）フォーマット、Ｌｅｆｔ−ＪｕｓｔｉｆｉｅｄＤＳＰフォーマット、３２×ＦｓＰａｃｋｅｄフォーマットなどの各種のフォーマットにも適用することができる。
【００７６】
なお、上記第１および第２実施形態では、データ反転回路により一方のＤＡＴＡ信号のＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを入れ替えているが、これは２つのＤＡＴＡ信号の同じチャンネルのデータ同士を組み合わせたいからである。したがって、一方のＤＡＴＡ信号のＬチャンネルのデータと他方のＤＡＴＡ信号のＲチャンネルのデータとを組み合わせる場合は、データ反転回路を必要としない。
【００７７】
本発明に係るオーディオ信号処理装置は、上述した実施形態に限定されるものではない。本発明に係るオーディオ信号処理装置の各部の具体的な構成は、種々に設計変更自在である。
【図面の簡単な説明】
【００７８】
【図１】本発明に係るオーディオ信号処理装置の第１実施形態を説明するための図である。
【図２】データ組替回路の論理回路を示す図である。
【図３】データ組替回路の論理演算を説明するための図である。
【図４】本発明に係るオーディオ信号処理装置の第２実施形態を説明するための図である。
【図５】サラウンドオーディオシステムにおけるスピーカの配置を説明するための図である。
【図６】Ｉ２Ｓフォーマットで伝送されるデジタルオーディオ信号の信号波形を示す図である。
【図７】従来のオーディオ信号処理装置を説明するための図である。
【符号の説明】
【００７９】
Ａ１，Ａ２ オーディオ信号処理装置
１０，１１，１２ データ反転回路
２０，２１，２２ データ組替回路（オーディオデータ生成手段）
２０１，２０２ ＮＯＴ回路
２０３，２０４，２０５，２０６ ＡＮＤ回路
２０７，２０８ ＯＲ回路
３１，３２，３３，３４，３５，３６，３７，３８ ＤＡ変換回路（ＤＡ変換手段、第２のＤＡ変換手段）
３１ａ，３２ａ ワンビットＤＡＣ
３１ｂ，３１ｃ，３２ｂ，３２ｃ ローパスフィルタ
４１，４２，４３，４４，４５，４６，４８ 差動回路（合成手段、第２の合成手段）
５１，５２，５３，５４，５５，５６，５８ 切替回路（切替手段）
６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，６７ｂ，６８ａ，６８ｂ 出力端子
【技術分野】
【０００１】
本発明は、入力されるデジタルオーディオ信号をアナログオーディオ信号に変換するオーディオ信号処理装置に関し、特に、複数のオーディオ信号を同時に処理するマルチチャンネルのオーディオ信号処理装置に関する。
【背景技術】
【０００２】
デジタルオーディオ機器において、入力されるデジタルオーディオ信号をアナログオーディオ信号に変換するオーディオ信号処理装置が用いられている。入力されるデジタルオーディオ信号のフォーマットとして、例えば、Ｉ２Ｓフォーマットが知られている。
【０００３】
図６は、Ｉ２Ｓフォーマットで伝送されるデジタルオーディオ信号（以下、「Ｉ２Ｓ信号」とする。）の信号波形を示す図である。Ｉ２Ｓ信号は、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを１ワードデータ毎に交互に配置したＤＡＴＡ信号と、このＤＡＴＡ信号のワードデータを識別するためのワードクロック信号（以下、「ＬＲＣＫ信号」とする。）と、ワードデータを構成する各ビットデータを識別するためのビットクロック信号（以下、「ＢＣＬＫ信号」とする。）とで構成されている。
【０００４】
ＤＡＴＡ信号は、同一のサンプリング位置ｉのＬチャンネルのデータＤＬｉ（ｎビットデータで１ワードデータに相当）とＲチャンネルのデータＤＲｉ（ｎビットデータで１ワードデータに相当）とをペアにし、各ペアをサンプリング順に配列したシリアルのデータ（ＤＬ１／ＤＲ１，ＤＬ２／ＤＲ２，…ＤＬｍ／ＤＲｍ）である。ＬＲＣＫ信号は、ＤＡＴＡ信号の１ワードデータＤＬｉ／ＤＲｉを１周期とするクロックで、図６では、ＬＲＣＫ信号のローレベル（以下、「Ｌレベル」という。）の期間がＤＡＴＡ信号のＬチャンネルのワードデータＤＬｉに同期し、ＬＲＣＫ信号のハイレベル（以下、「Ｈレベル」とする。）の期間がＤＡＴＡ信号のＲチャンネルのワードデータＤＲｉに同期している。ＢＣＬＫ信号は、ＤＡＴＡ信号のビットデータに同期したクロックである。
【０００５】
ＤＡＴＡ信号は、ＬＲＣＫ信号を用いてＬチャンネルのワードデータＤＬｉとＲチャンネルのワードデータＤＲｉとに分離され、ＢＣＬＫ信号を用いてビットデータ毎にアナログ信号に変換される。これにより、Ｉ２Ｓ信号は、Ｌチャンネルのデータに基づくアナログオーディオ信号とＲチャンネルのデータに基づくアナログオーディオ信号とに変換される。
【０００６】
ところで、マルチチャンネルのデジタルオーディオ信号の場合、ＤＡＴＡ信号は複数の信号からなる場合があり、デジタルオーディオ機器によっては、以下に説明するように、ＤＡＴＡ信号に含まれる各チャンネルのデジタルオーディオ信号をアナログオーディオ信号に変換するだけでなく、ＤＡＴＡ信号に含まれる２つのオーディオ信号の組み合わせとは異なる組み合わせの２つのオーディオ信号を混合したアナログオーディオ信号を生成して出力する場合がある。
【０００７】
図６は、５．１ｃｈサラウンドスピーカシステムに対するＩ２Ｓ信号を示したものである。なお、５．１ｃｈサラウンドスピーカシステムでは、リスナーの周りに、Ｌチャンネルフロントスピーカ（リスナーの前方左側のスピーカ。ＦＬスピーカ）、Ｒチャンネルフロントスピーカ（リスナーの前方右側のスピーカ。ＦＲスピーカ）、Ｌチャンネルリヤースピーカ（リスナーの後方左側のスピーカ。ＳＬスピーカ）、Ｒチャンネルリヤースピーカ（リスナーの後方右側のスピーカ。ＳＲスピーカ）、センタースピーカ（リスナーの前方中央のスピーカ。Ｃスピーカ）およびサブウーファー用スピーカ（低音専用のスピーカ。ＳＷスピーカ）の６本のスピーカが配置されるので（図５（ａ）参照）、５．１ｃｈサラウンドに対するＩ２Ｓ信号のＤＡＴＡ信号には、各スピーカに対する６種類のデジタルオーディオ信号が含まれる。しかし、図６では、説明の便宜上、ＤＡＴＡ信号に含まれるＣスピーカとＳＷスピーカに対するデジタルオーディオ信号は省略している。また、以下の説明では、場合により「チャンネル」を「ｃｈ」と表記する。
【０００８】
５．１ｃｈサラウンドに対するＩ２Ｓ信号のＤＡＴＡ信号では、ＦＬスピーカから出力される音声に変換されるオーディオデータ（ＦＬデータ）とＦＲスピーカから出力される音声に変換されるオーディオデータ（ＦＲデータ）とが組み合わされたＦＬ＿ＦＲ信号と、ＳＬスピーカから出力される音声に変換されるオーディオデータ（ＳＬデータ）とＳＲスピーカから出力される音声に変換されるオーディオデータ（ＳＲデータ）とが組み合わされたＳＬ＿ＳＲ信号とが含まれている。
【０００９】
図６に示すＩ２Ｓ信号のＤＡＴＡ信号に含まれるＦＬ＿ＦＲ信号はＦＬデータとＦＲデータとに分離され、ＳＬ＿ＳＲ信号はＳＬデータとＳＲデータとに分離され、それぞれアナログオーディオ信号であるｆｌ信号、ｆｒ信号、ｓｌ信号およびｓｒ信号に変換される。変換されたｆｌ信号、ｆｒ信号、ｓｌ信号およびｓｒ信号は、それぞれ対応するＦＬスピーカ、ＦＲスピーカ、ＳＬスピーカおよびＳＲスピーカに出力される。なお、Ｃスピーカに対するデジタルオーディオ信号は、アナログオーディオ信号であるｃ信号に変換されてＣスピーカに出力され、ＳＷスピーカに対するデジタルオーディオ信号は、アナログオーディオ信号であるｓｗ信号に変換されてＳＷスピーカに出力される。
【００１０】
５．１ｃｈサラウンドスピーカシステムに適用されるデジタルオーディオ機器（オーディオアンプ）には、上記のように、６本のスピーカに対して６個のアナログオーディオ信号（ｆｌ信号、ｆｒ信号、ｓｌ信号、ｓｒ信号、ｃ信号、ｓｗ信号）の出力端子が設けられているが、ユーザが５．１ｃｈサラウンドスピーカシステムを有していない場合には、スピーカのない出力端子は接続されず、その出力端子のアナログオーディオ信号は使用されないことになる。
【００１１】
例えば、ユーザの所有するスピーカシステムがＦＬスピーカ、ＦＲスピーカおよびＣスピーカからなるスピーカシステムの場合、そのスピーカシステムでは、ｓｌ信号、ｓｒ信号、ｓｗ信号は使用できない。このような不都合を解消するため、５．１ｃｈサラウンドスピーカシステムに適用可能なオーディオアンプには、ｆｌ信号とｓｌ信号とを混合した信号（ｆｌ＿ｓｌ信号）をｆｌ信号の出力端子から出力し、ｆｒ信号とｓｒ信号とを混合した信号（ｆｒ＿ｓｒ信号）をｆｒ信号の出力端子から出力するようにしているものがある。このようなオーディオアンプでは、ＦＬスピーカ、ＦＲスピーカおよびＣスピーカからなるスピーカシステムと組み合わせる場合、ＦＬスピーカとＦＲスピーカから出力させるオーディオ信号をそれぞれｆｌ＿ｓｌ信号とｆｒ＿ｓｒ信号とすることにより、ｓｌ信号およびｓｒ信号も有効に利用できる。
【００１２】
図７は、ＦＬ＿ＦＲ信号およびＳＬ＿ＳＲ信号のデジタルオーディオ信号からｆｌ信号、ｆｒ信号、ｓｌ信号、ｓｒ信号、ｆｌ＿ｓｌ信号およびｆｒ＿ｓｒ信号のアナログオーディオ信号を生成し、異なる２種類の組み合わせで切換出力することのできるオーディオ信号処理装置を説明するための図である。オーディオ信号処理装置Ａ１００は、ＤＡ変換回路３１０，３２０、差動回路４１０，４２０、切替回路５１０，５２０、および出力端子６１０ａ，６１０ｂ，６２０ａ，６２０ｂを備えている。
【００１３】
ＤＡ変換回路３１０，３２０は、ＤＡＴＡ信号、ＬＲＣＫ信号、およびＢＣＬＫ信号が入力されて、変換されたアナログオーディオ信号を出力する。ＤＡ変換回路３１０は、ワンビットＤＡＣ３１０ａ、ローパスフィルタ３１０ｂ，３１０ｃを備えている。ワンビットＤＡＣ３１０ａは、ＦＬ＿ＦＲ信号をＦＬデータおよびＦＲデータに分離し、ＤＡ変換を行って、ｆｌ信号およびｆｒ信号を出力する。ローパスフィルタ３１０ｂ，３１０ｃは、それぞれワンビットＤＣ３１０ａより入力されるｆｌ信号およびｆｒ信号から高域周波数成分を除去するものである。ＤＡ変換回路３２０は、ワンビットＤＡＣ３２０ａ、ローパスフィルタ３２０ｂ，３２０ｃを備えており、ＳＬ＿ＳＲ信号をｓｌ信号およびｓｒ信号に変換し、高域周波数成分を除去して出力する。
【００１４】
差動回路４１０は、ＤＡ変換回路３１０より入力されるｆｌ信号とＤＡ変換回路３２０より入力されるｓｌ信号とを合成してｆｌ＿ｓｌ信号を出力する。差動回路４２０は、ＤＡ変換回路３１０より入力されるｆｒ信号とＤＡ変換回路３２０より入力されるｓｒ信号とを合成してｆｒ＿ｓｒ信号を出力する。
【００１５】
切替回路５１０は、ＤＡ変換回路３１０から出力されたｆｌ信号と差動回路４１０から出力されるｆｌ＿ｓｌ信号とを切り換えて出力端子６１０ａに出力させる。また、切替回路５２０は、ＤＡ変換回路３１０から出力されるｆｒ信号と差動回路４２０から出力されるｆｒ＿ｓｒ信号とを切り換えて出力端子６２０ａに出力させる。切替回路５１０と切替回路５２０は連動して切り替えられ、４つの出力端子６１０ａ，６１０ｂ，６２０ａ，６２０ｂからは（ｆｌ信号，ｓｌ信号，ｆｒ信号，ｓｒ信号）の組み合わせと（ｆｌ＿ｓｌ信号，ｓｌ信号，ｆｒ＿ｓｒ信号，ｓｒ信号）の組み合わせのいずれかが出力される。
【００１６】
【特許文献１】特開２００３−１１６２００号公報
【特許文献２】特許３７７０２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
オーディオ信号処理装置Ａ１００は、基板にＤＡ変換回路３１０，３２０、差動回路４１０，４２０、および切替回路５１０，５２０を搭載して、各回路間をパターン配線することにより実現される。このとき、ＤＡ変換回路３１０のローパスフィルタ３１０ｂから出力されるｆｌ信号を差動回路４１０に入力するために、ローパスフィルタ３１０ｂの出力と差動回路４１０の入力とをパターン配線し、ローパスフィルタ３１０ｃから出力されるｆｒ信号を差動回路４２０に入力するために、ローパスフィルタ３１０ｃの出力と差動回路４２０の入力とをパターン配線する必要がある。また、ローパスフィルタ３２０ｂの出力と差動回路４１０の入力、および、ローパスフィルタ３２０ｃの出力と差動回路４２０の入力をパターン配線する必要がある。
【００１８】
しかし、図７に示すように、ＤＡ変換回路３１０と差動回路４２０との間のｆｒ信号のパターン配線とＤＡ変換回路３２０と差動回路４１０との間のｓｌ信号のパターン配線とは交差するので、これらのパターン配線は基板の同一平面上にパターン形成によって配線することはできない。従って、例えば、一方のパターン配線をジャンパー線によって迂回させるとか、スルーホールと裏面側に形成したパターン配線とによって迂回させるとか、などの対策を採らなければならず、基板上の配線が複雑になるとともに、迂回させたパターン配線は他のパターン配線に比べて線路長が長くなるので、その配線を流れるアナログオーディオ信号にノイズが重畳し易くなり、音質に悪影響を与えるという問題がある。
【００１９】
本発明は上記した事情のもとで考え出されたものであって、差動回路に入力される２つの信号が同じＤＡ変換回路から出力されるオーディオ信号処理装置を提供することをその目的としている。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００２１】
本発明の第１の側面によって提供されるオーディオ信号処理装置は、第１のＬチャンネルのデータと第１のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第２のＬチャンネルのデータと第２のＲチャンネルのデータとを前記ワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成するオーディオデータ生成手段と、前記第３のオーディオデータを前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとに分離し、前記第１のＬチャンネルのデータおよび前記第２のＬチャンネルのデータをそれぞれ第１のアナログ信号および第２のアナログ信号に変換するＤＡ変換手段と、前記第１のアナログ信号と前記第２のアナログ信号とから第３のアナログ信号を合成する合成手段と、を備えることを特徴とする。
【００２２】
この構成によると、前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとが互いに異なるオーディオデータに含まれて入力されるが、オーディオデータ生成手段により前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとを含む前記第３のオーディオデータが生成される。また、当該第３のオーディオデータは前記ＤＡ変換手段により前記第１のアナログ信号および前記第２のアナログ信号に変換される。したがって、前記合成装置で合成されるために入力されるべき前記第１のアナログ信号および前記第２のアナログ信号が、同じ前記ＤＡ変換装置から出力されることになる。
【００２３】
本発明の好ましい実施の形態においては、前記第１のアナログ信号および前記第２のアナログ信号のみを出力する第１の出力状態と、少なくとも前記第３のアナログ信号を出力する第２の出力状態とを切り替える切替手段をさらに備えている。
【００２４】
この構成によると、前記第１のアナログ信号および前記第２のアナログ信号を別々に出力する第１の出力状態と、前記第１のアナログ信号および前記第２のアナログ信号を合成して出力する第２の出力状態とを切り替えることができる。したがって、オーディオシステムのスピーカの接続状態に応じて、出力されるアナログ信号を変更することができる。
【００２５】
本発明の好ましい実施の形態においては、前記オーディオデータ生成手段には前記ワード単位で反転するワードクロックと、前記ワードクロックのローレベルと前記第１のＬチャンネルのデータとが同期している前記第1のオーディオデータと、前記ワードクロックのハイレベルと前記第２のＬチャンネルのデータが同期している前記第２のオーディオデータと、が入力されており、前記オーディオデータ生成手段は、前記第１のオーディオデータと前記ワードクロックを反転させた反転クロックとの論理積を演算することにより前記第１のＬチャンネルのデータを抽出した第１の抽出オーディオデータを生成する第１のＡＮＤ回路と、前記第２のオーディオデータと前記ワードクロックとの論理積を演算することにより前記第２のＬチャンネルのデータを抽出した第２の抽出オーディオデータを生成する第２のＡＮＤ回路と、前記第１の抽出オーディオデータと前記第２の抽出オーディオデータとの論理和を演算することにより前記第３のオーディオデータを生成するＯＲ回路と、を備えている。
【００２６】
この構成によると、前記オーディオデータ生成手段は、前記第１のオーディオデータおよび前記第２のオーディオデータから前記第３のオーディオデータを生成することができる。
【００２７】
本発明の好ましい実施の形態においては、前記第１のオーディオデータはＩ２Ｓフォーマットのデジタルオーディオデータであり、前記第２のオーディオデータはＩ２ＳフォーマットのデジタルオーディオデータのＬチャンネルのデータとＲチャンネルのデータとを入れ替えたデータである。
【００２８】
本発明の好ましい実施の形態においては、前記オーディオデータ生成手段は、前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第４のオーディオデータをさらに生成し、生成された前記第４のオーディオデータを前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとに分離し、前記第１のＲチャンネルのデータおよび前記第２のＲチャンネルのデータをそれぞれ第４のアナログ信号および第５のアナログ信号に変換する第２のＤＡ変換手段と、前記第４のアナログ信号と前記第５のアナログ信号とから第６のアナログ信号を合成する第２の合成手段と、をさらに備え、前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号のみが出力され、前記第２の出力状態に切り替えられている場合、少なくとも前記第３のアナログ信号および前記第６のアナログ信号が出力される。
【００２９】
この構成によると、前記第２の合成手段に入力される前記第４のアナログ信号および前記第５のアナログ信号が、同じ前記第２のＤＡ変換手段から出力される。したがって、基板上に実現する場合、前記合成手段は前記ＤＡ変換手段とのみパターン配線で接続され、前記第２の合成手段は前記第２のＤＡ変換手段とのみパターン配線で接続される。したがって、前記合成手段および前記第２の合成手段がそれぞれ前記ＤＡ変換手段および前記第２のＤＡ変換手段の両方と接続されることがなく、一部のパターン配線が迂回のために長くなることを、防止することができる。
【００３０】
本発明の好ましい実施の形態においては、前記オーディオデータ生成手段、前記ＤＡ変換手段、前記第２のＤＡ変換手段、前記合成手段、および前記第２の合成手段を少なくともそれぞれ２つずつ備え、９．２ｃｈ用の６つのオーディオデータが入力され、前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号を９．２ｃｈ用のアナログ信号として出力し、前記切替手段により前記第２の出力状態に切り替えられている場合、前記第３のアナログ信号および前記第６のアナログ信号を５．１ｃｈ用のアナログ信号として出力する。
【００３１】
この構成によると、各オーディオデータを分離して変換した各アナログ信号を、９．２ｃｈ用のアナログ信号として、それぞれ別々に出力する前記第１の出力状態と、前記各アナログ信号を合成したものを、５．１ｃｈ用のアナログ信号として出力する前記第２の出力状態とを切り替えることができる。したがって、オーディオシステムのスピーカの接続状態に応じて、出力されるアナログ信号を９．２ｃｈ用と５．１ｃｈ用との間で変更することができる。
【００３２】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００３４】
図１は、本発明に係るオーディオ信号処理装置の第１実施形態を説明するための図である。オーディオ信号処理装置Ａ１は、ＦＬ＿ＦＲ信号およびＳＬ＿ＳＲ信号のデジタルオーディオ信号からｆｌ信号、ｆｒ信号、ｓｌ信号、ｓｒ信号、ｆｌ＿ｓｌ信号およびｆｒ＿ｓｒ信号のアナログオーディオ信号を生成し、異なる２種類の組み合わせで切換出力することのできるものである。オーディオ信号処理装置Ａ１は、データ反転回路１０、データ組替回路２０、ＤＡ変換回路３１，３２、差動回路４１，４２、切替回路５１，５２、および出力端子６１ａ，６１ｂ，６２ａ，６２ｂを備えている。
【００３５】
ＤＡＴＡ信号には、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータの２つのチャンネルのオーディオデータが含まれるが、データ反転回路１０およびデータ組替回路２０は、入力される２つのＤＡＴＡ信号の間で各ＤＡＴＡ信号に含まれる２つのチャンネルのオーディオデータの組み合わせを組み替えて出力するものである。すなわち、データ反転回路１０およびデータ組替回路２０は、例えば、図６に示すＩ２Ｓ信号が入力された場合、ＦＬ＿ＦＲ信号に含まれるＦＲデータとＳＬ＿ＳＲ信号に含まれるＳＬデータとを入れ替え、ＦＬ＿ＦＲ信号をＦＬデータとＳＬデータを組み合わせたＦＬ＿ＳＬ信号に変換し、ＳＬ＿ＳＲ信号をＳＲデータとＦＲデータを組み合わせたＳＲ＿ＦＲ信号に変換して出力する。
【００３６】
データ反転回路１０は、入力されるＤＡＴＡ信号の各ワードにおけるＬチャンネルのオーディオデータとＲチャンネルのオーディオデータの順番を入れ替える（すなわち、図６に示すＩ２Ｓ信号において、ＬＲＣＫ信号のローレベルにＲチャンネルのデータＤＲｉを対応させ、ＬＲＣＫ信号のハイレベルにＬチャンネルのデータＤＬｉを対応させるように、ＤＡＴＡ信号のＤＬｉとＤＲｉの順番を入れ替える）ものである。データ反転回路１０には、図６に示すＩ２Ｓ信号の２つのＤＡＴＡ信号のうちの一方であるＳＬ＿ＳＲ信号とＬＲＣＫ信号とが入力され、データ反転回路１０から各ワードにおけるＳＬデータＤＬｉとＳＲデータＤＲｉの順番が入れ替えられたＳＲ＿ＳＬ信号がデータ組替回路２０に出力される。
【００３７】
データ組替回路２０は、入力される２つの信号の各ワードにおけるＲチャンネルのオーディオデータを入れ替えるものである。データ組替回路２０には、データ反転回路１０から出力されるＳＲ＿ＳＬ信号と、Ｉ２Ｓ信号のＤＡＴＡ信号の他方であるＦＬ＿ＦＲ信号と、ＬＲＣＫ信号とが入力されるので、データ組替回路２０は、ＦＬ＿ＦＲ信号のＦＲデータとＳＲ＿ＳＬ信号のＳＬデータとを組み替えたＦＬ＿ＳＬ信号およびＳＲ＿ＦＲ信号を出力する。
【００３８】
図２は、データ組替回路２０の論理回路を示す図である。
【００３９】
データ組替回路２０は、ＦＬ＿ＦＲ信号に含まれるＦＲデータをＳＲ＿ＳＬ信号に含まれるＳＬデータに入れ替え、ＦＬデータとＳＬデータを組み合わせたＦＬ＿ＳＬ信号を生成する第１の論理回路と、ＳＲ＿ＳＬ信号に含まれるＳＬデータをＦＬ＿ＦＲ信号に含まれるＦＲデータに入れ替え、ＳＲデータとＦＲデータを組み合わせたＳＲ＿ＦＲ信号を生成する第２の論理回路とを備えている。
【００４０】
第１の論理回路は１つのＮＯＴ回路２０１と、２つのＡＮＤ回路２０３，２０４と、１つのＯＲ回路２０７とで構成され、第２の論理回路は１つのＮＯＴ回路２０２と、２つのＡＮＤ回路２０５，２０６と、１つのＯＲ回路２０８とで構成されている。図２に示すように、第２の論理回路の回路構成は第１の論理回路の回路構成と同一である。
【００４１】
ＡＮＤ回路２０４とＡＮＤ回路２０５の一方の入力には、ＬＲＣＫ信号が入力され、ＡＮＤ回路２０３とＡＮＤ回路２０６の一方の入力には、それぞれＮＯＴ回路２０１とＮＯＴ回路２０２を介してＬＲＣＫ信号が入力される。また、ＡＮＤ回路２０３とＡＮＤ回路２０５の他方の入力には、ＦＬ＿ＦＲ信号が入力され、ＡＮＤ回路２０４とＡＮＤ回路２０６の他方の入力には、ＳＲ＿ＳＬ信号が入力される。ＡＮＤ回路２０３とＡＮＤ回路２０４の各出力はＯＲ回路２０７に入力され、ＡＮＤ回路２０５とＡＮＤ回路２０６の各出力はＯＲ回路２０８に入力され、ＯＲ回路２０７とＯＲ回路２０８からそれぞれＦＬ＿ＳＬ信号とＳＲ＿ＦＲ信号とが出力される。
【００４２】
図３は、データ組替回路２０の論理演算により、ＦＬ＿ＦＲ信号とＳＲ＿ＳＬ信号とが組み替えられてＦＬ＿ＳＬ信号が生成されることを説明するための図である。
【００４３】
同図（ａ）は、ＡＮＤ回路２０３における２つの入力信号と１つの出力信号の波形を示している。上段と中段はそれぞれ入力信号であるＬＲＣＫ信号の反転信号とＦＬ＿ＦＲ信号の波形であり、下段は２つの入力信号の論理積であるＡＮＤ２０３信号の波形である。ＬＲＣＫ信号のＬレベル期間がＦＬ＿ＦＲ信号のＬチャンネルのＦＬデータと同期しているので、ＬＲＣＫ信号の反転信号のＨレベル期間はＦＬ＿ＦＲ信号のＬチャンネルのＦＬデータと同期している。したがって、ＡＮＤ２０３信号はＦＬ＿ＦＲ信号からＦＬデータのみを取り出した信号となる。
【００４４】
同図（ｂ）は、ＡＮＤ回路２０４における２つの入力信号と１つの出力信号の波形を示している。上段と中段はそれぞれ入力信号であるＬＲＣＫ信号とＳＲ＿ＳＬ信号の波形であり、下段は２つの入力信号の論理積であるＡＮＤ２０４信号の波形である。ＬＲＣＫ信号のＨレベル期間がＳＲ＿ＳＬ信号のＲチャンネルのＳＬデータと同期しているので、ＡＮＤ２０４信号はＳＲ＿ＳＬ信号からＳＬデータのみを取り出した信号となる。
【００４５】
同図（ｃ）は、ＡＮＤ２０３信号とＡＮＤ２０４信号の論理和としてＯＲ回路２０７から出力されるＯＲ２０７信号を示している。ＯＲ２０７信号は、ＬチャンネルがＦＬデータで、ＲチャンネルがＳＬデータであるＦＬ＿ＳＬ信号となっている。
【００４６】
同様に、ＡＮＤ回路２０５から出力されるＡＮＤ２０５信号はＦＬ＿ＦＲ信号からＦＲデータのみを取り出した信号となり、ＡＮＤ回路２０６から出力されるＡＮＤ２０６信号はＳＲ＿ＳＬ信号からＳＲデータのみを取り出した信号となる。したがって、ＯＲ回路２０８から出力されるＯＲ２０８信号は、ＬチャンネルがＳＲデータで、ＲチャンネルがＦＲデータであるＳＲ＿ＦＲ信号となっている。
【００４７】
図１に戻って、ＤＡ変換回路３１は、データ組替回路２０から出力されるＦＬ＿ＳＬ信号と、Ｉ２Ｓ信号のＬＲＣＫ信号およびＢＣＬＫ信号が入力されて、アナログオーディオ信号であるｆｌ信号とｓｌ信号に変換して出力する。ＤＡ変換回路３１は、ワンビットＤＡＣ３１ａ、ローパスフィルタ３１ｂ，３１ｃを備えている。ワンビットＤＡＣ３１ａは、ＦＬ＿ＳＬ信号をＦＬデータおよびＳＬデータに分離する図示しないデジタルフィルタと、ＦＬデータおよびＳＬデータをそれぞれビット毎にシリアルにアナログ信号に変換する図示しない２つのＤＡコンバータとで構成されている。したがって、ワンビットＤＡＣ３１ａからは、ＦＬデータをＤＡ変換したｆｌ信号と、ＳＬデータをＤＡ変換したｓｌ信号とが出力される。ローパスフィルタ３１ｂ，３１ｃは、それぞれワンビットＤＣ３１ａより入力されるｆｌ信号およびｓｌ信号から高域周波数成分を除去するものである。
【００４８】
ＤＡ変換回路３２は、データ組替回路２０から出力されるＳＲ＿ＦＲ信号と、Ｉ２Ｓ信号のＬＲＣＫ信号およびＢＣＬＫ信号が入力されて、アナログオーディオ信号であるｆｒ信号とｓｒ信号に変換して出力する。ＤＡ変換回路３２は、ＤＡ変換回路３１のワンビットＤＡＣ３１ａ、ローパスフィルタ３１ｂ，３１ｃにそれぞれ対応するワンビットＤＡＣ３２ａ、ローパスフィルタ３２ｂ，３２ｃを備えており、ＳＲ＿ＦＲ信号をｆｒ信号およびｓｒ信号に変換し、高域周波数成分を除去して出力する。
【００４９】
差動回路４１，４２は、例えばオペアンプなどからなり、入力される２つのアナログ信号の差動増幅を行うことにより、２つのアナログ信号が合成されたアナログ信号を出力する。差動回路４１は、ＤＡ変換回路３１より入力されるｆｌ信号とｓｌ信号とを合成してｆｌ＿ｓｌ信号を出力する。差動回路４２は、ＤＡ変換回路３２より入力されるｆｒ信号とｓｒ信号とを合成してｆｒ＿ｓｒ信号を出力する。
【００５０】
切替回路５１は、ＤＡ変換回路３１から出力されたｆｌ信号と差動回路４１から出力されるｆｌ＿ｓｌ信号とを切り換えて出力端子６１ａに出力させる。また、切替回路５２は、ＤＡ変換回路３２から出力されるｆｒ信号と差動回路４２から出力されるｆｒ＿ｓｒ信号とを切り換えて出力端子６２ａに出力させる。切替回路５１と切替回路５２は連動して切り替えられ、４つの出力端子６１ａ，６１ｂ，６２ａ，６２ｂからは（ｆｌ信号，ｓｌ信号，ｆｒ信号，ｓｒ信号）の組み合わせと（ｆｌ＿ｓｌ信号，ｓｌ信号，ｆｒ＿ｓｒ信号，ｓｒ信号）の組み合わせのいずれかが出力される。なお、ＤＡ変換回路３１と出力端子６１ｂとの間、および、ＤＡ変換回路３２と出力端子６２ｂとの間に、切替回路５１，５２と連動するスイッチを設けて、出力端子６１ａ，６２ａがそれぞれｆｌ＿ｓｌ信号とｆｒ＿ｓｒ信号を出力するときに、出力端子６１ｂ，６２ｂがそれぞれｓｌ信号とｓｒ信号を出力しないようにしてもよい。
【００５１】
次に、オーディオ信号処理装置Ａ１の作用について説明する。
【００５２】
オーディオ信号処理装置Ａ１は、基板にＤＡ変換回路３１，３２、差動回路４１，４２、および切替回路５１，５２を搭載して、各回路間をパターン配線することにより実現される。このとき、ＤＡ変換回路３１のローパスフィルタ３１ｂから出力されるｆｌ信号を差動回路４１に入力するために、ローパスフィルタ３１ｂの出力と差動回路４１の入力とがパターン配線され、ローパスフィルタ３１ｃから出力されるｓｌ信号を差動回路４１に入力するために、ローパスフィルタ３１ｃの出力と差動回路４１の入力とがパターン配線される。また、ローパスフィルタ３２ｂの出力と差動回路４２の入力、および、ローパスフィルタ３２ｃの出力と差動回路４２の入力がそれぞれパターン配線される。
【００５３】
図１と図７を比較すると、図７のＤＡ変換回路３１０と差動回路４１０がそれぞれ図１のＤＡ変換回路３１と差動回路４１に対応し、図７のＤＡ変換回路３２０と差動回路４２０がそれぞれ図１のＤＡ変換回路３２と差動回路４２に対応するが、本実施形態においては、ＤＡ変換回路３１から出力されるｓｌ信号の信号線とＤＡ変換回路３２から出力されるｆｒ信号の信号線とが交差することがない。従って、ＤＡ変換回路３１と差動回路４１の部分の回路ブロックとＤＡ変換回路３２と差動回路４２の部分の回路ブロックとをそれぞれ独立してパターン配線すればよく、ＤＡ変換回路３１と差動回路４２の間およびＤＡ変換回路３２と差動回路４１の間でパターン配線を交差させる必要がない。
【００５４】
したがって、一方のパターン配線をジャンパー線によって迂回させたり、スルーホールと裏面側に形成したパターン配線とによって迂回させたりする必要がないので、各ＤＡ変換回路から後段のアナログオーディオ信号に対するパターン配線をほぼ同じにすることができる。これにより、複数のアナログオーディオ信号のパターン配線うち、一部のアナログオーディオ信号のパターン配線が他のアナログオーディオ信号のパターン配線より長くなることによる、当該一部のパターン配線を流れるアナログオーディオ信号へのノイズの重畳を抑制することができ、音質の劣化を防止することができる。
【００５５】
上記第１実施形態では、入力されるＤＡＴＡ信号がＦＬ＿ＦＲ信号とＳＬ＿ＳＲ信号である場合について説明したが、これに限られず、他の信号でも構わない。要するに、Ｉ２Ｓフォーマットでは、左右に配置される一対のスピーカ（ＦｃｈとＲｃｈのスピーカ）に対応する一対のデジタルオーディオ信号が混合されたＤＡＴＡ信号が１以上含まれるが、４ｃｈ以上のスピーカシステムに対応するオーディオディジタル機器では、各チャンネルのアナログオーディオ信号だけでなく、２つのアナログオーディオ信号（通常は左側の前後または右側の前後に配置されるスピーカに対応したアナログオーディオ信号）を混合した信号を生成して出力させる場合があるので、このような場合には、ＦＬ＿ＦＲ信号とＳＬ＿ＳＲ信号に限られず、任意の組み合わせの２つのＤＡＴＡ信号の場合に適用することができるということである。
【００５６】
図４は、本発明に係るオーディオ信号処理装置の第２実施形態を説明するための図である。
【００５７】
第２実施形態は、本願発明を９．２ｃｈサラウンドスピーカシステムに適用されるオーディオアンプの、デジタルオーディオ信号からアナログオーディオ信号に変換して出力する回路構成に適用したもので、特に５．１ｃｈサラウンドスピーカシステムしか所有していないユーザを考慮し、５．１ｃｈサラウンドスピーカシステムに適用可能な６種類のオーディオ信号も切替出力できるようにしたものである。
【００５８】
オーディオ信号処理装置Ａ２は、入力される９．２ｃｈのＩ２Ｓ信号を９．２ｃｈのアナログオーディオ信号または５．１ｃｈのアナログオーディオ信号に変換して出力するものであり、９．２ｃｈサラウンド出力と５．１ｃｈサラウンド出力とを切り替えることができる。
【００５９】
図５は、サラウンドオーディオシステムにおけるスピーカの配置を説明するための図であり、同図（ａ）は５．１ｃｈサラウンドの場合を示したものであり、同図（ｂ）は９．２ｃｈサラウンドシステムの場合を示したものである。
【００６０】
リスナーＬが同図の上側を向いているとして、５．１ｃｈサラウンドの場合、同図（ａ）に示すように、リスナーＬの前方左側にＦＬスピーカ、前方右側にＦＲスピーカ、前方中央にＣスピーカ、後方左側にＳＬスピーカ、後方右側にＳＲスピーカの５つのスピーカと、低音専用のＳＷスピーカが配置される。９．２ｃｈサラウンドの場合、同図（ｂ）に示すように、ＳＬスピーカのさらに後方にＳＢＬスピーカ、ＳＲスピーカのさらに後方にＳＢＲスピーカ、ＦＬスピーカの左にＦＬＨＷスピーカ、ＦＲスピーカの右にＦＲＨＷスピーカの４つのスピーカが追加され、ＳＷスピーカの代わりに左側の低音専用のＳＷＬスピーカと右側の低音専用のＳＷＲスピーカが配置される。
【００６１】
オーディオ信号処理装置Ａ２には、９．２ｃｈサラウンド用のデジタルオーディオ信号が、Ｉ２Ｓフォーマットで入力される。この場合、ＤＡＴＡ信号として、ＦＬ＿ＦＲ信号、ＦＬＨＷ＿ＦＲＨＷ信号（ＦＬＨＷスピーカから出力される音声に変換されるＦＬＨＷデータとＦＲＨＷスピーカから出力される音声に変換されるＦＲＨＷデータとからなる。）、ＳＬ＿ＳＲ信号、ＳＢＬ＿ＳＢＲ信号（ＳＢＬスピーカから出力される音声に変換されるＳＢＬデータとＳＢＲスピーカから出力される音声に変換されるＳＢＲデータとからなる。）、Ｃ信号（Ｃスピーカから出力される音声に変換されるＣデータからなる。）、ＳＷＬ＿ＳＷＲ信号（ＳＷＬスピーカから出力される音声に変換されるＳＷＬデータとＳＷＲスピーカから出力される音声に変換されるＳＷＲデータとからなる。）が入力される。
【００６２】
図４に示すように、オーディオ信号処理装置Ａ２は、データ反転回路１１，１２、データ組替回路２１，２２、ＤＡ変換回路３３，３４，３５，３６，３７，３８、差動回路４３，４４，４５，４６，４８、切替回路５３，５４，５５，５６，５８、および出力端子６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，６７ｂ，６８ａ，６８ｂを備えている。
【００６３】
データ反転回路１１，１２は、図１に示すデータ反転回路１０と同様の構成である。したがって、データ反転回路１１は、ＦＬＨＷ＿ＦＲＨＷ信号が入力されて、ＦＬＨＷデータとＦＲＨＷデータとが入れ替えられたＦＲＨＷ＿ＦＬＨＷ信号をデータ組替回路２１に出力する。また、データ反転回路１２は、ＳＢＬ＿ＳＢＲ信号が入力されて、ＳＢＬデータとＳＢＲデータとが入れ替えられたＳＢＲ＿ＳＢＬ信号をデータ組替回路２２に出力する。
【００６４】
データ組替回路２１，２２は、図１に示すデータ組替回路２０と同様の構成であり、その論理構成を示す図は図２に示すものと同様になる。したがって、データ組替回路２１は、入力されるＦＬ＿ＦＲ信号およびＦＲＨＷ＿ＦＬＨＷ信号を組み替えて、ＦＬ＿ＦＬＨＷ信号およびＦＲＨＷ＿ＦＲ信号として出力し、データ組替回路２２は、入力されるＳＬ＿ＳＲ信号およびＳＢＲ＿ＳＢＬ信号を組み替えて、ＳＬ＿ＳＢＬ信号およびＳＢＲ＿ＳＲ信号として出力する。
【００６５】
ＤＡ変換回路３３，３４，３５，３６，３８は、図１に示すＤＡ変換回路３１，３２と同様の構成である。したがって、ＤＡ変換回路３３はＦＬ＿ＦＬＨＷ信号をｆｌ信号およびｆｌｈｗ信号（ＦＬＨＷデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３４はＦＲＨＷ＿ＦＲ信号をｆｒ信号およびｆｒｈｗ信号（ＦＲＨＷデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３５はＳＬ＿ＳＢＬ信号をｓｌ信号およびｓｂｌ信号（ＳＢＬデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３６はＳＢＲ＿ＳＲ信号をｓｒ信号およびｓｂｒ信号（ＳＢＲデータから変換されたアナログオーディオ信号）に変換して出力し、ＤＡ変換回路３８はＳＷＬ＿ＳＷＲ信号をｓｗｌ信号（ＳＷＬデータから変換されたアナログオーディオ信号）およびｓｗｒ信号（ＳＷＲデータから変換されたアナログオーディオ信号）に変換して出力する。
【００６６】
一方、Ｃ信号はＬチャンネルがＣデータでＲチャンネルはローレベルのデータとなっており、Ｒチャンネルのデータを取り出す必要がないので、ＤＡ変換回路３７はローパスフィルタを１つ備えるのみである。また、ワンビットＤＡＣ３７ａのＤＡコンバータは１つであってもよい。ＤＡ変換回路３７は、Ｃ信号のＣデータをアナログオーディオ信号に変換したｃ信号を出力する。
【００６７】
差動回路４３，４４，４５，４６，４８は、図１に示す差動回路４１，４２と同様の構成である。したがって、差動回路４３はｆｌｈｗ信号とｆｌ信号とを合成して出力し、差動回路４４はｆｒｈｗ信号とｆｒ信号とを合成して出力し、差動回路４５はｓｂｌ信号とｓｌ信号とを合成して出力し、差動回路４６はｓｂｒ信号とｓｒ信号とを合成して出力し、差動回路４８はｓｗｒ信号とｓｗｌ信号とを合成して出力する。
【００６８】
出力端子６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，６７ｂ，６８ａ，６８ｂは、各信号を出力する端子であり、それぞれ対応するスピーカが接続される。出力端子６３ｂ，６４ｂ，６５ｂ，６６ｂ，６７ｂ，６８ｂにはそれぞれＦＬスピーカ、ＦＲスピーカ、ＳＬスピーカ、ＳＲスピーカ、Ｃスピーカ、ＳＷスピーカ（ＳＷＬスピーカ）が接続される（図５参照）。また、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａにはそれぞれＦＬＨＷスピーカ、ＦＲＨＷスピーカ、ＳＢＬスピーカ、ＳＢＲスピーカ、ＳＷＲスピーカが接続される（図５（ｂ）参照）。
【００６９】
切替回路５３，５４，５５，５６，５８は、９．２ｃｈサラウンド出力である第１の出力状態と５．１ｃｈサラウンド出力である第２の出力状態とを切り替えるものであり、連動して切り替えられる。
【００７０】
９．２ｃｈに対応できるスピーカ（すなわち、図５（ｂ）に示すスピーカシステム）が接続されている場合、切替回路５３，５４，５５，５６，５８は、第１の出力状態（図４における下側の端子に接続されている状態）となる。この場合、ＤＡ変換回路３３から出力されるｆｌ信号が出力端子６３ｂから出力され、ＤＡ変換回路３４から出力されるｆｒ信号が出力端子６４ｂから出力され、ＤＡ変換回路３５から出力されるｓｌ信号が出力端子６５ｂから出力され、ＤＡ変換回路３６から出力されるｓｒ信号が出力端子６６ｂから出力され、ＤＡ変換回路３８から出力されるｓｗｌ信号が出力端子６８ｂから出力される。ＤＡ変換回路３７から出力されるｃ信号は、出力状態の切り替えに関係なく、出力端子６７ｂから出力される。また、ＤＡ変換回路３３から出力されるｆｌｈｗ信号が出力端子６３ａから出力され、ＤＡ変換回路３４から出力されるｆｒｈｗ信号が出力端子６４ａから出力され、ＤＡ変換回路３５から出力されるｓｂｌ信号が出力端子６５ａから出力され、ＤＡ変換回路３６から出力されるｓｂｒ信号が出力端子６６ａから出力され、ＤＡ変換回路３８から出力されるｓｗｒ信号が出力端子６８ａから出力される。
【００７１】
５．１ｃｈに対応するスピーカ（すなわち、図５（ａ）に示すスピーカシステム）が接続されている場合、すなわち、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａにＦＬＨＷスピーカ、ＦＲＨＷスピーカ、ＳＢＬスピーカ、ＳＢＲスピーカ、ＳＷＲスピーカが接続されていない場合、切替回路５３，５４，５５，５６，５８は、第２の出力状態（図４における上側の端子に接続されている状態）となる。この場合、差動回路４３から出力されるｆｌ信号およびｆｌｈｗ信号の合成信号が出力端子６３ｂから出力され、差動回路４４から出力されるｆｒ信号およびｆｒｈｗ信号の合成信号が出力端子６４ｂから出力され、差動回路４５から出力されるｓｌ信号およびｓｂｌ信号の合成信号が出力端子６５ｂから出力され、差動回路４６から出力されるｓｒ信号およびｓｂｒ信号の合成信号が出力端子６６ｂから出力され、差動回路４８から出力されるｓｗｒ信号およびｓｗｌ信号の合成信号が出力端子６８ｂから出力される。また、ＤＡ変換回路３７から出力されるｃ信号が、出力端子６７ｂから出力される。なお、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａから、それぞれｆｌｈｗ信号、ｆｒｈｗ信号、ｓｂｌ信号、ｓｂｒ信号、ｓｗｒ信号が出力されるが、これらの出力端子にはスピーカが接続されていない。第２の出力状態において、出力端子６３ａ，６４ａ，６５ａ，６６ａ，６８ａとＤＡ変換回路３３，３４，３５，３６，３８との接続を切り離すようにしてもよい。
【００７２】
これにより、オーディオ信号処理装置Ａ２は、接続されているスピーカシステムに応じて、入力される９．２ｃｈのＩ２Ｓ信号を９．２ｃｈのアナログオーディオ信号または５．１ｃｈのアナログオーディオ信号に変換して出力することができる。
【００７３】
本実施形態においては、ＦＬ＿ＦＲ信号およびＦＬＨＷ＿ＦＲＨＷ信号がＦＬ＿ＦＬＨＷ信号およびＦＲＨＷ＿ＦＲ信号に変換されるので、ＤＡ変換回路３３から出力される信号線とＤＡ変換回路３４から出力される信号線とが交差することがない。また、ＳＬ＿ＳＲ信号およびＳＢＬ＿ＳＢＲ信号がＳＬ＿ＳＢＬ信号およびＳＢＲ＿ＳＲ信号に変換されるので、ＤＡ変換回路３５から出力される信号線とＤＡ変換回路３６から出力される信号線とが交差することがない。したがって、ＤＡ変換回路３３と差動回路４３の部分の回路ブロック、ＤＡ変換回路３４と差動回路４４の部分の回路ブロック、ＤＡ変換回路３５と差動回路４５の部分の回路ブロック、および、ＤＡ変換回路３６と差動回路４６の部分の回路ブロックをそれぞれ独立してパターン配線すればよく、一方のパターン配線をジャンパー線によって迂回させたり、スルーホールと裏面側に形成したパターン配線とによって迂回させたりする必要がないので、複数のアナログオーディオ信号のパターン配線うち、一部のアナログオーディオ信号のパターン配線が他のアナログオーディオ信号のパターン配線より長くなることによる、当該一部のパターン配線を流れるアナログオーディオ信号へのノイズの重畳を抑制することができ、音質の劣化を防止することができる。
【００７４】
なお、オーディオ信号処理装置Ａ２に５．１ｃｈのＩ２Ｓ信号が入力された場合、出力状態にかかわらず、５．１ｃｈのアナログオーディオ信号が出力される。すなわち、ＦＬＨＷ＿ＦＲＨＷ信号が入力されないので、データ組替回路２１から出力されるＦＬ＿ＦＬＨＷ信号のＲチャンネルはローレベルデータとなり、ＦＲＨＷ＿ＦＲ信号のＬチャンネルはローレベルデータとなり、ＤＡ変換回路３３からｆｌｈｗ信号が出力されず、ＤＡ変換回路３４からｆｒｈｗ信号が出力されない。したがって、出力端子６３ａ，６４ａからは信号が出力されず、出力端子６３ｂ，６４ｂからは出力状態にかかわらず、それぞれｆｌ信号、ｆｒ信号が出力される。同様にＳＢＬ＿ＳＢＲ信号が入力されないので、出力端子６５ａ，６６ａからは信号が出力されず、出力端子６５ｂ，６６ｂからは出力状態にかかわらず、それぞれｓｌ信号、ｓｒ信号が出力される。また、ＳＷＬ＿ＳＷＲ信号の代わりに、ＬチャンネルがＳＷデータ（ＳＷスピーカから出力される音声に変換されるオーディオデータ）でＲチャンネルがローレベルのデータであるＳＷ信号が入力されるので、出力端子６８ａからは信号が出力されず、出力端子６８ｂからは出力状態にかかわらず、ｓｗ信号（ＳＷデータから変換されたアナログオーディオ信号）が出力される。
【００７５】
上記第１実施形態および第２実施形態では、Ｉ２Ｓフォーマットで伝送されるデジタルオーディオ信号が入力された場合について説明したが、これに限られない。本発明は、２種類のオーディオデータが１ワードデータ毎に交互に配置されているデジタルオーディオ信号の場合に適用することができる。例えば、Ｒｉｇｈｔ−Ｊｕｓｔｉｆｉｅｄ（右詰め）フォーマット、Ｌｅｆｔ−Ｊｕｓｔｉｆｉｅｄ（左詰め）フォーマット、Ｌｅｆｔ−ＪｕｓｔｉｆｉｅｄＤＳＰフォーマット、３２×ＦｓＰａｃｋｅｄフォーマットなどの各種のフォーマットにも適用することができる。
【００７６】
なお、上記第１および第２実施形態では、データ反転回路により一方のＤＡＴＡ信号のＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを入れ替えているが、これは２つのＤＡＴＡ信号の同じチャンネルのデータ同士を組み合わせたいからである。したがって、一方のＤＡＴＡ信号のＬチャンネルのデータと他方のＤＡＴＡ信号のＲチャンネルのデータとを組み合わせる場合は、データ反転回路を必要としない。
【００７７】
本発明に係るオーディオ信号処理装置は、上述した実施形態に限定されるものではない。本発明に係るオーディオ信号処理装置の各部の具体的な構成は、種々に設計変更自在である。
【図面の簡単な説明】
【００７８】
【図１】本発明に係るオーディオ信号処理装置の第１実施形態を説明するための図である。
【図２】データ組替回路の論理回路を示す図である。
【図３】データ組替回路の論理演算を説明するための図である。
【図４】本発明に係るオーディオ信号処理装置の第２実施形態を説明するための図である。
【図５】サラウンドオーディオシステムにおけるスピーカの配置を説明するための図である。
【図６】Ｉ２Ｓフォーマットで伝送されるデジタルオーディオ信号の信号波形を示す図である。
【図７】従来のオーディオ信号処理装置を説明するための図である。
【符号の説明】
【００７９】
Ａ１，Ａ２ オーディオ信号処理装置
１０，１１，１２ データ反転回路
２０，２１，２２ データ組替回路（オーディオデータ生成手段）
２０１，２０２ ＮＯＴ回路
２０３，２０４，２０５，２０６ ＡＮＤ回路
２０７，２０８ ＯＲ回路
３１，３２，３３，３４，３５，３６，３７，３８ ＤＡ変換回路（ＤＡ変換手段、第２のＤＡ変換手段）
３１ａ，３２ａ ワンビットＤＡＣ
３１ｂ，３１ｃ，３２ｂ，３２ｃ ローパスフィルタ
４１，４２，４３，４４，４５，４６，４８ 差動回路（合成手段、第２の合成手段）
５１，５２，５３，５４，５５，５６，５８ 切替回路（切替手段）
６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，６７ｂ，６８ａ，６８ｂ 出力端子
【特許請求の範囲】
【請求項１】
第１のＬチャンネルのデータと第１のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第２のＬチャンネルのデータと第２のＲチャンネルのデータとを前記ワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成するオーディオデータ生成手段と、
前記第３のオーディオデータを前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとに分離し、前記第１のＬチャンネルのデータおよび前記第２のＬチャンネルのデータをそれぞれ第１のアナログ信号および第２のアナログ信号に変換するＤＡ変換手段と、
前記第１のアナログ信号と前記第２のアナログ信号とから第３のアナログ信号を合成する合成手段と、
を備えることを特徴とするオーディオ信号処理装置。
【請求項２】
前記第１のアナログ信号および前記第２のアナログ信号のみを出力する第１の出力状態と、少なくとも前記第３のアナログ信号を出力する第２の出力状態とを切り替える切替手段をさらに備えている、請求項１に記載のオーディオ信号処理装置。
【請求項３】
前記オーディオデータ生成手段には前記ワード単位で反転するワードクロックと、前記ワードクロックのローレベルと前記第１のＬチャンネルのデータとが同期している前記第1のオーディオデータと、前記ワードクロックのハイレベルと前記第２のＬチャンネルのデータが同期している前記第２のオーディオデータと、が入力されており、
前記オーディオデータ生成手段は、
前記第１のオーディオデータと前記ワードクロックを反転させた反転クロックとの論理積を演算することにより前記第１のＬチャンネルのデータを抽出した第１の抽出オーディオデータを生成する第１のＡＮＤ回路と、
前記第２のオーディオデータと前記ワードクロックとの論理積を演算することにより前記第２のＬチャンネルのデータを抽出した第２の抽出オーディオデータを生成する第２のＡＮＤ回路と、
前記第１の抽出オーディオデータと前記第２の抽出オーディオデータとの論理和を演算することにより前記第３のオーディオデータを生成するＯＲ回路と、
を備えている、
請求項１または２に記載のオーディオ信号処理装置。
【請求項４】
前記第１のオーディオデータはＩ２Ｓフォーマットのデジタルオーディオデータであり、前記第２のオーディオデータはＩ２ＳフォーマットのデジタルオーディオデータのＬチャンネルのデータとＲチャンネルのデータとを入れ替えたデータである、請求項１ないし３のいずれかに記載のオーディオ信号処理装置。
【請求項５】
前記オーディオデータ生成手段は、前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第４のオーディオデータをさらに生成し、
生成された前記第４のオーディオデータを前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとに分離し、前記第１のＲチャンネルのデータおよび前記第２のＲチャンネルのデータをそれぞれ第４のアナログ信号および第５のアナログ信号に変換する第２のＤＡ変換手段と、
前記第４のアナログ信号と前記第５のアナログ信号とから第６のアナログ信号を合成する第２の合成手段と、をさらに備え、
前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号のみが出力され、前記第２の出力状態に切り替えられている場合、少なくとも前記第３のアナログ信号および前記第６のアナログ信号が出力される、
請求項２ないし４のいずれかに記載のオーディオ信号処理装置。
【請求項６】
前記オーディオデータ生成手段、前記ＤＡ変換手段、前記第２のＤＡ変換手段、前記合成手段、および前記第２の合成手段を少なくともそれぞれ２つずつ備え、
９．２ｃｈ用の６つのオーディオデータが入力され、
前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号を９．２ｃｈ用のアナログ信号として出力し、前記切替手段により前記第２の出力状態に切り替えられている場合、前記第３のアナログ信号および前記第６のアナログ信号を５．１ｃｈ用のアナログ信号として出力する、
請求項５に記載のオーディオ信号処理装置。
【請求項１】
第１のＬチャンネルのデータと第１のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第２のＬチャンネルのデータと第２のＲチャンネルのデータとを前記ワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成するオーディオデータ生成手段と、
前記第３のオーディオデータを前記第１のＬチャンネルのデータと前記第２のＬチャンネルのデータとに分離し、前記第１のＬチャンネルのデータおよび前記第２のＬチャンネルのデータをそれぞれ第１のアナログ信号および第２のアナログ信号に変換するＤＡ変換手段と、
前記第１のアナログ信号と前記第２のアナログ信号とから第３のアナログ信号を合成する合成手段と、
を備えることを特徴とするオーディオ信号処理装置。
【請求項２】
前記第１のアナログ信号および前記第２のアナログ信号のみを出力する第１の出力状態と、少なくとも前記第３のアナログ信号を出力する第２の出力状態とを切り替える切替手段をさらに備えている、請求項１に記載のオーディオ信号処理装置。
【請求項３】
前記オーディオデータ生成手段には前記ワード単位で反転するワードクロックと、前記ワードクロックのローレベルと前記第１のＬチャンネルのデータとが同期している前記第1のオーディオデータと、前記ワードクロックのハイレベルと前記第２のＬチャンネルのデータが同期している前記第２のオーディオデータと、が入力されており、
前記オーディオデータ生成手段は、
前記第１のオーディオデータと前記ワードクロックを反転させた反転クロックとの論理積を演算することにより前記第１のＬチャンネルのデータを抽出した第１の抽出オーディオデータを生成する第１のＡＮＤ回路と、
前記第２のオーディオデータと前記ワードクロックとの論理積を演算することにより前記第２のＬチャンネルのデータを抽出した第２の抽出オーディオデータを生成する第２のＡＮＤ回路と、
前記第１の抽出オーディオデータと前記第２の抽出オーディオデータとの論理和を演算することにより前記第３のオーディオデータを生成するＯＲ回路と、
を備えている、
請求項１または２に記載のオーディオ信号処理装置。
【請求項４】
前記第１のオーディオデータはＩ２Ｓフォーマットのデジタルオーディオデータであり、前記第２のオーディオデータはＩ２ＳフォーマットのデジタルオーディオデータのＬチャンネルのデータとＲチャンネルのデータとを入れ替えたデータである、請求項１ないし３のいずれかに記載のオーディオ信号処理装置。
【請求項５】
前記オーディオデータ生成手段は、前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとをワード単位で交互にシリアルに配列してなる第４のオーディオデータをさらに生成し、
生成された前記第４のオーディオデータを前記第１のＲチャンネルのデータと前記第２のＲチャンネルのデータとに分離し、前記第１のＲチャンネルのデータおよび前記第２のＲチャンネルのデータをそれぞれ第４のアナログ信号および第５のアナログ信号に変換する第２のＤＡ変換手段と、
前記第４のアナログ信号と前記第５のアナログ信号とから第６のアナログ信号を合成する第２の合成手段と、をさらに備え、
前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号のみが出力され、前記第２の出力状態に切り替えられている場合、少なくとも前記第３のアナログ信号および前記第６のアナログ信号が出力される、
請求項２ないし４のいずれかに記載のオーディオ信号処理装置。
【請求項６】
前記オーディオデータ生成手段、前記ＤＡ変換手段、前記第２のＤＡ変換手段、前記合成手段、および前記第２の合成手段を少なくともそれぞれ２つずつ備え、
９．２ｃｈ用の６つのオーディオデータが入力され、
前記切替手段により前記第１の出力状態に切り替えられている場合、前記第１のアナログ信号、前記第２のアナログ信号、前記第４のアナログ信号、および前記第５のアナログ信号を９．２ｃｈ用のアナログ信号として出力し、前記切替手段により前記第２の出力状態に切り替えられている場合、前記第３のアナログ信号および前記第６のアナログ信号を５．１ｃｈ用のアナログ信号として出力する、
請求項５に記載のオーディオ信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１１４６４０（Ｐ２０１０−１１４６４０Ａ）
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００８−２８５３１６（Ｐ２００８−２８５３１６）
【出願日】平成２０年１１月６日（２００８．１１．６）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願日】平成２０年１１月６日（２００８．１１．６）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
[ Back to top ]