コモンモードフィルタ
【課題】 超高速差動信号を通過させ、コモンモードノイズを通過させ難くする。
【解決手段】 集中定数差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタＬｏを、受動並列素子にキャパシタＣｏを配置して形成される。集中定数差動遅延線ＤＬは、並列素子としてのキャパシタＣｏが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏからなる。コモンモードノイズ減衰用インダクタＬ１〜Ｌ４は、直列接続されたキャパシタＣｏ／２どうし又はＣｏどうしの接続点Ｔ１〜Ｔ４とグランド電位との間に接続され、キャパシタＣｏ／２、Ｃｏとともにコモンモードノイズ減衰用減衰極を形成する。
【解決手段】 集中定数差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタＬｏを、受動並列素子にキャパシタＣｏを配置して形成される。集中定数差動遅延線ＤＬは、並列素子としてのキャパシタＣｏが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏからなる。コモンモードノイズ減衰用インダクタＬ１〜Ｌ４は、直列接続されたキャパシタＣｏ／２どうし又はＣｏどうしの接続点Ｔ１〜Ｔ４とグランド電位との間に接続され、キャパシタＣｏ／２、Ｃｏとともにコモンモードノイズ減衰用減衰極を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。
【背景技術】
【０００２】
電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。
【０００３】
一般に、ノイズには差動モードノイズ（ノーマルモードノイズ）およびコモンモードノイズがあり、このノイズが存在する周波数範囲およびノイズを除去する構成を分類すると、以下のようになる。
【０００４】
（１）ノイズが特定の周波数範囲に存在し、伝送信号成分はそれよりも遥かに低い場合
第１の構成としては、インダクタとキャパシタを組合わせた集中定数型の共振回路を形成し、その共振周波数近辺の周波数成分を除去するものがある。
【０００５】
この種の公知例として、例えば特開昭５３−２５３３３号公報（特許文献１）がある。
この特許文献１は、コンデンサ２個とコイル１個をＹ形に結線して直列共振回路を複数形成し、携帯用電動工具から出る特定範囲のノイズを除去し、ノイズが電力線に出力されるのを防ぐものである。
【０００６】
第２の構成は、インダクタとキャパシタを組合わせた集中定数型のローパスフィルタを構成し、フィルタの遮断周波数以上の周波数成分を除去するものである。
【０００７】
この種の公知例として、例えば特開２００８−７８７１７号公報（特許文献２）がある。
この特許文献２は、インダクタとキャパシタを組合わせたローパスフィルタによってノーマルモードノイズを除去し、コモンモード・チョークコイルによってコモンモードノイズを除去し、スイッチング電源ノイズが電力線に出力されるのを防ぐものである。
【０００８】
（２）ノイズおよび伝送すべき差動信号がとともに特定の同じ周波数範囲に存在し、差動信号がノーマルモード信号の場合
【０００９】
このような場合、コモンモード・チョークコイルが使用される。
この種の公知例として、特開２００４−２６６６３４号公報（特許文献３）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００−５８３４３号公報（特許文献４）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。
【００１０】
近年、使用される周波数帯域が高くなり、例えば、２０００年４月に策定されたＵＳＢ（universal serial bus ）２．０仕様は、最大データ伝送速度を４８０Ｍビット/秒（クロック周波数２４０ＭＨｚ）とし、その周波数帯域においては伝送すべき信号として差動信号が使用される。
【００１１】
ところで、理想的なコモンモード・チョークコイルは、図１８の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成し、特性インピーダンスを管理する構成である。
【００１２】
このコモンモード・チョークコイルでは、コモンモードノイズに対して、伝送線路上に挿入される等価なインダクタンスが大きい値となり、図１９の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。
【００１３】
他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対して、インダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１９の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。
【００１４】
このような理想的なコモンモード・チョークコイルは、現状では製品化されていないが、通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために説明したものである。
【００１５】
従来は、コモンモード・チョークコイルは、構造がシンプルであるうえ、高速の差動信号を損失なく通過させて、同じ周波数帯域のコモンモードノイズを阻止可能であることから、高速シリアル伝送インターフェースにおけるノイズ対策に広く使われてきた。
【００１６】
最新、インターフェースＵＳＢ３．０（最大データ伝送速度が５Ｇビット／秒＝クロック周波数２．５ＧＨｚ）仕様が２００８年１１月に策定された。
【００１７】
クロック周波数が２．５ＧＨｚの場合、波形劣化を防ぐには、少なくともその３倍の高調波である７．５ＧＨｚまでは、インターフェースラインとして差動信号を振幅劣化なく、かつ群遅延特性を平坦に通過させることが望ましく、同じ帯域のコモンモードノイズも遮断させねばならない。
【００１８】
しかし、このようなＧＨｚ帯では磁性体の透磁率が低下し、インダクタ間の結合係数も低下するし、分布容量の存在の影響も大きい。
【００１９】
具体的にシュミレーションしてみると、そのやり方にもよるが、図１８においてインダクタ間の結合係数が０．９８から０．９７に下がるだけで、差動信号に対する通過帯域は半分に激減する。
【００２０】
差動伝送線路で問題となるノイズは、主としてコモンモードノイズであり、上記ＵＳＢ３．０仕様が策定される前から、コモンモード・フィルタとして多数の提案がなされているその殆どは、コモンモード・チョークコイルに関するものである。
【００２１】
その他の提案を含めても上記ノイズ除去手段で述べたようなインダクタンスとキャパシタンスを組合わせた集中定数型の共振回路又はローパスフィルタの構成は見あたらない。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開昭５３−２５３３３号公報
【特許文献２】特開２００８−７８７１７号公報
【特許文献３】特開２００４−２６６６３４号公報
【特許文献４】特開２０００−５８３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
上述したコモンモード・チョークコイルは、本来、差動信号に対してインダクタンスが零で、コモンモードノイズに対しては大きいインダクタンスを持つことでその機能を発揮するものである。
【００２４】
しかし、扱う周波数が５ＧＨｚを超えると磁性体の透磁率の低下により、差動信号回路に直列に等価的なインダクタンスが挿入されることが避けられなくなる。それに分布容量が加わり、差動信号の振幅特性の劣化と、それに伴う群遅延特性の直線性劣化が避けられない。従って、コモンモード・チョークコイルの性能向上への限界がある。
【００２５】
さらに、コモンモード・チョークコイルは、コモンモードノイズに対し、大きなインダクタンスすなわち高い直列インピーダンスで遮断するため、コモンモードノイズから見ると、入力端子部の内部は終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。
【００２６】
そのため、入力端子部に印加されたコモンモードノイズと、入力端子から内部をみたときの高インピーダンスによって反射された反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇する。
【００２７】
入力端子部は、実装を容易にするためむき出しで、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。
【００２８】
本発明はそのような課題を解決するためになされるもので、超高速差動線路における超高速差動信号の伝送を確保し、コモンモードノイズを減衰させることが可能で、電磁障害を引き起こし難いコモンモードフィルタの提供を目的とする。
【課題を解決するための手段】
【００２９】
そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置された受動直列素子および当該差動線路間に並列的に配置された受動並列素子からなる梯子型の差動４端子回路において受動直列素子にインダクタを、その受動並列素子にキャパシタを配置してなる集中定数差動遅延線であって、その並列素子としてのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、直列接続された当該キャパシタどうしの接続点とグランド電位との間に接続され、それらのキャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタと、を具備している。
【００３０】
本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。
【００３１】
本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。
【００３２】
本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。
【００３３】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線およびノイズ減衰用インダクタを１区間の差動遅延素子とし、その差動線路にその差動遅延素子が梯子状に複数直列配置され複数区間を構成している。
【００３４】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。
【００３５】
本発明の請求項７に係るコモンモードフィルタは、上記差動遅延素子における減衰極周波数を異ならせて構成されている。
【００３６】
本発明の請求項８に係るコモンモードフィルタは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定して構成されている。
【発明の効果】
【００３７】
このような本発明の請求項１に係るコモンモードフィルタでは、受動直列素子にインダクタを、受動並列素子にキャパシタを配置した集中定数差動遅延線を用い、その並列素子としてのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタで形成されるとともに、直列接続されたキャパシタどうしの接続点とグランド電位との間にコモンモードノイズ減衰用インダクタを接続したから、超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、入力端子部におけるコモンモードノイズのピーク電圧を低減し、電磁障害も引き起こし難い。
【００３８】
本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。
【００３９】
本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。
【００４０】
本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。
【００４１】
本発明の請求項５に係るコモンモードフィルタでは、上記集中定数差動遅延線およびノイズ減衰用インダクタを１区間の差動遅延素子とし、その差動線路に差動遅延素子を梯子状に複数直列配置し複数区間を構成するから、上述した効果に加えて、種々の特性を得ることが可能である。
【００４２】
本発明の請求項６に係るコモンモードフィルタでは、上記集中定数差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。
【００４３】
本発明の請求項７に係るコモンモードフィルタでは、上記差動遅延素子における減衰極周波数を異ならせてなるから、コモンモードノイズの通過特性を所望の特性に形成し易く、さらに入力端子部におけるコモンモードノイズのピーク電圧が周波数成分毎に分散される等、種々の特性を得ることが可能で、確実に電磁障害も引き起こし難い。
【００４４】
本発明の請求項８に係るコモンモードフィルタでは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定してなるから、ノイズ減衰用インダクタの値が大きくなるのを抑え、これらの値を揃え易い。
【図面の簡単な説明】
【００４５】
【図１】本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。
【図２】本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。
【図３】図２に示す本発明のコモンモードフィルタの特性図である。
【図４】図２に示す本発明のコモンモードフィルタの特性図である。
【図５】本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。
【図６】図５に示す本発明のコモンモードフィルタの特性図である。
【図７】図５に示す本発明のコモンモードフィルタの特性図である。
【図８】本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。
【図９】図８に示す本発明のコモンモードフィルタの特性図である。
【図１０】図８に示す本発明のコモンモードフィルタの特性図である。
【図１１】本発明のコモンモードフィルタの動作を説明するための回路図である。
【図１２】図８に示す本発明のコモンモードフィルタにおけるパルス応答波形である。
【図１３】図１８に示す従来のコモンモード・チョークコイルにおけるパルス応答波形である。
【図１４】図８に示す本発明のコモンモードフィルタにおけるコモンモードノイズ波形である。
【図１５】図１８に示す従来のコモンモード・チョークコイルにおけるコモンモードノイズ波形である。
【図１６】図８に示す本発明のコモンモードフィルタにおけるコモンモードノイズスペクトルである。
【図１７】図１８に示す従来のコモンモード・チョークコイルにおけるコモンモードノイズスペクトルである。
【図１８】従来のコモンモード・チョークコイルの等価回路である。
【図１９】図１８に示す従来のコモンモード・チョークコイルの特性図である。
【発明を実施するための形態】
【００４６】
以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。
【００４７】
まず、本発明のコモンモードフィルタの基となる集中定数差動遅延線を説明する。
【００４８】
図１は本発明のコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。
【００４９】
図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。
【００５０】
梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。
【００５１】
すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてキャパシタＣｏ／４、Ｃｏ／２が接続されている。
【００５２】
差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。
【００５３】
この集中定数差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は、共用されている。
【００５４】
しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。各差動遅延素子ｄｌ１〜ｄｌ３の遅延時間ｔｄは、「数１」のように示される。
【００５５】
【数１】
【００５６】
各差動遅延素子ｄｌ１〜ｄｌ３の特性インピーダンスＺｃは、「数２」のように示される。
【００５７】
【数２】
【００５８】
図１において、差動遅延素子ｄｌ１〜ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。
【００５９】
なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと−ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。
【００６０】
次に、本発明に係るコモンモードフィルタを詳細に説明する。
【００６１】
図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１の集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。
【００６２】
上述した図１の各差動遅延素子ｄｌ１〜ｄｌ３における差動線路１、３上の一対のインダクタＬｏ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。
【００６３】
すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。
【００６４】
各差動遅延素子ｄｌ１〜ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間には、コモンモードノイズ減衰用インダクタＬ１、Ｌ２、Ｌ３、Ｌ４が接続されている。
【００６５】
コモンモードノイズ減衰用インダクタＬ１〜Ｌ４は、各々これに接続されたキャパシタＣｏ／２、Ｃｏとの組合せによって直列共振回路を形成し、この共振周波数がコモンモードノイズ減衰極周波数に設定されている。その他の構成は図１と同様である。
【００６６】
このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１〜ｄｌ３を用い、差動線路１、３を伝搬する差動信号を設計目標通りの振幅特性と群遅延特性で通過させることが可能である。
【００６７】
すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１〜Ｔ４に達しても互いに打ち消し合って消失する。そのため、差動信号に対しては、直列共振回路は寄与しないことになり、差動遅延素子ｄｌ１〜ｄｌ３の設計通り、劣化なく差動信号が伝送される。
【００６８】
他方、第１の構成では、差動遅延素子ｄｌ１〜ｄｌ３を形成する並列素子である２個のキャパシタＣｏ／２やＣｏと、これらの接続点Ｔ１〜Ｔ４に接続されたコモンモードノイズ減衰用インダクタＬ１〜Ｌ４とにより、コモンモードノイズに対する直列共振回路が形成されるから、コモンモードノイズが減衰遮断され、コモンモードノイズを設計通りに減衰させることが容易である。
【００６９】
さらに、遮断されたコモンモードノイズは、差動遅延素子ｄｌ１〜ｄｌ３中を伝搬し、往復で２倍の伝播遅延時間をもって差動入力端子１Ａ、１Ｂへ戻るため、差動入力端子１Ａ、１Ｂに印加されたコモンモードノイズと、反射して戻ってきたコモンモードノイズとは位相がずれた状態で重畳される。
【００７０】
そのため、差動入力端子１Ａ、１Ｂにおいてコモンモードノイズのピーク電圧上昇が回避可能になり、差動入力端子１Ａ、１Ｂの部分においてノイズが電磁放射され難い。
【００７１】
しかも、差動遅延素子ｄｌ１〜ｄｌ３で複数区間が構成されているから、区間毎に共振周波数が異なるように直列共振回路の定数を設定することにより、コモンモードノイズが周波数成分毎に異なった直列共振回路で遮断され、周波数成分毎に異なった伝播遅延時間で差動入力端子１Ａ、１Ｂに戻る。そのため、差動入力端子１Ａ、１Ｂにおけるコモンモードノイズの各周波数成分が時間的に分散され、そのピーク電圧がより一層低減される。
【００７２】
図３は、図２に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図３の特性は、１区間の遅延時間が３０ｐｓ、特性インピーダンスは１００Ωとなるよう各素子の定数を設定したものである。
【００７３】
さらに、各直列共振回路の各共振周波数ｆｃ１〜ｆｃ４を、
ｆｃ１は、Ｌ３と２×Ｃｏで決まる直列共振周波数で、ここでは２．５ＧＨｚ
ｆｃ２は、Ｌ２と２×Ｃｏで決まる直列共振周波数で、ここでは２．７６ＧＨｚ
ｆｃ３は、Ｌ４とＣｏで決まる直列共振周波数で、ここでは３．２５ＧＨｚ
ｆｃ４は、Ｌ１とＣｏで決まる直列共振周波数で、ここでは４．５ＧＨｚ
となるように設定した結果、２．４７ＧＨｚ以上の周波数でコモンモードノイズの減衰は−１２ｄＢ以上とすることができた。
【００７４】
ここで、直列共振周波数を決定する容量は、両差動線路１、３に接続されたキャパシタＣｏの並列接続分に相当している。その理由は、コモンモードノイズが両差動線路１、３に同相で印加されることから、両両差動線路１、３のキャパシタはコモンモードノイズに対して並列接続されたことと等価となるためである。
【００７５】
また、直列共振周波数の低いｆｃ１とｆｃ２を中間区間に設定することにより、中間区間の共振容量が両端区間容量より大きいので、共振のためのインダクタンスが大きくなるのを抑えて、インダクタンスを揃えることが可能である。
【００７６】
図４は、図２の本発明に係るコモンモードフィルタの差動信号に対する群遅延特性である。
【００７７】
図５は本発明のコモンモードフィルタに係る第２の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。
【００７８】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、２等分されたインダクタＬｏ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。その他の構成は、図１と同様である。
【００７９】
この図５の構成においても、各差動４端子回路の並列素子を２倍の容量値を有する２個のキャパシタＣｏとＣｏの直列回路に変換し、直列接続されたキャパシタＣｏどうしの接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間に、上述したコモンモードノイズ減衰用インダクタＬ１〜Ｌ４が接続されている。
【００８０】
このような構成において、梯子型差動４端子網５の受動直列素子を構成するインダクタは等価的に(Ｌｏ＋２ｍ)となり、受動並列素子は等価的にキャパシタＣｏと負のインダクタ成分−ｍとが直列接続された回路となる。
【００８１】
各差動遅延素子ｄｌ１〜ｄｌ４の１区間の遅延時間ｔｄは、「数３」で示される。
【００８２】
【数３】
【００８３】
各差動遅延素子ｄｌ１〜ｄｌ４の特性インピーダンスＺｃは、「数４」で示される。
【００８４】
【数４】
【００８５】
図６は図５に示すコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性であり、１区間の遅延時間が３７．５ｐｓで、特性インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
【００８６】
なお、回路解析においては、相互誘導ｍの値に代わって後述する「数５」に示すように、相互誘導ｍとインダクタＬｏ／２に対する比、すなわち結合係数ｋを用いることが一般的であり、ここではｋ＝０．２４である。
【００８７】
【数５】
【００８８】
この場合、図中のｆｃ１〜ｆｃ４を決める直列共振周波数は、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４の各値からｍ／２を差し引いた値と２×Ｃｏで決定される。そこで差動遅延素子ｄｌ１〜ｄｌ４の各共振周波数を、
ｆｃ１は (Ｌ４−ｍ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５４ＧＨｚ
ｆｃ３は (Ｌ２−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．９４ＧＨｚ
ｆｃ４は (Ｌ１−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは３．９９ＧＨｚ
となるように設定すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は−２３ｄＢ以上が得られる。
【００８９】
図７は、図５のコモンモードフィルタが示す差動信号に対する群遅延特性である。誘導ｍ型の構成では、群遅延特性が定Ｋ型より良いといわれており、ここでも図４との比較でそれが実証されている。
【００９０】
図８は本発明のコモンモードフィルタに係る第３の実施の形態である。
【００９１】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、更に、直列接続されたインダクタＬｏ／２の両端をキャパシタＣａで橋絡し、差動線路１、３の当該接続点どうしを上述したキャパシタＣｏの直列回路で接続したものであり、全域通過型集中定数差動遅延線の構成を有している。その他の構成は、図５と同様である。
【００９２】
このような構成では、梯子型差動４端子回路の受動直列素子を構成するインダクタは、１区間の遅延時間を決めるインダクタが等価的に(Ｌｏ＋２ｍ)となり、並列素子は等価的にキャパシタＣｏと負のインダクタ成分−ｍとが直列接続された回路となる。
【００９３】
この構成でも、並列素子を２倍の容量値のキャパシタ２個の直列接続に変換し、２個の直列接続されたキャパシタＣｏの接続点を差動入力端１Ａ、１Ｂ側から順にＴ１、Ｔ２、Ｔ３、Ｔ４とし、これらの各接続点Ｔ１〜Ｔ４とグランド電位間にコモンモードノイズ減衰用インダクタＬ１〜Ｌ４が接続されている。その他の構成は図５と同様である。
【００９４】
この構成の各差動遅延素子ｄｌ１〜ｄｌ４における１区間の遅延時間ｔｄは、「数６」で示される。
【００９５】
【数６】
【００９６】
各差動遅延素子ｄｌ１〜ｄｌ４における特性インピーダンスＺｃは、「数７」で示される。
【００９７】
【数７】
【００９８】
図９は図８に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図９の特性は、１区間の遅延時間が３７．５ｐｓで、特性インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
【００９９】
この図８に構成においても、図５の場合と同様に、相互誘導ｍの代わりに結合係数ｋを用い、この場合はｋ＝０．４２である。図８の全域通過型集中定数差動遅延線の場合、結合係数は誘導ｍ型の場合より大きい値とすることが好ましい。
【０１００】
さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４２の場合、橋絡容量Ｃａは、キャパシタＣｏの１／１０程度の値が使用される。この場合ｆｃ１〜ｆｃ４を決める直列共振周波数はＬ１〜Ｌ４の各値からｍ／２を差し引いた値と２×Ｃｏで決定される。
【０１０１】
そこで、各共振周波数を、
ｆｃ１は (Ｌ４−ｍ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５３ＧＨｚ
ｆｃ３は (Ｌ２−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．９ＧＨｚ
ｆｃ４は (Ｌ１−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは３．９ＧＨｚ
となるように設定すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は−２５ｄＢ以上が得られる。
【０１０２】
全域通過型集中定数遅延線では差動信号の振幅特性が非常に平坦であり、殆ど振幅変動がない。
【０１０３】
図１０は、図８のコモンモードフィルタが示す差動信号に対する群遅延特性である。誘導ｍ型よりも更に平坦な特性が得られている。
【０１０４】
図９から分かるように、１３ＧＨｚ以上ではコモンモードノイズが通過するようになるが、２．５ＧＨｚに対しては５倍以上の高調波に当たるので通常は殆ど問題とならない。もし問題となる場合には、全域通過型集中定数差動遅延線とその他の低域通過型の遅延線を組合わせることも可能である。
【０１０５】
次に、本発明に係るコモンモードフィルタについて、例えば５Ｇビット／秒のデータ信号に対する反射コモンモードノイズの抑圧効果を確認する。
【０１０６】
図１１に示すように、差動電源＋ｖｄ、−ｖｄにコモンモードフィルタ又はコモンモード・チョークコイル等の挿入部品が接続され、出力が整合終端されている構成を想定する。図１１中の符号Ｖｃはコモンモードノイズ源である。
【０１０７】
コモンモードノイズは、差動信号に同期している場合と同期してない場合があるが、説明を容易とするため同期している例を説明する。
【０１０８】
ここで、差動電源＋ｖｄ、−ｖｄは、正相と負相間で位相がずれる、いわゆる差動スキューが発生し、正相と負相間で同相成分の電圧が発生するものとする。この同相成分がコモンモードノイズとなる。
【０１０９】
図１１において、差動入力端子１Ａ、１Ｂの電位をＶ１、Ｖ３、差動出力端子２Ａ、２Ｂの電位をＶ２、Ｖ４とし、差動スキューが５０ｐｓ発生した場合の、出力波形Ｖ１〜Ｖ４、入力端子部のコモンモードノイズＶ１＋Ｖ３、出力端子部のコモンモードノイズＶ２＋Ｖ４を求め、図１２〜図１９に示す。なお、信号パターンを簡単化するため、「０」と「１」の繰り返し信号（２．５ＧＨｚクロック相当）とする。
【０１１０】
この確認は、本発明の上述した図８の第３の構成で行う。その理由は、図８の構成が、コモンモードノイズの遮断特性が最も優れており、逆に反射コモンモードノイズ電力が最も大きく、従来例の遮断特性を示す図１９と比較しても遜色のない反射コモンモードノイズ電力を有しており、比較に適しているからである。
【０１１１】
各図の意味は「表１」に示す通りである。
【０１１２】
【表１】
【０１１３】
図１２と図１３を比較すると、従来例である図１８のコモンモード・チョークコイルを挿入した場合は、入力側の信号Ｖ１およびＶ３にスパイク状のノイズが重畳されていることが分かる。
【０１１４】
そこで、入出力波形から、同相成分すなわちコモンモードノイズのみを抽出した波形を図１４および図１５に示す。図１５に示されるように、図１８のコモンモード・チョークコイルを挿入した場合は、入力側のコモンモードノイズが大きいピーク電圧を示し、遮断されたコモンモードノイズが入力端子で重畳されていることが分かる。
【０１１５】
一方、図８の本発明によるコモンモードフィルタを挿入した場合は、図１４に示されるように、遮断により反射してきたコモンモードノイズが、時間的に分散されている様子が示されている。
【０１１６】
そこで、入力側でのコモンモードノイズの周波数スペクトルを調べると、図１６および図１７の比較で分かるとおり、図８の本発明によるコモンモードフィルタの方が、明らかにピーク値が低いことが分かる。
【０１１７】
以上、反射コモンモードノイズピーク値の抑圧効果を、コモンモードノイズが差動信号に同期している場合で示した。この効果は、集中定数差動遅延線において、減衰極周波数の異なる複数のコモンモードノイズ減衰用の減衰極を、遅延時間差を設けて配置することで得られるので、コモンモードノイズと差動信号が同期していない場合も同様な抑制効果が得られることが分かる。
【０１１８】
また、この効果を本発明である図８の場合で解析した結果で示したが、集中定数差動遅延線であれば、全てに同様な抑制効果が得られることも分かる。
【０１１９】
さらに、本発明のコモンモードフィルタでは、集中定数差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。
【０１２０】
例えば、誘導ｍ型が梯子型集中定数差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。
【０１２１】
要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれは本発明の目的達成が可能である。
【０１２２】
また、例示しないが、他の集中定数差動遅延線として群遅延平坦型ローパスフィルタを用いることも可能である。
【０１２３】
ただし、この群遅延平坦型ローパスフィルタの構成は、一見、定Ｋ型に類似しているが、複数区間からなる構成において、シングルエンドで構成した場合の受動直列素子であるインダクタと受動並列素子であるキャパシタの値が全て異なった構成となるので、商品化する場合には煩雑となる。
【０１２４】
以上のことから、梯子型の差動４端子回路でその受動直列素子にインダクタを、その受動並列素子にキャパシタを配置した集中定数差動遅延線を基に構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させず、更に反射コモンモードノイズのピーク値を抑圧して、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。
【０１２５】
さらに、本発明の実施例は全て集中定数差動遅延線が複数区間構成の場合で説明した。しかし、コモンモードノイズが特定の周波数にしか存在しない場合もあり得る。その場合、例えば、図４の集中定数差動遅延線として誘導ｍＴ型１区間だけの構成とし、１つ存在する減衰極周波数をコモンモードノイズの周波数に一致させればよい。
【０１２６】
なお、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、従来の差動遅延線、例えばコモンモードノイズ減衰用インダクタＬ１〜Ｌ４を省略したものを一部に用いて直列接続することも可能である。
【符号の説明】
【０１２７】
１Ａ、１Ｂ 差動入力端子（入力側）
２Ａ、２Ｂ 差動出力端子（出力側）
１、３ 差動線路
５ 梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ キャパシタ
ＤＬ 集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４ 差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２ インダクタ
Ｌ１、Ｌ２、Ｌ３、Ｌ４ コモンモードノイズ減衰用インダクタ
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 接続点
＋ｖｄ、−ｖｄ 差動電源
Ｖｃ コモンモードノイズ源
【技術分野】
【０００１】
本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。
【背景技術】
【０００２】
電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。
【０００３】
一般に、ノイズには差動モードノイズ（ノーマルモードノイズ）およびコモンモードノイズがあり、このノイズが存在する周波数範囲およびノイズを除去する構成を分類すると、以下のようになる。
【０００４】
（１）ノイズが特定の周波数範囲に存在し、伝送信号成分はそれよりも遥かに低い場合
第１の構成としては、インダクタとキャパシタを組合わせた集中定数型の共振回路を形成し、その共振周波数近辺の周波数成分を除去するものがある。
【０００５】
この種の公知例として、例えば特開昭５３−２５３３３号公報（特許文献１）がある。
この特許文献１は、コンデンサ２個とコイル１個をＹ形に結線して直列共振回路を複数形成し、携帯用電動工具から出る特定範囲のノイズを除去し、ノイズが電力線に出力されるのを防ぐものである。
【０００６】
第２の構成は、インダクタとキャパシタを組合わせた集中定数型のローパスフィルタを構成し、フィルタの遮断周波数以上の周波数成分を除去するものである。
【０００７】
この種の公知例として、例えば特開２００８−７８７１７号公報（特許文献２）がある。
この特許文献２は、インダクタとキャパシタを組合わせたローパスフィルタによってノーマルモードノイズを除去し、コモンモード・チョークコイルによってコモンモードノイズを除去し、スイッチング電源ノイズが電力線に出力されるのを防ぐものである。
【０００８】
（２）ノイズおよび伝送すべき差動信号がとともに特定の同じ周波数範囲に存在し、差動信号がノーマルモード信号の場合
【０００９】
このような場合、コモンモード・チョークコイルが使用される。
この種の公知例として、特開２００４−２６６６３４号公報（特許文献３）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００−５８３４３号公報（特許文献４）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。
【００１０】
近年、使用される周波数帯域が高くなり、例えば、２０００年４月に策定されたＵＳＢ（universal serial bus ）２．０仕様は、最大データ伝送速度を４８０Ｍビット/秒（クロック周波数２４０ＭＨｚ）とし、その周波数帯域においては伝送すべき信号として差動信号が使用される。
【００１１】
ところで、理想的なコモンモード・チョークコイルは、図１８の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成し、特性インピーダンスを管理する構成である。
【００１２】
このコモンモード・チョークコイルでは、コモンモードノイズに対して、伝送線路上に挿入される等価なインダクタンスが大きい値となり、図１９の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。
【００１３】
他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対して、インダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１９の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。
【００１４】
このような理想的なコモンモード・チョークコイルは、現状では製品化されていないが、通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために説明したものである。
【００１５】
従来は、コモンモード・チョークコイルは、構造がシンプルであるうえ、高速の差動信号を損失なく通過させて、同じ周波数帯域のコモンモードノイズを阻止可能であることから、高速シリアル伝送インターフェースにおけるノイズ対策に広く使われてきた。
【００１６】
最新、インターフェースＵＳＢ３．０（最大データ伝送速度が５Ｇビット／秒＝クロック周波数２．５ＧＨｚ）仕様が２００８年１１月に策定された。
【００１７】
クロック周波数が２．５ＧＨｚの場合、波形劣化を防ぐには、少なくともその３倍の高調波である７．５ＧＨｚまでは、インターフェースラインとして差動信号を振幅劣化なく、かつ群遅延特性を平坦に通過させることが望ましく、同じ帯域のコモンモードノイズも遮断させねばならない。
【００１８】
しかし、このようなＧＨｚ帯では磁性体の透磁率が低下し、インダクタ間の結合係数も低下するし、分布容量の存在の影響も大きい。
【００１９】
具体的にシュミレーションしてみると、そのやり方にもよるが、図１８においてインダクタ間の結合係数が０．９８から０．９７に下がるだけで、差動信号に対する通過帯域は半分に激減する。
【００２０】
差動伝送線路で問題となるノイズは、主としてコモンモードノイズであり、上記ＵＳＢ３．０仕様が策定される前から、コモンモード・フィルタとして多数の提案がなされているその殆どは、コモンモード・チョークコイルに関するものである。
【００２１】
その他の提案を含めても上記ノイズ除去手段で述べたようなインダクタンスとキャパシタンスを組合わせた集中定数型の共振回路又はローパスフィルタの構成は見あたらない。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開昭５３−２５３３３号公報
【特許文献２】特開２００８−７８７１７号公報
【特許文献３】特開２００４−２６６６３４号公報
【特許文献４】特開２０００−５８３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
上述したコモンモード・チョークコイルは、本来、差動信号に対してインダクタンスが零で、コモンモードノイズに対しては大きいインダクタンスを持つことでその機能を発揮するものである。
【００２４】
しかし、扱う周波数が５ＧＨｚを超えると磁性体の透磁率の低下により、差動信号回路に直列に等価的なインダクタンスが挿入されることが避けられなくなる。それに分布容量が加わり、差動信号の振幅特性の劣化と、それに伴う群遅延特性の直線性劣化が避けられない。従って、コモンモード・チョークコイルの性能向上への限界がある。
【００２５】
さらに、コモンモード・チョークコイルは、コモンモードノイズに対し、大きなインダクタンスすなわち高い直列インピーダンスで遮断するため、コモンモードノイズから見ると、入力端子部の内部は終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。
【００２６】
そのため、入力端子部に印加されたコモンモードノイズと、入力端子から内部をみたときの高インピーダンスによって反射された反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇する。
【００２７】
入力端子部は、実装を容易にするためむき出しで、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。
【００２８】
本発明はそのような課題を解決するためになされるもので、超高速差動線路における超高速差動信号の伝送を確保し、コモンモードノイズを減衰させることが可能で、電磁障害を引き起こし難いコモンモードフィルタの提供を目的とする。
【課題を解決するための手段】
【００２９】
そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置された受動直列素子および当該差動線路間に並列的に配置された受動並列素子からなる梯子型の差動４端子回路において受動直列素子にインダクタを、その受動並列素子にキャパシタを配置してなる集中定数差動遅延線であって、その並列素子としてのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、直列接続された当該キャパシタどうしの接続点とグランド電位との間に接続され、それらのキャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタと、を具備している。
【００３０】
本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。
【００３１】
本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。
【００３２】
本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。
【００３３】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線およびノイズ減衰用インダクタを１区間の差動遅延素子とし、その差動線路にその差動遅延素子が梯子状に複数直列配置され複数区間を構成している。
【００３４】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。
【００３５】
本発明の請求項７に係るコモンモードフィルタは、上記差動遅延素子における減衰極周波数を異ならせて構成されている。
【００３６】
本発明の請求項８に係るコモンモードフィルタは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定して構成されている。
【発明の効果】
【００３７】
このような本発明の請求項１に係るコモンモードフィルタでは、受動直列素子にインダクタを、受動並列素子にキャパシタを配置した集中定数差動遅延線を用い、その並列素子としてのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタで形成されるとともに、直列接続されたキャパシタどうしの接続点とグランド電位との間にコモンモードノイズ減衰用インダクタを接続したから、超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、入力端子部におけるコモンモードノイズのピーク電圧を低減し、電磁障害も引き起こし難い。
【００３８】
本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。
【００３９】
本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。
【００４０】
本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。
【００４１】
本発明の請求項５に係るコモンモードフィルタでは、上記集中定数差動遅延線およびノイズ減衰用インダクタを１区間の差動遅延素子とし、その差動線路に差動遅延素子を梯子状に複数直列配置し複数区間を構成するから、上述した効果に加えて、種々の特性を得ることが可能である。
【００４２】
本発明の請求項６に係るコモンモードフィルタでは、上記集中定数差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。
【００４３】
本発明の請求項７に係るコモンモードフィルタでは、上記差動遅延素子における減衰極周波数を異ならせてなるから、コモンモードノイズの通過特性を所望の特性に形成し易く、さらに入力端子部におけるコモンモードノイズのピーク電圧が周波数成分毎に分散される等、種々の特性を得ることが可能で、確実に電磁障害も引き起こし難い。
【００４４】
本発明の請求項８に係るコモンモードフィルタでは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定してなるから、ノイズ減衰用インダクタの値が大きくなるのを抑え、これらの値を揃え易い。
【図面の簡単な説明】
【００４５】
【図１】本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。
【図２】本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。
【図３】図２に示す本発明のコモンモードフィルタの特性図である。
【図４】図２に示す本発明のコモンモードフィルタの特性図である。
【図５】本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。
【図６】図５に示す本発明のコモンモードフィルタの特性図である。
【図７】図５に示す本発明のコモンモードフィルタの特性図である。
【図８】本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。
【図９】図８に示す本発明のコモンモードフィルタの特性図である。
【図１０】図８に示す本発明のコモンモードフィルタの特性図である。
【図１１】本発明のコモンモードフィルタの動作を説明するための回路図である。
【図１２】図８に示す本発明のコモンモードフィルタにおけるパルス応答波形である。
【図１３】図１８に示す従来のコモンモード・チョークコイルにおけるパルス応答波形である。
【図１４】図８に示す本発明のコモンモードフィルタにおけるコモンモードノイズ波形である。
【図１５】図１８に示す従来のコモンモード・チョークコイルにおけるコモンモードノイズ波形である。
【図１６】図８に示す本発明のコモンモードフィルタにおけるコモンモードノイズスペクトルである。
【図１７】図１８に示す従来のコモンモード・チョークコイルにおけるコモンモードノイズスペクトルである。
【図１８】従来のコモンモード・チョークコイルの等価回路である。
【図１９】図１８に示す従来のコモンモード・チョークコイルの特性図である。
【発明を実施するための形態】
【００４６】
以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。
【００４７】
まず、本発明のコモンモードフィルタの基となる集中定数差動遅延線を説明する。
【００４８】
図１は本発明のコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。
【００４９】
図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。
【００５０】
梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。
【００５１】
すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてキャパシタＣｏ／４、Ｃｏ／２が接続されている。
【００５２】
差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。
【００５３】
この集中定数差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は、共用されている。
【００５４】
しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。各差動遅延素子ｄｌ１〜ｄｌ３の遅延時間ｔｄは、「数１」のように示される。
【００５５】
【数１】
【００５６】
各差動遅延素子ｄｌ１〜ｄｌ３の特性インピーダンスＺｃは、「数２」のように示される。
【００５７】
【数２】
【００５８】
図１において、差動遅延素子ｄｌ１〜ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。
【００５９】
なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと−ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。
【００６０】
次に、本発明に係るコモンモードフィルタを詳細に説明する。
【００６１】
図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１の集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。
【００６２】
上述した図１の各差動遅延素子ｄｌ１〜ｄｌ３における差動線路１、３上の一対のインダクタＬｏ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。
【００６３】
すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。
【００６４】
各差動遅延素子ｄｌ１〜ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間には、コモンモードノイズ減衰用インダクタＬ１、Ｌ２、Ｌ３、Ｌ４が接続されている。
【００６５】
コモンモードノイズ減衰用インダクタＬ１〜Ｌ４は、各々これに接続されたキャパシタＣｏ／２、Ｃｏとの組合せによって直列共振回路を形成し、この共振周波数がコモンモードノイズ減衰極周波数に設定されている。その他の構成は図１と同様である。
【００６６】
このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１〜ｄｌ３を用い、差動線路１、３を伝搬する差動信号を設計目標通りの振幅特性と群遅延特性で通過させることが可能である。
【００６７】
すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１〜Ｔ４に達しても互いに打ち消し合って消失する。そのため、差動信号に対しては、直列共振回路は寄与しないことになり、差動遅延素子ｄｌ１〜ｄｌ３の設計通り、劣化なく差動信号が伝送される。
【００６８】
他方、第１の構成では、差動遅延素子ｄｌ１〜ｄｌ３を形成する並列素子である２個のキャパシタＣｏ／２やＣｏと、これらの接続点Ｔ１〜Ｔ４に接続されたコモンモードノイズ減衰用インダクタＬ１〜Ｌ４とにより、コモンモードノイズに対する直列共振回路が形成されるから、コモンモードノイズが減衰遮断され、コモンモードノイズを設計通りに減衰させることが容易である。
【００６９】
さらに、遮断されたコモンモードノイズは、差動遅延素子ｄｌ１〜ｄｌ３中を伝搬し、往復で２倍の伝播遅延時間をもって差動入力端子１Ａ、１Ｂへ戻るため、差動入力端子１Ａ、１Ｂに印加されたコモンモードノイズと、反射して戻ってきたコモンモードノイズとは位相がずれた状態で重畳される。
【００７０】
そのため、差動入力端子１Ａ、１Ｂにおいてコモンモードノイズのピーク電圧上昇が回避可能になり、差動入力端子１Ａ、１Ｂの部分においてノイズが電磁放射され難い。
【００７１】
しかも、差動遅延素子ｄｌ１〜ｄｌ３で複数区間が構成されているから、区間毎に共振周波数が異なるように直列共振回路の定数を設定することにより、コモンモードノイズが周波数成分毎に異なった直列共振回路で遮断され、周波数成分毎に異なった伝播遅延時間で差動入力端子１Ａ、１Ｂに戻る。そのため、差動入力端子１Ａ、１Ｂにおけるコモンモードノイズの各周波数成分が時間的に分散され、そのピーク電圧がより一層低減される。
【００７２】
図３は、図２に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図３の特性は、１区間の遅延時間が３０ｐｓ、特性インピーダンスは１００Ωとなるよう各素子の定数を設定したものである。
【００７３】
さらに、各直列共振回路の各共振周波数ｆｃ１〜ｆｃ４を、
ｆｃ１は、Ｌ３と２×Ｃｏで決まる直列共振周波数で、ここでは２．５ＧＨｚ
ｆｃ２は、Ｌ２と２×Ｃｏで決まる直列共振周波数で、ここでは２．７６ＧＨｚ
ｆｃ３は、Ｌ４とＣｏで決まる直列共振周波数で、ここでは３．２５ＧＨｚ
ｆｃ４は、Ｌ１とＣｏで決まる直列共振周波数で、ここでは４．５ＧＨｚ
となるように設定した結果、２．４７ＧＨｚ以上の周波数でコモンモードノイズの減衰は−１２ｄＢ以上とすることができた。
【００７４】
ここで、直列共振周波数を決定する容量は、両差動線路１、３に接続されたキャパシタＣｏの並列接続分に相当している。その理由は、コモンモードノイズが両差動線路１、３に同相で印加されることから、両両差動線路１、３のキャパシタはコモンモードノイズに対して並列接続されたことと等価となるためである。
【００７５】
また、直列共振周波数の低いｆｃ１とｆｃ２を中間区間に設定することにより、中間区間の共振容量が両端区間容量より大きいので、共振のためのインダクタンスが大きくなるのを抑えて、インダクタンスを揃えることが可能である。
【００７６】
図４は、図２の本発明に係るコモンモードフィルタの差動信号に対する群遅延特性である。
【００７７】
図５は本発明のコモンモードフィルタに係る第２の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。
【００７８】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、２等分されたインダクタＬｏ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。その他の構成は、図１と同様である。
【００７９】
この図５の構成においても、各差動４端子回路の並列素子を２倍の容量値を有する２個のキャパシタＣｏとＣｏの直列回路に変換し、直列接続されたキャパシタＣｏどうしの接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間に、上述したコモンモードノイズ減衰用インダクタＬ１〜Ｌ４が接続されている。
【００８０】
このような構成において、梯子型差動４端子網５の受動直列素子を構成するインダクタは等価的に(Ｌｏ＋２ｍ)となり、受動並列素子は等価的にキャパシタＣｏと負のインダクタ成分−ｍとが直列接続された回路となる。
【００８１】
各差動遅延素子ｄｌ１〜ｄｌ４の１区間の遅延時間ｔｄは、「数３」で示される。
【００８２】
【数３】
【００８３】
各差動遅延素子ｄｌ１〜ｄｌ４の特性インピーダンスＺｃは、「数４」で示される。
【００８４】
【数４】
【００８５】
図６は図５に示すコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性であり、１区間の遅延時間が３７．５ｐｓで、特性インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
【００８６】
なお、回路解析においては、相互誘導ｍの値に代わって後述する「数５」に示すように、相互誘導ｍとインダクタＬｏ／２に対する比、すなわち結合係数ｋを用いることが一般的であり、ここではｋ＝０．２４である。
【００８７】
【数５】
【００８８】
この場合、図中のｆｃ１〜ｆｃ４を決める直列共振周波数は、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４の各値からｍ／２を差し引いた値と２×Ｃｏで決定される。そこで差動遅延素子ｄｌ１〜ｄｌ４の各共振周波数を、
ｆｃ１は (Ｌ４−ｍ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５４ＧＨｚ
ｆｃ３は (Ｌ２−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．９４ＧＨｚ
ｆｃ４は (Ｌ１−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは３．９９ＧＨｚ
となるように設定すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は−２３ｄＢ以上が得られる。
【００８９】
図７は、図５のコモンモードフィルタが示す差動信号に対する群遅延特性である。誘導ｍ型の構成では、群遅延特性が定Ｋ型より良いといわれており、ここでも図４との比較でそれが実証されている。
【００９０】
図８は本発明のコモンモードフィルタに係る第３の実施の形態である。
【００９１】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、更に、直列接続されたインダクタＬｏ／２の両端をキャパシタＣａで橋絡し、差動線路１、３の当該接続点どうしを上述したキャパシタＣｏの直列回路で接続したものであり、全域通過型集中定数差動遅延線の構成を有している。その他の構成は、図５と同様である。
【００９２】
このような構成では、梯子型差動４端子回路の受動直列素子を構成するインダクタは、１区間の遅延時間を決めるインダクタが等価的に(Ｌｏ＋２ｍ)となり、並列素子は等価的にキャパシタＣｏと負のインダクタ成分−ｍとが直列接続された回路となる。
【００９３】
この構成でも、並列素子を２倍の容量値のキャパシタ２個の直列接続に変換し、２個の直列接続されたキャパシタＣｏの接続点を差動入力端１Ａ、１Ｂ側から順にＴ１、Ｔ２、Ｔ３、Ｔ４とし、これらの各接続点Ｔ１〜Ｔ４とグランド電位間にコモンモードノイズ減衰用インダクタＬ１〜Ｌ４が接続されている。その他の構成は図５と同様である。
【００９４】
この構成の各差動遅延素子ｄｌ１〜ｄｌ４における１区間の遅延時間ｔｄは、「数６」で示される。
【００９５】
【数６】
【００９６】
各差動遅延素子ｄｌ１〜ｄｌ４における特性インピーダンスＺｃは、「数７」で示される。
【００９７】
【数７】
【００９８】
図９は図８に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図９の特性は、１区間の遅延時間が３７．５ｐｓで、特性インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
【００９９】
この図８に構成においても、図５の場合と同様に、相互誘導ｍの代わりに結合係数ｋを用い、この場合はｋ＝０．４２である。図８の全域通過型集中定数差動遅延線の場合、結合係数は誘導ｍ型の場合より大きい値とすることが好ましい。
【０１００】
さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４２の場合、橋絡容量Ｃａは、キャパシタＣｏの１／１０程度の値が使用される。この場合ｆｃ１〜ｆｃ４を決める直列共振周波数はＬ１〜Ｌ４の各値からｍ／２を差し引いた値と２×Ｃｏで決定される。
【０１０１】
そこで、各共振周波数を、
ｆｃ１は (Ｌ４−ｍ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５３ＧＨｚ
ｆｃ３は (Ｌ２−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．９ＧＨｚ
ｆｃ４は (Ｌ１−ｍ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは３．９ＧＨｚ
となるように設定すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は−２５ｄＢ以上が得られる。
【０１０２】
全域通過型集中定数遅延線では差動信号の振幅特性が非常に平坦であり、殆ど振幅変動がない。
【０１０３】
図１０は、図８のコモンモードフィルタが示す差動信号に対する群遅延特性である。誘導ｍ型よりも更に平坦な特性が得られている。
【０１０４】
図９から分かるように、１３ＧＨｚ以上ではコモンモードノイズが通過するようになるが、２．５ＧＨｚに対しては５倍以上の高調波に当たるので通常は殆ど問題とならない。もし問題となる場合には、全域通過型集中定数差動遅延線とその他の低域通過型の遅延線を組合わせることも可能である。
【０１０５】
次に、本発明に係るコモンモードフィルタについて、例えば５Ｇビット／秒のデータ信号に対する反射コモンモードノイズの抑圧効果を確認する。
【０１０６】
図１１に示すように、差動電源＋ｖｄ、−ｖｄにコモンモードフィルタ又はコモンモード・チョークコイル等の挿入部品が接続され、出力が整合終端されている構成を想定する。図１１中の符号Ｖｃはコモンモードノイズ源である。
【０１０７】
コモンモードノイズは、差動信号に同期している場合と同期してない場合があるが、説明を容易とするため同期している例を説明する。
【０１０８】
ここで、差動電源＋ｖｄ、−ｖｄは、正相と負相間で位相がずれる、いわゆる差動スキューが発生し、正相と負相間で同相成分の電圧が発生するものとする。この同相成分がコモンモードノイズとなる。
【０１０９】
図１１において、差動入力端子１Ａ、１Ｂの電位をＶ１、Ｖ３、差動出力端子２Ａ、２Ｂの電位をＶ２、Ｖ４とし、差動スキューが５０ｐｓ発生した場合の、出力波形Ｖ１〜Ｖ４、入力端子部のコモンモードノイズＶ１＋Ｖ３、出力端子部のコモンモードノイズＶ２＋Ｖ４を求め、図１２〜図１９に示す。なお、信号パターンを簡単化するため、「０」と「１」の繰り返し信号（２．５ＧＨｚクロック相当）とする。
【０１１０】
この確認は、本発明の上述した図８の第３の構成で行う。その理由は、図８の構成が、コモンモードノイズの遮断特性が最も優れており、逆に反射コモンモードノイズ電力が最も大きく、従来例の遮断特性を示す図１９と比較しても遜色のない反射コモンモードノイズ電力を有しており、比較に適しているからである。
【０１１１】
各図の意味は「表１」に示す通りである。
【０１１２】
【表１】
【０１１３】
図１２と図１３を比較すると、従来例である図１８のコモンモード・チョークコイルを挿入した場合は、入力側の信号Ｖ１およびＶ３にスパイク状のノイズが重畳されていることが分かる。
【０１１４】
そこで、入出力波形から、同相成分すなわちコモンモードノイズのみを抽出した波形を図１４および図１５に示す。図１５に示されるように、図１８のコモンモード・チョークコイルを挿入した場合は、入力側のコモンモードノイズが大きいピーク電圧を示し、遮断されたコモンモードノイズが入力端子で重畳されていることが分かる。
【０１１５】
一方、図８の本発明によるコモンモードフィルタを挿入した場合は、図１４に示されるように、遮断により反射してきたコモンモードノイズが、時間的に分散されている様子が示されている。
【０１１６】
そこで、入力側でのコモンモードノイズの周波数スペクトルを調べると、図１６および図１７の比較で分かるとおり、図８の本発明によるコモンモードフィルタの方が、明らかにピーク値が低いことが分かる。
【０１１７】
以上、反射コモンモードノイズピーク値の抑圧効果を、コモンモードノイズが差動信号に同期している場合で示した。この効果は、集中定数差動遅延線において、減衰極周波数の異なる複数のコモンモードノイズ減衰用の減衰極を、遅延時間差を設けて配置することで得られるので、コモンモードノイズと差動信号が同期していない場合も同様な抑制効果が得られることが分かる。
【０１１８】
また、この効果を本発明である図８の場合で解析した結果で示したが、集中定数差動遅延線であれば、全てに同様な抑制効果が得られることも分かる。
【０１１９】
さらに、本発明のコモンモードフィルタでは、集中定数差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。
【０１２０】
例えば、誘導ｍ型が梯子型集中定数差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。
【０１２１】
要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれは本発明の目的達成が可能である。
【０１２２】
また、例示しないが、他の集中定数差動遅延線として群遅延平坦型ローパスフィルタを用いることも可能である。
【０１２３】
ただし、この群遅延平坦型ローパスフィルタの構成は、一見、定Ｋ型に類似しているが、複数区間からなる構成において、シングルエンドで構成した場合の受動直列素子であるインダクタと受動並列素子であるキャパシタの値が全て異なった構成となるので、商品化する場合には煩雑となる。
【０１２４】
以上のことから、梯子型の差動４端子回路でその受動直列素子にインダクタを、その受動並列素子にキャパシタを配置した集中定数差動遅延線を基に構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させず、更に反射コモンモードノイズのピーク値を抑圧して、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。
【０１２５】
さらに、本発明の実施例は全て集中定数差動遅延線が複数区間構成の場合で説明した。しかし、コモンモードノイズが特定の周波数にしか存在しない場合もあり得る。その場合、例えば、図４の集中定数差動遅延線として誘導ｍＴ型１区間だけの構成とし、１つ存在する減衰極周波数をコモンモードノイズの周波数に一致させればよい。
【０１２６】
なお、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、従来の差動遅延線、例えばコモンモードノイズ減衰用インダクタＬ１〜Ｌ４を省略したものを一部に用いて直列接続することも可能である。
【符号の説明】
【０１２７】
１Ａ、１Ｂ 差動入力端子（入力側）
２Ａ、２Ｂ 差動出力端子（出力側）
１、３ 差動線路
５ 梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ キャパシタ
ＤＬ 集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４ 差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２ インダクタ
Ｌ１、Ｌ２、Ｌ３、Ｌ４ コモンモードノイズ減衰用インダクタ
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 接続点
＋ｖｄ、−ｖｄ 差動電源
Ｖｃ コモンモードノイズ源
【特許請求の範囲】
【請求項１】
差動線路中に直列的に配置された受動直列素子および前記差動線路間に並列的に配置された受動並列素子からなる梯子型の差動４端子回路において、前記受動直列素子にインダクタを、前記受動並列素子にキャパシタを配置してなる集中定数差動遅延線であって、前記受動並列素子としての前記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、
直列接続された前記キャパシタどうしの接続点とグランド電位との間に接続され、前記キャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタと、
を具備することを特徴とするコモンモードフィルタ。
【請求項２】
前記集中定数差動遅延線は、定Ｋ型構成である請求項１記載のコモンモードフィルタ。
【請求項３】
前記集中定数差動遅延線は、誘導ｍ型構成である請求項１記載のコモンモードフィルタ。
【請求項４】
前記集中定数差動遅延線は、全域通過型構成である請求項１記載のコモンモードフィルタ。
【請求項５】
前記集中定数差動遅延線および前記ノイズ減衰用インダクタを１区間の差動遅延素子とし、前記差動線路に前記差動遅延素子が梯子型に複数直列配置され複数区間が構成された請求項１〜４いずれか１記載のコモンモードフィルタ。
【請求項６】
前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項５記載のコモンモードフィルタ。
【請求項７】
前記差動遅延素子における前記減衰極の周波数を異ならせてなる請求項５又は６記載のコモンモードフィルタ。
【請求項８】
前記差動線路の入出力側の前記差動遅延素子における前記減衰極の周波数を、これらの間の前記差動遅延素子における前記減衰極の周波数より高く設定してなる請求項７記載のコモンモードフィルタ。
【請求項１】
差動線路中に直列的に配置された受動直列素子および前記差動線路間に並列的に配置された受動並列素子からなる梯子型の差動４端子回路において、前記受動直列素子にインダクタを、前記受動並列素子にキャパシタを配置してなる集中定数差動遅延線であって、前記受動並列素子としての前記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、
直列接続された前記キャパシタどうしの接続点とグランド電位との間に接続され、前記キャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタと、
を具備することを特徴とするコモンモードフィルタ。
【請求項２】
前記集中定数差動遅延線は、定Ｋ型構成である請求項１記載のコモンモードフィルタ。
【請求項３】
前記集中定数差動遅延線は、誘導ｍ型構成である請求項１記載のコモンモードフィルタ。
【請求項４】
前記集中定数差動遅延線は、全域通過型構成である請求項１記載のコモンモードフィルタ。
【請求項５】
前記集中定数差動遅延線および前記ノイズ減衰用インダクタを１区間の差動遅延素子とし、前記差動線路に前記差動遅延素子が梯子型に複数直列配置され複数区間が構成された請求項１〜４いずれか１記載のコモンモードフィルタ。
【請求項６】
前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項５記載のコモンモードフィルタ。
【請求項７】
前記差動遅延素子における前記減衰極の周波数を異ならせてなる請求項５又は６記載のコモンモードフィルタ。
【請求項８】
前記差動線路の入出力側の前記差動遅延素子における前記減衰極の周波数を、これらの間の前記差動遅延素子における前記減衰極の周波数より高く設定してなる請求項７記載のコモンモードフィルタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−７１７１０（Ｐ２０１１−７１７１０Ａ）
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願番号】特願２００９−２２０５４９（Ｐ２００９−２２０５４９）
【出願日】平成２１年９月２５日（２００９．９．２５）
【出願人】（０００１０３２５３）エルメック株式会社 (4)
【Ｆターム（参考）】
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願日】平成２１年９月２５日（２００９．９．２５）
【出願人】（０００１０３２５３）エルメック株式会社 (4)
【Ｆターム（参考）】
[ Back to top ]