スイッチング電源装置
【課題】同期整流回路を有し、出力短絡時等に負荷や内部の回路素子を確実に保護するシングルエンディッド・フォワード型のスイッチング電源装置を提供する。
【解決手段】ＭＯＳ型ＦＥＴの主スイッチング素子１４及び転流側スイッチング素子２４を備える。主スイッチング素子１４のオン時間が短くなると、転流側スイッチング素子２４をオフ状態に保持する同期整流駆動回路３２を備える。出力電圧Ｖｏの誤差信号ΔＶｏに基づいてパルス幅変調すると共に、電流検出回路３８のスイッチング電流信号が第１基準電圧Ｖｒ１に達すると駆動パルスＶ１６をローレベルにするＰＷＭ制御回路１６を備える。主スイッチング素子１４のゲート・ソース端子間に可変抵抗素子４６を備える。スイッチング電流信号が第２基準電圧Ｖｒ２に達すると、可変抵抗素子４６の抵抗値を低下させ、主スイッチング素子１４のゲート・ソース端子間電圧Ｖｇ１４を抑える可変制御回路４８を備える。
【解決手段】ＭＯＳ型ＦＥＴの主スイッチング素子１４及び転流側スイッチング素子２４を備える。主スイッチング素子１４のオン時間が短くなると、転流側スイッチング素子２４をオフ状態に保持する同期整流駆動回路３２を備える。出力電圧Ｖｏの誤差信号ΔＶｏに基づいてパルス幅変調すると共に、電流検出回路３８のスイッチング電流信号が第１基準電圧Ｖｒ１に達すると駆動パルスＶ１６をローレベルにするＰＷＭ制御回路１６を備える。主スイッチング素子１４のゲート・ソース端子間に可変抵抗素子４６を備える。スイッチング電流信号が第２基準電圧Ｖｒ２に達すると、可変抵抗素子４６の抵抗値を低下させ、主スイッチング素子１４のゲート・ソース端子間電圧Ｖｇ１４を抑える可変制御回路４８を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、過電流保護機能を有し、同期整流回路を備えたシングルエンディッド・フォワード型のスイッチング電源装置に関する。
【背景技術】
【０００２】
一般的なスイッチング電源装置は、通電中に故障した負荷を保護する（例えば、焼損事故等の防止）ため、負荷に向けて出力可能な出力電流を一定以下に制限する過電流保護機能を備えている。従来から、過電流保護には様々な方式があり、中でも、主スイッチング素子に流れるパルス状のスイッチング電流をスイッチング周期ごとに観測しそのピーク値を制限するパルス・バイ・パルス方式が使用される場合が多い。
【０００３】
パルス・バイ・パルス方式の過電流保護は、スイッチング電流のピーク値を１パルスごとに制限するため、スイッチング電源装置の内部素子（例えば、主スイッチング素子、整流素子などの半導体素子）に過大な電気的ストレスが加わるのを防ぐことができる。従って、出力電流が大きくなったときだけでなく、例えばスイッチング電源装置に入力電圧を投入し、出力の平滑コンデンサを急速充電して出力電圧を上昇させる動作においても内部素子が保護されるという利点がある。また、シングルエンディッド・フォワード型のスイッチング電源装置の場合、主スイッチング素子に流れるスイッチング電流のピーク値が出力電流と略比例の関係にあることから、出力電流の上限値を精度よく規定することができるという利点もある。
【０００４】
例えば、特許文献１に開示されているスイッチング電源装置は、パルス・バイ・パルス方式の過電流保護回路を備えたシングルエンディッド・フォワード型のスイッチング電源装置である。このスイッチング電源装置は、主スイッチング素子に流れるスイッチング電流を電圧に変換する電流検出抵抗と、その検出電圧に重畳したスパイク成分を除去する積分回路と、積分回路の出力が基準値に達すると主スイッチング素子のゲート・ソース端子間に設けたトランジスタがオンして主スイッチング素子を強制的にオフさせ、主スイッチング素子のオン時間を短くするＰＷＭ回路とを備えている。さらに、積分回路の出力が高くなるとスイッチング周波数を低下させる発振周波数制御回路が設けられている。このスイッチング電源装置は、積分回路やＰＷＭ回路の動作遅延によりスイッチング電流のピーク値を基準値以下に制限することができず過電流垂下特性が裾を引くという問題を、出力電流が一定以上に大きくなるとスイッチング周波数を低下させることによって解消するものである。
【０００５】
近年、トランスの２次側の整流ダイオードの損失を低減するため、導通抵抗の小さいＭＯＳ型ＦＥＴを使用して同期整流を行うスイッチング電源装置が提案されている。例えば、特許文献２に開示されているように、シングルエンディッド・フォワード型のコンバータ回路を有し、Ｎ−ｃｈ（チャネル）のＭＯＳ型ＦＥＴである整流側及び転流側スイッチング素子と、それらを駆動する所定の駆動回路を備えたスイッチング電源装置がある。駆動回路は、主トランスの３次巻線に発生する電圧を利用した巻線駆動方式であり、転流側スイッチング素子をオフさせるタイミングについては信号伝達用トランスからのタイミング信号によって決定する。このスイッチング電源装置は、整流側及び転流側スイッチング素子の駆動回路がシンプルな構成でありながら、主スイッチング素子、整流側及び転流側スイッチング素子のオン・オフのタイミング制御を適正化することができる。なお、特許文献２では、過電流保護回路について説明がされていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−３５１７１号公報
【特許文献２】特開２００５−１２９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１のスイッチング電源装置の場合、スイッチング電流が急増して発振周波数制御回路が動作を開始しスイッチング周波数が実際に低下するまで、ある程度の時間がかかるので、その期間に流れるスイッチング電流のピーク値が大きくなってしまうという問題がある。例えば、正常運転しているときに負荷である装置が故障し、スイッチング電源装置の出力端が急峻に短絡されると、発振周波数制御回路が発振回路の時定数を可変する動作を行うが、スイッチング周波数の変化は緩慢なため、少なくともスイッチング電流の１〜３パルス程度はピーク値が大きくなり、それに起因して装置内部の回路素子に大きな電気的ストレスが加わってしまう。特に、主スイッチング素子等の半導体は、電流ストレス、電圧ストレスまたは損失による熱ストレスに弱く、短時間でも過大なストレスが加わると破壊するおそれがある。従って、このスイッチング電源装置の過電流保護回路は、スイッチング電源装置内部の回路素子を確実に保護することができないものであった。また、主スイッチング素子等の半導体の安全性を確保するため、大型で電流定格や電圧定格の高い高価な素子を選択しなければならなかった。
【０００８】
特許文献２のスイッチング電源装置に特許文献１の過電流保護回路を付加したとしても、上記と同様の問題が生じ得る。
【０００９】
この発明は、上記背景技術に鑑みて成されたものであり、低損失の同期整流回路を有し、出力短絡時などに負荷や内部の回路素子を確実に保護することができるシングルエンディッド・フォワード型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、入力電源と直列に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、所定のスイッチング周波数でオン・オフすることによって入力電圧を断続し交流電圧を発生させる主スイッチング素子と、前記交流電圧が印加される１次巻線及びそれに磁気結合した２次巻線を有する主トランスと、一端が前記２次巻線の一端に接続され、前記主スイッチング素子がオンの期間中に前記２次巻線に発生した電圧を整流する整流側スイッチング素子と、前記２次巻線の他の一端と前記整流側スイッチング素子の他の一端にドレイン端子とソース端子が各々接続され、前記主スイッチング素子がオフの期間中にオンして前記ソース端子から前記ドレイン端子の向きに電流を流すＮ−ｃｈのＭＯＳ型ＦＥＴである転流側スイッチング素子と、前記転流側スイッチング素子の内部のドレイン・ソース端子間に形成された寄生ダイオードと、前記転流側スイッチング素子をオン・オフ駆動する回路であって、前記主スイッチング素子のオン時間が一定以下に短くなると、前記転流側スイッチング素子をオフ状態に保持する同期整流駆動回路と、平滑チョーク及び平滑コンデンサで成るローパスフィルタであって、前記転流側スイッチング素子のドレイン・ソース端子間にその入力側が接続され、前記平滑コンデンサ両端に直流の出力電圧を生成して負荷に電力を供給する平滑回路と、前記主スイッチング素子に流れるスイッチング電流を検出する電流検出回路と、前記出力電圧の誤差信号に基づいてパルス幅変調した矩形の駆動パルスを出力して前記主スイッチング素子のオン・オフを制御すると共に、前記電流検出回路の出力信号を受け前記スイッチング電流のピーク値が第１基準値に達すると前記主スイッチング素子をオフさせるため前記駆動パルスをローレベルにするパルス・バイ・パルス式の過電流保護動作を行うＰＷＭ制御回路と、を備えたシングルエンディッド・フォワード型のスイッチング電源装置である。
【００１１】
さらに、前記主スイッチング素子のゲート・ソース端子間に接続された可変抵抗素子と、前記電流検出回路の出力信号に基づいて前記可変抵抗素子の抵抗値を変化させる可変制御回路とを備え、前記可変制御回路は、前記電流検出回路の出力信号を受けスイッチング周期ごとに前記スイッチング電流のピーク値と前記第１基準値よりも高い第２基準値とを比較し、前記スイッチング電流が前記第２基準値に達すると前記可変抵抗素子の抵抗値を低下させ、前記主スイッチング素子のゲート・ソース端子間電圧を上げないように制御することによって前記スイッチング電流のピーク値の上昇を抑制し、前記転流側スイッチング素子の寄生ダイオードのリカバリ電流のピーク値を制限するスイッチング電源装置である。
【００１２】
前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記可変抵抗素子の抵抗値を低下させる動作を継続する。
【００１３】
前記抵抗値可変素子は、コレクタ端子が前記主スイッチング素子のゲート端子側に接続され、エミッタ端子が前記主スイッチング素子のソース端子に接続されたＮＰＮトランジスタであり、前記可変制御回路は、前記ＮＰＮトランジスタのベース電流を制御することによって前記ＮＰＮトランジスタのコレクタ・エミッタ端子間の導通抵抗を変化させるものである。
【００１４】
また、前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、カソード端子が前記電流検出回路の出力端に接続され、アノード端子が前記ＮＰＮトランジスタのベース端子に接続されたツェナーダイオードとで構成されている。
【００１５】
また、前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、両端が前記電流検出回路の出力端と前記ＮＰＮトランジスタのベース端子の間に接続された第２抵抗とで構成されている。
【００１６】
また、前記第１抵抗と並列に電圧保持コンデンサが接続され、前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記ＮＰＮトランジスタのベース電流を前記電圧保持コンデンサから供給することによって、前記可変抵抗素子の抵抗値を低下させる動作を継続する。
【発明の効果】
【００１７】
この発明のスイッチング電源装置によれば、負荷が故障して出力が短絡し、転流側スイッチング素子の同期整流動作が停止し、転流側スイッチング素子の寄生ダイオードにリカバリ電流が流れた時、スイッチング電流及びリカバリ電流を小さく抑え、転流側スイッチング素子のドレイン・ソース端子間に過大な電圧が発生するのを防止することができる。従って、転流側スイッチング素子として導通抵抗の小さい低耐圧のＭＯＳ型ＦＥＴを選択することができ、低損失化を図ることができる。
【００１８】
また、可変抵抗素子及び可変制御回路は、例えばＮＰＮトランジスタ、ツェナーダイオード、第１及び第２抵抗、保持コンデンサなど組み合わせてシンプルに構成することができ、さらに転流側スイッチング素子や主スイッチング素子等の回路素子も過剰に大きな外形のものを選択する必要がなくなるので、装置の小型化、低コスト化を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】この発明のスイッチング電源装置の一実施形態を示すブロック図である。
【図２】この実施形態の具体的な回路構成を示す回路図である。
【図３】図２の回路における通常動作を説明するタイムチャートである。
【図４】図２の回路における過電流時の動作を説明するタイムチャートである。
【図５】図２の回路における出力短絡時の動作を説明するタイムチャートである。
【図６】図２の回路に可変抵抗素子及び可変制御回路が設けられていない場合の出力短絡時の動作を説明するタイムチャートである。
【図７】この実施形態の第１変形例を示す回路図である。
【図８】この実施形態の第２変形例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、この発明のスイッチング電源装置の一実施形態について、図面に基づいて説明する。この実施形態のスイッチング電源装置１０は、図１に示すように、入力電源１２に直列接続され、入力電圧Ｖｉを断続する主スイッチング素子１４を備えている。主スイッチング素子１４は、Ｎ−ｃｈのＭＯＳ型ＦＥＴが使用されており、後述するＰＷＭ制御回路１６が出力する一定周期の駆動パルスで駆動され、所定の時比率でオン・オフする。主スイッチング素子１４のドレイン端子と入力電源１２との間には、主トランス１８の１次巻線１８ａが接続され、主スイッチング素子１４のオン・オフによって発生する断続電圧が印加される。また、主トランス１８には、１次巻線１８ａに印加された断続電圧を変圧した交流電圧が発生する２次巻線１８ｂが設けられている。各巻線１８ａ，１８ｂに付したドットは磁気結合の極性を表わしている。
【００２１】
２次巻線１８ｂのドットが付されていない端子には、Ｎ−ｃｈのＭＯＳ型ＦＥＴである整流側スイッチング素子２０のドレイン端子が接続されている。整流側スイッチング素子２０は、主スイッチング素子１４がオンの期間中に２次巻線１８ｂに発生する電圧を整流する。また、整流側スイッチング素子２０のソース端子からドレイン端子の向きに、整流側スイッチング素子２０のチップ内に存在する寄生ダイオード２２が並列に接続されている。なお、ＭＯＳ型ＦＥＴである整流側スイッチング素子２０及び寄生ダイオード２２は、ファストリカバリ・ダイオード等に置き換えてもよい。
【００２２】
２次巻線１８ｂのドットが付された端子には、Ｎ−ｃｈのＭＯＳ型ＦＥＴである転流側スイッチング素子２４のドレイン端子が接続されている。転流側スイッチング素子２４のソース端子は、整流側スイッチング素子２０のソース端子に接続されている。転流側スイッチング素子２４は、整流側スイッチング素子２０がオフのときに相補的にオンし、後述する平滑インダクタ２６が平滑コンデンサ２８に向けて蓄積エネルギーを放出するときの電流経路として働く。また、転流側スイッチング素子２４のソース端子からドレイン端子の向きに、転流側スイッチング素子２４のチップ内に存在するＰＮ接合型の寄生ダイオード３０が並列に接続されている。
【００２３】
ＰＮ接合型の寄生ダイオード３０は、理想的には順バイアスの印加によって順方向電流を流し、逆バイアスが印加されても逆方向には電流を流さないという、いわゆる順方向に整流作用を有する素子であるが、順方向電流が流れているときに印加電圧の向きが急激に反転すると、一時的に逆方向にリカバリ電流が流れるという性質がある。ＭＯＳ型ＦＥＴに存在する通常の寄生ダイオードは、高速整流用のファストリカバリ・ダイオード等と違ってリカバリ電流が流れる時間（逆回復時間）が長いという性質がある。特に、出力電圧Ｖｏが１２〜１５Ｖを超えるスイッチング電源装置１０の場合、転流側スイッチング素子２４として耐圧１５０〜２５０Ｖ以上のＭＯＳ型ＦＥＴが使用され、その寄生ダイオード３０の逆回復時間が無視できないほど長いので、回路動作上の不具合が生じやすい。詳しくは後で説明する。
【００２４】
整流側スイッチング素子２０と転流側スイッチング素子２４は、同期整流駆動回路３２が発生する駆動パルスがゲート端子に入力されることによってオン・オフ駆動される。同期整流駆動回路３２は、主スイッチング素子１４がオン・オフするタイミングに基づいて整流側スイッチング素子２０と転流側スイッチング素子２４のオン・オフのタイミングを決定すると共に、主スイッチング素子１４のオン時間が一定以下に短くなると、転流側スイッチング素子２４をオフ状態に保持する動作を行う。
【００２５】
転流側スイッチング素子２４のドレイン・ソース端子間には、平滑インダクタ２６と平滑コンデンサ２８とで成るローパスフィルタである平滑回路３４の入力側が接続され、平滑コンデンサ２８の両端に接続された負荷３６に出力電圧Ｖｏ及び電流Ｉｏを供給する。
【００２６】
電流検出回路３８は、主スイッチング素子１４に流れるパルス状のスイッチング電流を比例変換した電圧を発生させ、スイッチング電流信号として出力する。
【００２７】
主スイッチング素子１４を駆動するＰＷＭ制御回路１６は、駆動パルス発生回路４０、比較器４２を有している。駆動パルス発生回路４０は、出力電圧Ｖｏの誤差信号であるΔＶｏを受け、誤差信号ΔＶｏが小さくなる方向にパルス幅変調した矩形の駆動パルスを発生させ、バッファ回路４４を介して主スイッチング素子１４のゲート端子に向けて出力する。比較器４２は、電流検出回路３８が出力したスイッチング電流信号と第１基準電圧Ｖｒ１とを比較し、スイッチング電流信号が第１基準電圧Ｖｒ１に達すると駆動パルス発生回路４０が出力する駆動パルスを強制的にローレベルに反転させ、駆動パルス発生回路４０は、次のスイッチング周期が始まるまで、そのローレベルを維持する動作を行う。第１基準電圧Ｖｒ１は、出力電流Ｉｏがスイッチング電源装置１０の定格電流を超えたとき（過電流時）に、スイッチング電流信号が第１基準電圧Ｖｒ１に達するように設定されており、正常に安定動作しているとき（通常動作時）は、スイッチング電流信号が第１基準電圧Ｖｒ１に達しないので比較器４２は動作しない。このように、ＰＷＭ制御回路１６は、駆動パルス発生回路４０と比較器４２により、後述するパルス・バイ・パルス式の過電流保護動作を行うことができる。
【００２８】
主スイッチング素子１４のゲート・ソース端子間にはＮＰＮトランジスタである可変抵抗素子４６が設けられ、さらに、電流検出回路３８が出力するスイッチング電流信号に基づいて可変抵抗素子４６の抵抗値を変化させる可変制御回路４８が設けられている。可変制御回路４８は、スイッチング周期ごとに、スイッチング電流信号のピーク値と第２基準電圧Ｖｒ２とを比較器５０を用いて比較し、スイッチング電流信号が第２基準電圧Ｖｒ２未満のときは可変抵抗素子４６の抵抗値を非常に大きい値に保持し、第２基準電圧Ｖｒ２を超えると可変抵抗素子の抵抗値を低下させる制御信号を瞬時に出力する。これにより、主スイッチング素子１４のゲート・ソース端子間電圧が低下し、主スイッチング素子１４の導通抵抗が大きくなってスイッチング電流の増加が抑制される動作が行われる。ここで、第２基準電圧Ｖｒ２は第１基準電圧Ｖｒ１よりも大きな値に設定されており、負荷３６が非常に低インピーダンスに故障したとき（出力短絡時）、すなわち、上記の過電流時よりもスイッチング電流が増加したとき等に可変制御回路４８が動作し、後述する短絡保護動作を行うことができる。
【００２９】
次に、スイッチング電源装置１０の具体的な回路構成を、図２に基づいて説明する。同期整流駆動回路３２は、主トランス１８の３次巻線１８ｃ及び電圧保持用のツェナーダイオード５２等を含む第１駆動回路５４と、主スイッチング素子１４のオン・オフのタイミング情報を伝達する信号伝達用トランス５６等を含む第２駆動回路５８とで構成されている。この第１、第２駆動回路５４、５８は、特許文献２に開示されている第二実施形態のスイッチング電源装置が有する同期整流素子駆動回路及びゲート放電回路に相当し、ほぼ同様の動作を行う。
【００３０】
また、バッファ回路４４は、ＰＷＭ制御回路１６に電源供給する直流電源４４ａ、ＮＰＮトランジスタ及びＰＮＰトランジスタをいわゆるトーテムポール型に組み合わせて構成されており、ＰＷＭ制御回路１６が出力する駆動パルスを２つのトランジスタのベース端子に受け、複数の抵抗によって所定時間だけ遅延した駆動パルスを主スイッチング素子１４のゲート端子に向けて出力する。
【００３１】
電流検出回路３８は、１次巻線６０ａ、２次巻線６０ｂを有する電流トランス６０を有しており、各巻線６０ａ，６０ｂに付したドットは磁気結合の極性を表わしている。この１次巻線６０ａは、主トランス１８の１次巻線１８ａと入力電源１２の接続点に挿入され、そこに流れる主スイッチング素子１４のスイッチング電流Ｉｄ１４を検出し、２次巻線６０ｂのドットを付した端子から電流Ｉｄ１４に比例した小さな電流を整流ダイオード６２を介して出力する。整流ダイオードの出力と２次巻線６０ｂのドットが付されていない側の一端に電流検出抵抗６４が接続され、電流検出抵抗６４の両端にスイッチング電流Ｉｄ１４に略比例した電圧であるスイッチング電流信号を発生させる。
【００３２】
ＰＭＷ制御回路１６の駆動パルス発生回路４０は、上述した比較器４２が、カレントモード方式のパルス幅制御を行うための比較器として兼用されており、比較器４２の反転入力端子に電流検出抵抗６４に発生したスイッチング電流信号が入力され、非反転入力端子に出力電圧Ｖｏの誤差分を増幅器６５で反転増幅した誤差信号ΔＶｏを抵抗分圧した信号が入力されている。そして、駆動パルス発生回路４０は、比較器４２によって主スイッチング素子１４のオンの開始後、スイッチング電流信号が上昇して誤差信号ΔＶｏの分圧値に達したタイミングを検出し、そのタイミングに基づいてパルス幅変調された駆動パルスを生成する。
【００３３】
また、比較器４２の非反転入力端子には、第１基準電圧Ｖｒ１を発生させるツェナーダイオード６６が接続されている。通常動作中は誤差信号ΔＶｏの分圧値がツェナー電圧Ｖｒ１よりも低いのでツェナーダイオード６６は動作しないが、出力電流Ｉｏが定格を超えて過電流状態になると誤差信号ΔＶｏの分圧値が上昇してツェナーダイオード６６が導通し、非反転入力端子電圧を第１基準電圧Ｖｒ１に固定する。
【００３４】
可変抵抗素子４６は、コレクタ端子が主スイッチング素子１４のゲート端子に接続され、エミッタ端子が主スイッチング素子１４のソース端子に接続されたＮＰＮトランジスタである。可変制御回路４８は、可変抵抗素子４６のベース・エミッタ端子間に接続された第１抵抗６８と、カソード端子が電流検出回路３８の出力端に接続され、アノード端子が可変抵抗素子４６のベース端子に接続されたツェナーダイオード７０とで構成されている。上述した第２基準電圧Ｖｒ２は、ツェナーダイオード７０の電圧Ｖａと可変抵抗素子４６のベース・エミッタ間順方向電圧Ｖｂとの合計値である。従って、電流検出抵抗６４に発生するスイッチング電流信号が小さいときは、可変抵抗素子４６にベース電流が供給されないので可変抵抗素子４６が大きな抵抗値の状態になり、スイッチング電流信号が第２基準電圧Ｖｒ２に達すると、ツェナーダイオード７０が導通して可変抵抗素子４６にベース電流が流れるので、コレクタ電流を流すことが可能な小さな抵抗値の状態になる。このように、可変制御回路４８は、スイッチング電流信号が第２基準電圧Ｖｒ２に達すると、ベース電流を発生させることによって可変抵抗素子４６の抵抗値を低下させる動作を行う。
【００３５】
また、第１抵抗６８は、可変制御回路４８が出力するベース電流を適度な値に調節するための抵抗である。第１抵抗６８の抵抗値は、スイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達した後、そのピーク値が低下しても所定の期間は可変抵抗素子４６が小さな抵抗値の状態を維持できる程度に大きな抵抗値であり、かつ、その所定の期間が経過した後、速やかに可変抵抗素子４６の抵抗値が大きい状態に変化できる程度に小さな抵抗値に設定されている。
【００３６】
次に、スイッチング電源装置１０の動作を、図３〜図６に基づいて説明する。まず、出力電流Ｉｏが定格以下で動作している通常動作について説明する。通常動作時の各部の動作波形は、図３のタイムチャートのように表わされる。
【００３７】
主スイッチング素子１４は、ＰＷＭ制御回路１６が出力する一定周期の駆動パルスＶ１６によって駆動され、期間ｔ１１〜ｔ１２を１周期Ｔとするスイッチング動作を繰り返す。ここで、説明の便宜のため、転流側スイッチング素子２４がオフして主スイッチング素子１４がオンするまでの遅延時間は十分に短いものとして無視し、主トランス１８の励磁インダクタンスに流れる励磁電流も小さいものとして無視している。
【００３８】
期間ｔ１１に入る直前は、主スイッチング素子１４がオフ、整流側スイッチング素子２０がオフ、転流側スイッチング素子２４がオンしている。期間ｔ１１に入ると、駆動パルスＶ１６がハイレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に上昇してゲート閾値Ｖｔｈ１４を超え、主スイッチング素子１４がオンに転じる。また、駆動パルスがハイレベルに転じたことを示すタイミング信号が信号伝達トランス５６を介して伝達され、第２駆動回路５８の動作により転流側スイッチング素子２４のゲート・ソース端子間の電圧Ｖｇ２４がゲート閾値Ｖｔｈ２４未満まで急峻に低下し、転流側スイッチング素子２４がオフに転じる。また、主スイッチング素子１４がオンすると、主トランス１８の１次巻線１８ａの電圧Ｖ１８ａが急峻に上昇して入力電圧Ｖｉになり、それによって３次巻線１８ｃに相似形の電圧が発生し、第１駆動回路５４の動作により整流側スイッチング素子２０のゲート・ソース端子間電圧がゲート閾値を超えて急峻に上昇し、整流側スイッチング素子２０がオンに転じる。また、転流側スイッチング素子２４と並列の寄生ダイオード３０は、逆方向電圧（Ｖｄ２４）が印加されるのでオフとなる。
【００３９】
主スイッチング素子１４がオンすると、スイッチング電流Ｉｄ１４が流れ始め、図３に示すように、期間ｔ１１の間、時間の経過とともに電流値が所定の傾きで徐々に増加する略台形状の波形となる。この電流Ｉｄ１４は、入力電源１２、主トランス１８、負荷３６及び平滑コンデンサ２８、平滑インダクタ２６、整流側スイッチング素子２０、主トランス１８、主スイッチング素子１４の経路に流れ、そのピーク値が出力電流Ｉｏに略比例した値になる。
【００４０】
ここで、スイッチング電源装置１０は出力電流Ｉｏが定格以下で動作しているので、電流Ｉｄ１４が小さく、過電流保護の第１及び第２基準値Ｉｒ１，Ｉｒ２に達していない。第１基準値Ｉｒ１は、ＰＷＭ制御回路１６の第１基準電圧Ｖｒ１に対応するものであり、比較器４２に入力されるスイッチング電流信号（電圧信号）がＶｒ１になるときの電流Ｉｄ１４がＩｒ１である。同様に、第２基準値Ｉｒ２は、可変制御回路４８の第２基準電圧Ｖｒ２に対応するものであり、可変制御回路４８に入力されるスイッチング電流信号がＶｒ２になるときの電流Ｉｄ１４がＩｒ２である。よって、通常動作中は、ＰＷＭ制御回路１６のツェナーダイオード６６は動作せず、可変制御回路４８の後段の可変抵抗素子４６も状態が変化することなく高い抵抗値を保持する。
【００４１】
期間ｔ１１の終わりは、ＰＷＭ制御回路１６が出力電圧Ｖｏの誤差信号ΔＶｏを小さくなる方向にパルス幅変調する動作によって決定され、主スイッチング素子１４をオンさせるべき期間が経過し、駆動パルスＶ１６がローレベルに転じたところで期間ｔ１１が終了する。
【００４２】
期間ｔ１２に入ると、駆動パルスＶ１６がローレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に低下してゲート閾値Ｖｔｈ１４未満になり、主スイッチング素子１４がオフに転じる。また、主スイッチング素子１４がオフすると、主トランス１８の１次巻線１８ａの電圧Ｖ１８ａは急峻に低下してほぼゼロボルトになり、その後、主トランス１８に蓄積された励磁エネルギーを放出するリセット動作により正弦波状の緩やかな負方向の電圧が発生する。それによって３次巻線１８ｃに相似形の電圧が発生し、第１駆動回路５４の動作により、転流側スイッチング素子２４のゲート・ソース端子間の電圧Ｖｇ２４がゲート閾値Ｖｔｈ２４を超えて上昇し、転流側スイッチング素子２４がオンに転じる。同様に、３次巻線１８ｃの電圧を受けた第１駆動回路５４の動作により、整流側スイッチング素子２０のゲート・ソース端子間電圧が低下してゲート閾値未満になり、整流側スイッチング素子２０がオフに転じる。
【００４３】
主スイッチング素子１４がオフするとスイッチング電流Ｉｄ１４が遮断され入力電源１２からの出力電流Ｉｏの供給が停止する。そして、オンしている転流側スイッチング素子２４に、平滑インダクタ２６の励磁エネルギーが出力電流Ｉｏとして放出される電流が流れる。この電流は、転流側スイッチング素子２４及び寄生ダイオード３０に流れる電流を示す電流Ｉｄ２４の波形のように、時間の経過とともに電流値が所定の傾きで徐々に減少する略台形状の波形となる。この電流Ｉｄ２４は、平滑インダクタ２６、転流側スイッチング素子２４、負荷３６及び平滑コンデンサ２８の経路に流れ、概ねそのピーク値が出力電流Ｉｏとなる。
【００４４】
１次巻線１８ａの電圧Ｖ１８ａが負方向のピーク値を示した後、ゼロボルトに向けて上昇し、３次巻線１８ｃのドットと反対方向の電圧も同様に正電圧からゼロボルトに向けて低下する。そして、転流側スイッチング素子２４のゲート電圧Ｖｇ２４が電圧保持用のツェナーダイオード５２のツェナー電圧Ｖｚまで低下した時点で、ツェナーダイオード５２の動作が停止し、電圧Ｖｇ２４がＶｚに保持される。ツェナー電圧Ｖｚはゲート閾値Ｖｔｈ２４よりも高い値に設定されているので、期間ｔ１２が終了するまで転流側スイッチング素子２４がオンを継続することができる。従って、期間ｔ１２の間、寄生ダイオード３０には順方向電流がほとんど流れず、期間ｔ１２が終了して転流側スイッチング素子２４がオフに転じる時も、逆方向電流（リカバリ電流）がほとんど流れない。
【００４５】
期間ｔ１２の終わりは、ＰＷＭ制御回路１６が主スイッチング素子１４のオンタイミングを一定の時間間隔にしようとする動作によって決定され、主スイッチング素子１４をオフさせるべき期間が経過し、駆動パルスＶ１６がハイレベルに転じたところで期間ｔ１２が終了する。
【００４６】
スイッチング電源装置１０が通常動作をするときは、上記の期間ｔ１１〜ｔ１２を１周期Ｔとするスイッチング動作を繰り返し、第１及び第２基準値Ｉｒ１，Ｉｒ２によってスイッチング電流Ｉｄ１４が制限されることなく、出力電圧Ｖｏを所定の電圧に安定化する。
【００４７】
次に、出力電流Ｉｏが定格を超える過電流状態であり、第１基準値Ｉｒ１に基づくパルス・バイ・パルス式の過電流保護を行う動作について説明する。過電流保護動作時の各部の動作波形は図４のタイムチャートのように表わされ、主スイッチング素子１４は、期間ｔ２１〜ｔ２３を１周期Ｔとするスイッチング動作を繰り返す。
【００４８】
期間ｔ２１に入る直前は、主スイッチング素子１４がオフ、整流側スイッチング素子２０がオフ、転流側スイッチング素子２４がオンしている。期間ｔ２１に入ると、図３の期間ｔ１１とほぼ同様の動作を行う。すなわち、駆動パルスＶ１６がハイレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に上昇してゲート閾値Ｖｔｈ１４を超え、主スイッチング素子１４がオンに転じる。転流側スイッチング素子２４がオフに転じ、整流側スイッチング素子２０がオンに転じる動作も同様である。
【００４９】
主スイッチング素子１４がオンすると、スイッチング電流Ｉｄ１４が流れ始め、図４に示すように、期間ｔ２１の間、時間の経過とともに電流値が所定の傾きで徐々に増加する略台形状の波形となり、そのピーク値が出力電流Ｉｏに略比例した値になる。
【００５０】
スイッチング電源装置１０は出力電流Ｉｏが定格以上の過電流状態で動作しているので、電流Ｉｄ１４が大きく、期間ｔ２１の開始からしばらく経過したときにピーク値が第１基準値Ｉｒ１に達することになる。電流Ｉｄ１４が所定の傾きで上昇して第１基準値Ｉｒ１になると、電流検出回路３８が出力するスイッチング電流信号も上昇して第１基準電圧Ｖｒ１になる。期間ｔ２１は、ＰＷＭ制御回路１６の比較器４２の反転入力端子が受けるスイッチング電流信号のピーク値が第１基準電圧Ｖｒ１に達したところで終了する。
【００５１】
一方、スイッチング電流Ｉｄ１４が第２基準値Ｉｒ２まで上昇せずスイッチング電流信号が第２基準電圧Ｖｒ２未満の範囲にあるので、可変制御回路４８の後段の可変抵抗素子４６の状態も変化することなく高い抵抗値を保持する。
【００５２】
期間ｔ２２に入っても、駆動パルスＶｇはハイレベルに維持され、期間ｔ２１と同様に主スイッチング素子１４がオン、転流側スイッチング素子２４がオフ、整流側スイッチング素子２０がオンを継続する。本来は、比較器４２の反転入力端子にＶｒ１を超えようとするスイッチング電流信号が入力されると、ツェナーダイオード６６が動作して非反転入力端子を第１基準電圧Ｖｒ１に保持し、比較器４２の出力がローレベルに転じ、駆動パルス発生回路４０が駆動パルスＶ１６をローレベルに反転させて保持する、という動作が瞬時に行われるのが理想である。しかしながら、実際には、比較器４２や駆動パルス発生回路４０等の動作遅延により、期間ｔ２２の間は、駆動パルスＶ１６が反転することなくハイレベルを維持する。例えば、市販されているＩＣを使用してＰＷＭ制御回路１６を構成した場合、比較器４２の反転入力端子にＶｒ１を超えようとするスイッチング電流信号が入力されてから、駆動パルスＶ１６がローレベルに反転するまでの時間（遅延時間Ｔｍ）が、５０ｎ〜３００ｎｓｅｃほど存在するのが一般的である。
【００５３】
また、ここでは、スイッチング電流Ｉｄ１４が第１基準値Ｉｒ１に達するものの、第２基準値Ｉｒ２には達しないので、可変制御回路４８の後段の可変抵抗素子４６も変化することなく高い抵抗値を保持する。期間ｔ２２は、期間ｔ２２が開始して遅延時間Ｔｍが経過し、駆動パルスＶ１６がローレベルに反転したところで終了する。
【００５４】
期間ｔ２３に入ると、図３の期間ｔ１２とほぼ同様の動作を行う。すなわち、駆動パルスＶ１６がローレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に低下してゲート閾値Ｖｔｈ１４未満になり、主スイッチング素子１４がオフに転じる。転流側スイッチング素子２４がオンに転じ、整流側スイッチング素子２０がオフに転じる動作も同様である。従って、期間ｔ２３の間、寄生ダイオード３０には順方向電流がほとんど流れず、期間ｔ２３が終了して転流側スイッチング素子２４がオフに転じる時も、逆方向電流（リカバリ電流）がほとんど流れない。
【００５５】
期間ｔ２３は、ＰＷＭ制御回路１６が主スイッチング素子１４のオンのタイミングを一定間隔にしようとする動作により、主スイッチング素子１４をオフさせるべき期間が経過し、駆動パルスＶ１６がハイレベルに転じたところで終了する。
【００５６】
スイッチング電源装置１０が過電流保護動作をするときは、上記の期間ｔ２１〜ｔ２３を１周期Ｔとするスイッチング動作を繰り返す。このような動作により、スイッチング電流Ｉｄ１４のピーク値が第１基準値Ｉｒ１を超えないようにする高速制御を行い、出力電流Ｉｏを制限し、かつ、主スイッチング素子１４のオン時間を短くして出力電圧Ｖｏを低下させることによって、負荷３６や装置内部の回路素子を保護することができる。
【００５７】
次に、負荷３６が非常に低インピーダンスの状態で故障などしたとき（出力短絡時）、第２基準値Ｉｒ２に基づく短絡保護を行う動作について説明する。短絡保護動作時の各部の動作波形は図５のタイムチャートのように表わされ、主スイッチング素子１４は、期間ｔ３１〜ｔ３５を１周期Ｔとするスイッチング動作を繰り返す。
【００５８】
なお、短絡保護動作中は、主スイッチング素子１４のオン時間が非常に短くなるので、図５に示すように、転流側スイッチング素子２４のゲート・ソース端子間の電圧Ｖｇ２４が、全期間にわたってゲート閾値Ｖｔｈ２４に達しない。同様に、図示しない整流側スイッチング素子２０のゲート・ソース端子間電圧もゲート閾値に達しない。従って、以下に説明する短絡保護動作中は、転流側スイッチング素子２４と整流側スイッチング素子２０が全期間にわたってオフしている。
【００５９】
期間ｔ３１に入る直前は、主スイッチング素子１４がオフ、整流側の寄生ダイオード２２がオフしており、転流側の寄生ダイオード３０は順方向の電流Ｉｄ２４を流してオンしている。期間ｔ３１に入ると、駆動パルスＶ１６がハイレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に上昇してゲート閾値Ｖｔｈ１４を超え、主スイッチング素子１４がオンに転じる。整流側の寄生ダイオード２２も速やかにオンに転じ、順方向の電流を流すことができる状態になる。しかし、転流側の寄生ダイオード３０は、上述したように逆回復時間が長いＰＮ接合型のダイオードのため、速やかにオフすることができず、逆方向のリカバリ電流が流れる（リカバリ動作）。
【００６０】
このリカバリ電流成分は、入力電源１２、主トランス１８、転流側の寄生ダイオード３０、整流側の寄生ダイオード２２、主トランス１８、主スイッチング素子１４の経路に流れ、図５の電流Ｉｄ１４，Ｉｄ２４の波形に示すように非常に急峻に増加する。リカバリ電流の経路は非常にインピーダンスが低く、主トランス１８が有する小さな漏れインダクタンスや主スイッチング素子１４のオン・スピード等の要因によって制限されるのみであり、電流増加の傾きが非常に急峻になる。
【００６１】
主スイッチング素子１４がオンすると、上記のリカバリ動作の影響で、スイッチング電流Ｉｄ１４が瞬時に第１基準値Ｉｒ１に達する。すると、ＰＷＭ制御回路１６が、図４で説明した過電流保護の動作を開始するが、駆動パルスＶ１６のハイレベルの時間をＰＷＭ制御回路１６が有する遅延時間Ｔｍよりも短くすることはできない。従って、主スイッチング素子１４のオン時間が短くならないので、スイッチング電流Ｉｄ１４が第１基準値Ｉｒ１を超えてさらに上昇し、遅延時間Ｔｍが経過する前に第２基準値Ｉｒ２に達する。
【００６２】
電流Ｉｄ１４が第２基準値Ｉｒ２になると、電流検出回路３８が出力するスイッチング電流信号も上昇して第２基準電圧Ｖｒ２になる。期間ｔ３１は、可変制御回路４８に入力されるスイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達したところで終了する。
【００６３】
期間ｔ３２に入っても、ＰＷＭ制御回路１６の駆動パルスＶ１６は、上記の遅延時間Ｔｍの影響でハイレベルを継続し、バッファ回路４４が主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４をゲート閾値Ｖｔｈ１４よりも十分高い電圧に保持しようとする。
【００６４】
一方、可変制御回路４８は、電流検出回路３８が出力するスイッチング電流信号がツェナーダイオード７０の電圧Ｖａと可変抵抗素子４６のベース・エミッタ間順方向電圧Ｖｂとの合計値である第２基準電圧Ｖｒ２を超えようとすると、ツェナーダイオード７０が導通することによって可変抵抗素子４６に所定のベース電流を供給し、可変抵抗素子４６がコレクタ電流を流すようになって等価的にコレクタ・エミッタ間の抵抗値が小さくなり、主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が低下する。このとき、可変制御回路４８は、可変抵抗素子４６の抵抗値を低下させ、電圧Ｖｇ１４がゲート閾値Ｖｔｈ１４を下回らない範囲でゲート閾値Ｖｔｈ１４に近い電圧になるように制御する。従って、ＭＯＳ型ＦＥＴである主スイッチング素子１４は、所定の大きな導通抵抗をもってオンする状態になる。
【００６５】
このように、期間ｔ３２では、主スイッチング素子１４の導通抵抗を増加させることによって、電流Ｉｄ１４，Ｉｄ２４のピーク値を小さく抑える動作が行われる。このとき、第１抵抗６８の調整により可変抵抗素子４６に流れるベース電流が最適化されているので、電流Ｉｄ１４，Ｉｄ２４のピーク値が低下し、スイッチング電流信号が第２基準電圧Ｖｒ２よりも低くなり、可変制御回路４８から可変抵抗素子４６へのベース電流の供給が止まっても、遅延時間Ｔｍが経過するまでの間は、可変抵抗素子４６が抵抗値を低下させる動作を継続する。
【００６６】
期間ｔ３２は、ＰＷＭ制御回路１６に第１基準電圧Ｖｒ１を超えるスイッチング電流信号が入力されてから遅延時間Ｔｍが経過し、駆動パルスＶ１６がローレベルに反転したところで終了する。
【００６７】
期間ｔ３３に入ると、駆動パルスＶ１６がローレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が低下してゲート閾値Ｖｔｈ１４未満になり、主スイッチング素子１４がオフに転じる。すると、電流Ｉｄ１４，Ｉｄ２４の経路が、主スイッチング素子１４内部のドレイン・ソース端子間に存在する図示しない寄生コンデンサに切り替わる。整流側の寄生ダイオード２２はオンを継続し、転流側の寄生ダイオード３０もリカバリ動作を継続する。
【００６８】
その後、転流側の寄生ダイオード３０のリカバリ動作がある程度回復し、電流Ｉｄ１４，Ｉｄ２４がゼロアンペアに近くなって電圧Ｖｄ２４が上昇し始めたところで期間ｔ３３が終了する。
【００６９】
期間ｔ３４に入ると、主スイッチング素子１４はオフを継続し、整流側の寄生ダイオード２２はオンを継続し、転流側の寄生ダイオード３０のリカバリ動作の回復が進んだことによって、寄生ダイオード３０の両端にサージ状の電圧Ｖｄ２４が発生する。このサージ状の電圧Ｖｄ２４のピーク値は、期間ｔ３４が開始する時の電流Ｉｄ２４に大きく依存するが、上述した期間ｔ３２の動作によって電流Ｉｄ２４が小さく抑えられているので、電圧Ｖｄ２４が危険電圧にまで上昇する心配はない。
【００７０】
その後、転流側の寄生ダイオード３０のリカバリ動作が回復し、平滑インダクタ２６が放出する電流が順方向に流れ始めたところで期間ｔ３４が終了する。
【００７１】
期間ｔ３５に入ると、主スイッチング素子１４はオフを継続し、整流側の寄生ダイオードが逆方向にバイアスされてオフに転じる。そして、転流側の寄生ダイオード３０に、平滑インダクタ２６の励磁エネルギーが出力電流Ｉｏとして放出される電流が順方向に流れ始め、電圧Ｖｄ２４がほぼゼロボルトに低下する。この電流は、電流Ｉｄ２４の波形のように、時間の経過とともに電流値が所定の傾きで徐々に減少する略台形状の波形となる。この電流Ｉｄ２４は、平滑インダクタ２６、寄生ダイオード３０、負荷３６及び平滑コンデンサ２８の経路に流れ、概ねそのピーク値が出力電流Ｉｏとなる。
【００７２】
期間ｔ３５は、ＰＷＭ制御回路１６が主スイッチング素子１４のオンのタイミングを一定間隔にしようとする動作により、主スイッチング素子１４をオフさせるべき期間が経過し、駆動パルスＶ１６がハイレベルに転じたところで終了する。
【００７３】
スイッチング電源装置１０が短絡保護動作をするときは、上記の期間ｔ３１〜ｔ３５を１周期Ｔとするスイッチング動作を繰り返す。このような動作により、スイッチング電流Ｉｄ１４のピーク値が第２基準値Ｉｒ２を超えないように制限する高速制御を行い、転流側の寄生ダイオード３０に逆方向に流れるリカバリ電流を制限し、転流側スイッチング素子２４のドレイン・ソース端子間の電圧Ｖｄ２４が危険電圧まで上昇するのを防止する。また、他の回路素子に対しても過剰な電気的ストレスが加わらないように保護することができ、同時に出力電流Ｉｏも制限され、故障した負荷３６が焼損する事故を未然に防止することができる。
【００７４】
例えば、上記実施形態のスイッチング電源装置１０に可変抵抗素子４６と可変制御回路４８を設けていない不完全なスイッチング電源装置の場合、出力短絡時に適切な短絡保護が行われない。
【００７５】
この不完全なスイッチング電源装置は、第２基準値Ｖｒ２に基づいてスイッチング電流Ｉｄ１４を制限する機能を有していないので、図６に示すように、期間ｔ４１に入ったときに流れ始める電流Ｉｄ１４，Ｉｄ２４が、遅延時間Ｔｍが経過するまで増加し続ける。そして、期間ｔ４２に入って主スイッチング素子１４がオフすることによって初めて電流Ｉｄ１４，Ｉｄ２４の増加が抑制され、期間ｔ４３に入る直前の電流Ｉｄ１４，Ｉｄ２４が、図５の期間ｔ３４に入る直前の電流Ｉｄ１４，Ｉｄ２４よりも大きくなってしまう。その結果、期間ｔ４３に入って寄生ダイオード３０の両端に発生するサージ状の電圧Ｖｄ２４が非常に高くなり、転流側スイッチング素子２４に大きな電気的ストレスが加わることになる。
【００７６】
この場合、転流側スイッチング素子２４が故障しないように、定格電圧の高いＭＯＳ型ＦＥＴを選択する必要がある。しかし、ＭＯＳ型ＦＥＴは定格電圧が高いものほど導通抵抗が大きくなるという傾向があるので、定格電圧の高いＭＯＳ型ＦＥＴを選択することによって通常動作中の整流損失が大きくなり、外形が大きく高価なＭＯＳ型ＦＥＴを選択しなければならなくなる。
【００７７】
以上説明したように、スイッチング電源装置１０は、主スイッチング素子１４に流れるスイッチング電流Ｉｄ１４を第１基準値Ｉｒ１に基づいて制限する過電流保護機能と、第１基準値Ｉｒ１よりも大きい第２基準値Ｉｒ２に基づいて高速に制限する短絡保護機能とを備えている。従って、負荷３６が故障して出力が短絡し、転流側スイッチング素子２４の同期整流動作が停止し、転流側の寄生ダイオード３０にリカバリ電流Ｉｄ２４が流れた時、スイッチング電流Ｉｄ１４及びリカバリ電流Ｉｄ２４を小さく抑え、転流側スイッチング素子２４のドレイン・ソース端子間に過大な電圧Ｖｄ２４が発生するのを防止することができる。従って、転流側スイッチング素子２４として、定格電圧が低く導通抵抗の小さいＭＯＳ型ＦＥＴを選択することができ、低損失化を図ることができる。
【００７８】
また、可変抵抗素子４６及び可変制御回路４８は、ＮＰＮトランジスタ、ツェナーダイオード、抵抗という３点の部品を組み合わせてシンプルに構成することができ、狭いスペースにも容易に実装することができる。
【００７９】
次に、上記のスイッチング電源装置１０の第１変形例について、図７に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第１変形例では、上記のＰＷＭ制御回路１６に代えて、スロープ補正回路８０を有したＰＷＭ制御回路８２が設けられ、上記の電流検出回路３８に代えて、電流検出抵抗６４を主スイッチング素子１４のソース端子側に挿入することによって電流トランス６０等を省略した電流検出回路８４が設けられている。さらに、上記のバッファ回路４４が省略され、上記の可変抵抗素子４６のコレクタ端子側に抵抗４６ａが挿入され、上記の可変制御回路４８の第１抵抗６８と並列に電圧保持コンデンサ９０が接続されている。その他の構成は、上記実施形態と同様である。
【００８０】
例えば、出力電力の小さいスイッチング電源装置や高入力電圧仕様のスイッチング電源装置の場合、主スイッチング素子１４に流れるスイッチング電流Ｉｄ１４が小さいので、電流検出抵抗６４に直接スイッチング電流Ｉｄ１４を流しても大きな損失が発生しない。従って、電流検出回路８４を使用して構成を簡単化することができる。また、主スイッチング素子１４として、ゲート・ソース端子間の駆動が容易な定格電流の小さいＭＯＳ型ＦＥＴを選択することができるので、バッファ回路４４を省略することができる。
【００８１】
ＰＷＭ制御回路８２のスロープ補正回路８０は、誤差信号ΔＶｏに基づくカレントモード式のパルス幅変調を行うときに問題となる電流発振現象を防止するために設けられたもので、図７に示すように、スイッチング周期に同期してスイッチ８６がオン・オフすることによって、比較器４２の反転入力端子と電流検出回路８４の出力との間に挿入した抵抗８８の両端にノコギリ波状の補正電圧Ｖｄを発生させる動作を行う。
【００８２】
スロープ補正回路８０を設けることで、過電流保護動作及び短絡保護動作に関して以下のような差異が生じる。上記実施形態の場合は、第１基準電圧Ｖｒ１が、ツェナーダイオード６６が導通した時のツェナー電圧で定まる一定の電圧であったが、第１変形例の場合は、第１基準電圧Ｖｒ１が、ツェナーダイオード６６が導通した時のツェナー電圧Ｖｃから補正電圧Ｖｄを差し引いた電圧（時間と共に補正電圧Ｖｄの範囲で変化する電圧）になる。しかしながら、第１基準電圧Ｖｒ１を第２基準電圧Ｖｒ２を超えない範囲に設定することにより、図５、図６を用いて説明した上記実施形態の動作と同様の動作を行い、スイッチング電流Ｉｄ１４を制限することができる。
【００８３】
上記実施形態では、出力短絡時、スイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達した後、遅延時間Ｔｍが経過するまでの間、可変抵抗素子４６が小さな抵抗値の状態を維持し、かつ遅延時間Ｔｍが経過した後、速やかに可変抵抗素子４６の抵抗値を大きく変化させる、という動作を第１抵抗６８の調整により実現していた。しかし、第１抵抗６８だけでは調整が困難な場合は、図７の第１変形例のように、可変抵抗素子４６のコレクタ端子側に所定の抵抗４６ａを挿入したり、第１抵抗６８と並列に電圧保持コンデンサ９０を接続したりすることにより、調整を容易にすることができる。
【００８４】
次に、上記のスイッチング電源装置１０の第２変形例について、図８に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第２変形例では、上記のＰＷＭ制御回路１６に代えて、誤差信号ΔＶｏに基づくボルテージモード式のパルス幅変調を行う駆動パルス発生回路９１と、反転入力端子に電流検出回路９６のスイッチング電流信号が入力され、非反転入力端子に負の第１基準電圧Ｖｒ１が入力される比較器４２とで成るＰＷＭ制御回路９２とが設けられている。また、上記の可変制御回路４８のツェナーダイオード７０が第２抵抗９４に置き換えられ、第１抵抗６８と並列に電圧保持コンデンサ９０が接続されている。また、上記実施形態の電流検出回路３８に代えて第１変形例の電流検出回路８４が設けられ、電流検出回路８４と直列に、負のスイッチング電流信号を発生し比較器４２の反転入力端子に向けて出力する電流検出回路９６が新たに設けられている。その他の構成は、上記実施形態と同様である。
【００８５】
第２変形例のＰＷＭ制御回路９２は、比較器４２の非反転入力端子に負の第１基準電圧Ｖｒ１が入力されているので、その反転入力端子に負のスイッチング電流信号を入力しなければならない。そこで、電流検出回路８４とは別に、スイッチング電流Ｉｄ１４に比例した負のスイッチング電流信号を出力する電流検出回路９６が設けられている。電流検出回路９６は、スイッチング電流Ｉｄ１４が流れて負の電圧が発生する電流検出抵抗９８と、その負電圧を分圧する分圧抵抗１００ａ，１００ｂと、分圧抵抗１００ｂに発生する負のスイッチング電流信号からスパイク成分を除去するコンデンサ１０２で構成されている。このコンデンサ１０２は、可変抵抗素子４６の抵抗値を高速に変化させる動作には影響しない。また、可変抵抗素子４６の抵抗値制御の調整のしやすさを考慮し、可変制御回路４８に第２抵抗９４が設けられている。
【００８６】
このように構成の一部が変更された第２変形例においても、過電流保護動作及び短絡保護動作に関しては、図５、図６を用いて説明した上記実施形態の動作と同様の動作を行い、スイッチング電流Ｉｄ１４を制限することができる。
【００８７】
なお、この発明のスイッチング電源装置は、上記実施形態及び変形例に限定されるものではない。例えば、上記実施形態及び変形例では、出力短絡時、スイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達した後、遅延時間Ｔｍが経過するまでの間、可変抵抗素子４６が小さな抵抗値の状態を維持し、かつ遅延時間Ｔｍが経過した後、速やかに可変抵抗素子４６の抵抗値を大きく変化させる、という動作を行う構成になっているが、遅延時間Ｔｍが経過する前に可変抵抗素子４６の抵抗値が大きく変化するよう設定してもよい。この場合、遅延時間Ｔｍの間に主スイッチング素子が複数回オン・オフし、主スイッチンング素子１４のクロス損失が増加する可能性がある。しかし、遅延時間Ｔｍというごく短い期間だけの動作であり、主スイッチング素子１４の損失増加はさほど大きくない。従って、主スイッチング素子１４が故障する心配がなければ、このような動作を許容することができる。
【００８８】
また、同期整流駆動回路は、上記実施形態のような主トランスの巻線に発生する電圧を利用した巻線駆動方式に限定するものではなく、出力短絡時など主スイッチング素子のオン時間が一定以下に短くなると、転流側スイッチング素子をオフ状態に保持する機能を備えたものであれば、例えば、転流側スイッチング素子を、主トランスの２次側に設けた専用ＩＣを用いて駆動する方式や、ＰＷＭ制御回路の駆動パルスを駆動トランスを介して転流側スイッチング素子に伝達して駆動する方式などであってもよい。
【符号の説明】
【００８９】
１０ スイッチング電源装置
１４ 主スイッチング素子
１６，８２，９２ ＰＷＭ制御回路
１８ 主トランス
２０ 整流側スイッチング素子
２４ 転流側スイッチング素子
２２，３０ 寄生ダイオード
３２ 同期整流駆動回路
３４ 平滑回路
３８，８４，９６ 電流検出回路
４６ 可変抵抗素子
４８ 可変制御回路
６８ 第１抵抗
７０ ツェナーダイオード
９０ 電圧保持コンデンサ
９４ 第２抵抗
Ｉｒ１ 第１基準値
Ｉｒ２ 第２基準値
Ｖｒ１ 第１基準電圧
Ｖｒ２ 第２基準電圧
【技術分野】
【０００１】
この発明は、過電流保護機能を有し、同期整流回路を備えたシングルエンディッド・フォワード型のスイッチング電源装置に関する。
【背景技術】
【０００２】
一般的なスイッチング電源装置は、通電中に故障した負荷を保護する（例えば、焼損事故等の防止）ため、負荷に向けて出力可能な出力電流を一定以下に制限する過電流保護機能を備えている。従来から、過電流保護には様々な方式があり、中でも、主スイッチング素子に流れるパルス状のスイッチング電流をスイッチング周期ごとに観測しそのピーク値を制限するパルス・バイ・パルス方式が使用される場合が多い。
【０００３】
パルス・バイ・パルス方式の過電流保護は、スイッチング電流のピーク値を１パルスごとに制限するため、スイッチング電源装置の内部素子（例えば、主スイッチング素子、整流素子などの半導体素子）に過大な電気的ストレスが加わるのを防ぐことができる。従って、出力電流が大きくなったときだけでなく、例えばスイッチング電源装置に入力電圧を投入し、出力の平滑コンデンサを急速充電して出力電圧を上昇させる動作においても内部素子が保護されるという利点がある。また、シングルエンディッド・フォワード型のスイッチング電源装置の場合、主スイッチング素子に流れるスイッチング電流のピーク値が出力電流と略比例の関係にあることから、出力電流の上限値を精度よく規定することができるという利点もある。
【０００４】
例えば、特許文献１に開示されているスイッチング電源装置は、パルス・バイ・パルス方式の過電流保護回路を備えたシングルエンディッド・フォワード型のスイッチング電源装置である。このスイッチング電源装置は、主スイッチング素子に流れるスイッチング電流を電圧に変換する電流検出抵抗と、その検出電圧に重畳したスパイク成分を除去する積分回路と、積分回路の出力が基準値に達すると主スイッチング素子のゲート・ソース端子間に設けたトランジスタがオンして主スイッチング素子を強制的にオフさせ、主スイッチング素子のオン時間を短くするＰＷＭ回路とを備えている。さらに、積分回路の出力が高くなるとスイッチング周波数を低下させる発振周波数制御回路が設けられている。このスイッチング電源装置は、積分回路やＰＷＭ回路の動作遅延によりスイッチング電流のピーク値を基準値以下に制限することができず過電流垂下特性が裾を引くという問題を、出力電流が一定以上に大きくなるとスイッチング周波数を低下させることによって解消するものである。
【０００５】
近年、トランスの２次側の整流ダイオードの損失を低減するため、導通抵抗の小さいＭＯＳ型ＦＥＴを使用して同期整流を行うスイッチング電源装置が提案されている。例えば、特許文献２に開示されているように、シングルエンディッド・フォワード型のコンバータ回路を有し、Ｎ−ｃｈ（チャネル）のＭＯＳ型ＦＥＴである整流側及び転流側スイッチング素子と、それらを駆動する所定の駆動回路を備えたスイッチング電源装置がある。駆動回路は、主トランスの３次巻線に発生する電圧を利用した巻線駆動方式であり、転流側スイッチング素子をオフさせるタイミングについては信号伝達用トランスからのタイミング信号によって決定する。このスイッチング電源装置は、整流側及び転流側スイッチング素子の駆動回路がシンプルな構成でありながら、主スイッチング素子、整流側及び転流側スイッチング素子のオン・オフのタイミング制御を適正化することができる。なお、特許文献２では、過電流保護回路について説明がされていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−３５１７１号公報
【特許文献２】特開２００５−１２９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１のスイッチング電源装置の場合、スイッチング電流が急増して発振周波数制御回路が動作を開始しスイッチング周波数が実際に低下するまで、ある程度の時間がかかるので、その期間に流れるスイッチング電流のピーク値が大きくなってしまうという問題がある。例えば、正常運転しているときに負荷である装置が故障し、スイッチング電源装置の出力端が急峻に短絡されると、発振周波数制御回路が発振回路の時定数を可変する動作を行うが、スイッチング周波数の変化は緩慢なため、少なくともスイッチング電流の１〜３パルス程度はピーク値が大きくなり、それに起因して装置内部の回路素子に大きな電気的ストレスが加わってしまう。特に、主スイッチング素子等の半導体は、電流ストレス、電圧ストレスまたは損失による熱ストレスに弱く、短時間でも過大なストレスが加わると破壊するおそれがある。従って、このスイッチング電源装置の過電流保護回路は、スイッチング電源装置内部の回路素子を確実に保護することができないものであった。また、主スイッチング素子等の半導体の安全性を確保するため、大型で電流定格や電圧定格の高い高価な素子を選択しなければならなかった。
【０００８】
特許文献２のスイッチング電源装置に特許文献１の過電流保護回路を付加したとしても、上記と同様の問題が生じ得る。
【０００９】
この発明は、上記背景技術に鑑みて成されたものであり、低損失の同期整流回路を有し、出力短絡時などに負荷や内部の回路素子を確実に保護することができるシングルエンディッド・フォワード型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、入力電源と直列に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、所定のスイッチング周波数でオン・オフすることによって入力電圧を断続し交流電圧を発生させる主スイッチング素子と、前記交流電圧が印加される１次巻線及びそれに磁気結合した２次巻線を有する主トランスと、一端が前記２次巻線の一端に接続され、前記主スイッチング素子がオンの期間中に前記２次巻線に発生した電圧を整流する整流側スイッチング素子と、前記２次巻線の他の一端と前記整流側スイッチング素子の他の一端にドレイン端子とソース端子が各々接続され、前記主スイッチング素子がオフの期間中にオンして前記ソース端子から前記ドレイン端子の向きに電流を流すＮ−ｃｈのＭＯＳ型ＦＥＴである転流側スイッチング素子と、前記転流側スイッチング素子の内部のドレイン・ソース端子間に形成された寄生ダイオードと、前記転流側スイッチング素子をオン・オフ駆動する回路であって、前記主スイッチング素子のオン時間が一定以下に短くなると、前記転流側スイッチング素子をオフ状態に保持する同期整流駆動回路と、平滑チョーク及び平滑コンデンサで成るローパスフィルタであって、前記転流側スイッチング素子のドレイン・ソース端子間にその入力側が接続され、前記平滑コンデンサ両端に直流の出力電圧を生成して負荷に電力を供給する平滑回路と、前記主スイッチング素子に流れるスイッチング電流を検出する電流検出回路と、前記出力電圧の誤差信号に基づいてパルス幅変調した矩形の駆動パルスを出力して前記主スイッチング素子のオン・オフを制御すると共に、前記電流検出回路の出力信号を受け前記スイッチング電流のピーク値が第１基準値に達すると前記主スイッチング素子をオフさせるため前記駆動パルスをローレベルにするパルス・バイ・パルス式の過電流保護動作を行うＰＷＭ制御回路と、を備えたシングルエンディッド・フォワード型のスイッチング電源装置である。
【００１１】
さらに、前記主スイッチング素子のゲート・ソース端子間に接続された可変抵抗素子と、前記電流検出回路の出力信号に基づいて前記可変抵抗素子の抵抗値を変化させる可変制御回路とを備え、前記可変制御回路は、前記電流検出回路の出力信号を受けスイッチング周期ごとに前記スイッチング電流のピーク値と前記第１基準値よりも高い第２基準値とを比較し、前記スイッチング電流が前記第２基準値に達すると前記可変抵抗素子の抵抗値を低下させ、前記主スイッチング素子のゲート・ソース端子間電圧を上げないように制御することによって前記スイッチング電流のピーク値の上昇を抑制し、前記転流側スイッチング素子の寄生ダイオードのリカバリ電流のピーク値を制限するスイッチング電源装置である。
【００１２】
前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記可変抵抗素子の抵抗値を低下させる動作を継続する。
【００１３】
前記抵抗値可変素子は、コレクタ端子が前記主スイッチング素子のゲート端子側に接続され、エミッタ端子が前記主スイッチング素子のソース端子に接続されたＮＰＮトランジスタであり、前記可変制御回路は、前記ＮＰＮトランジスタのベース電流を制御することによって前記ＮＰＮトランジスタのコレクタ・エミッタ端子間の導通抵抗を変化させるものである。
【００１４】
また、前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、カソード端子が前記電流検出回路の出力端に接続され、アノード端子が前記ＮＰＮトランジスタのベース端子に接続されたツェナーダイオードとで構成されている。
【００１５】
また、前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、両端が前記電流検出回路の出力端と前記ＮＰＮトランジスタのベース端子の間に接続された第２抵抗とで構成されている。
【００１６】
また、前記第１抵抗と並列に電圧保持コンデンサが接続され、前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記ＮＰＮトランジスタのベース電流を前記電圧保持コンデンサから供給することによって、前記可変抵抗素子の抵抗値を低下させる動作を継続する。
【発明の効果】
【００１７】
この発明のスイッチング電源装置によれば、負荷が故障して出力が短絡し、転流側スイッチング素子の同期整流動作が停止し、転流側スイッチング素子の寄生ダイオードにリカバリ電流が流れた時、スイッチング電流及びリカバリ電流を小さく抑え、転流側スイッチング素子のドレイン・ソース端子間に過大な電圧が発生するのを防止することができる。従って、転流側スイッチング素子として導通抵抗の小さい低耐圧のＭＯＳ型ＦＥＴを選択することができ、低損失化を図ることができる。
【００１８】
また、可変抵抗素子及び可変制御回路は、例えばＮＰＮトランジスタ、ツェナーダイオード、第１及び第２抵抗、保持コンデンサなど組み合わせてシンプルに構成することができ、さらに転流側スイッチング素子や主スイッチング素子等の回路素子も過剰に大きな外形のものを選択する必要がなくなるので、装置の小型化、低コスト化を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】この発明のスイッチング電源装置の一実施形態を示すブロック図である。
【図２】この実施形態の具体的な回路構成を示す回路図である。
【図３】図２の回路における通常動作を説明するタイムチャートである。
【図４】図２の回路における過電流時の動作を説明するタイムチャートである。
【図５】図２の回路における出力短絡時の動作を説明するタイムチャートである。
【図６】図２の回路に可変抵抗素子及び可変制御回路が設けられていない場合の出力短絡時の動作を説明するタイムチャートである。
【図７】この実施形態の第１変形例を示す回路図である。
【図８】この実施形態の第２変形例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、この発明のスイッチング電源装置の一実施形態について、図面に基づいて説明する。この実施形態のスイッチング電源装置１０は、図１に示すように、入力電源１２に直列接続され、入力電圧Ｖｉを断続する主スイッチング素子１４を備えている。主スイッチング素子１４は、Ｎ−ｃｈのＭＯＳ型ＦＥＴが使用されており、後述するＰＷＭ制御回路１６が出力する一定周期の駆動パルスで駆動され、所定の時比率でオン・オフする。主スイッチング素子１４のドレイン端子と入力電源１２との間には、主トランス１８の１次巻線１８ａが接続され、主スイッチング素子１４のオン・オフによって発生する断続電圧が印加される。また、主トランス１８には、１次巻線１８ａに印加された断続電圧を変圧した交流電圧が発生する２次巻線１８ｂが設けられている。各巻線１８ａ，１８ｂに付したドットは磁気結合の極性を表わしている。
【００２１】
２次巻線１８ｂのドットが付されていない端子には、Ｎ−ｃｈのＭＯＳ型ＦＥＴである整流側スイッチング素子２０のドレイン端子が接続されている。整流側スイッチング素子２０は、主スイッチング素子１４がオンの期間中に２次巻線１８ｂに発生する電圧を整流する。また、整流側スイッチング素子２０のソース端子からドレイン端子の向きに、整流側スイッチング素子２０のチップ内に存在する寄生ダイオード２２が並列に接続されている。なお、ＭＯＳ型ＦＥＴである整流側スイッチング素子２０及び寄生ダイオード２２は、ファストリカバリ・ダイオード等に置き換えてもよい。
【００２２】
２次巻線１８ｂのドットが付された端子には、Ｎ−ｃｈのＭＯＳ型ＦＥＴである転流側スイッチング素子２４のドレイン端子が接続されている。転流側スイッチング素子２４のソース端子は、整流側スイッチング素子２０のソース端子に接続されている。転流側スイッチング素子２４は、整流側スイッチング素子２０がオフのときに相補的にオンし、後述する平滑インダクタ２６が平滑コンデンサ２８に向けて蓄積エネルギーを放出するときの電流経路として働く。また、転流側スイッチング素子２４のソース端子からドレイン端子の向きに、転流側スイッチング素子２４のチップ内に存在するＰＮ接合型の寄生ダイオード３０が並列に接続されている。
【００２３】
ＰＮ接合型の寄生ダイオード３０は、理想的には順バイアスの印加によって順方向電流を流し、逆バイアスが印加されても逆方向には電流を流さないという、いわゆる順方向に整流作用を有する素子であるが、順方向電流が流れているときに印加電圧の向きが急激に反転すると、一時的に逆方向にリカバリ電流が流れるという性質がある。ＭＯＳ型ＦＥＴに存在する通常の寄生ダイオードは、高速整流用のファストリカバリ・ダイオード等と違ってリカバリ電流が流れる時間（逆回復時間）が長いという性質がある。特に、出力電圧Ｖｏが１２〜１５Ｖを超えるスイッチング電源装置１０の場合、転流側スイッチング素子２４として耐圧１５０〜２５０Ｖ以上のＭＯＳ型ＦＥＴが使用され、その寄生ダイオード３０の逆回復時間が無視できないほど長いので、回路動作上の不具合が生じやすい。詳しくは後で説明する。
【００２４】
整流側スイッチング素子２０と転流側スイッチング素子２４は、同期整流駆動回路３２が発生する駆動パルスがゲート端子に入力されることによってオン・オフ駆動される。同期整流駆動回路３２は、主スイッチング素子１４がオン・オフするタイミングに基づいて整流側スイッチング素子２０と転流側スイッチング素子２４のオン・オフのタイミングを決定すると共に、主スイッチング素子１４のオン時間が一定以下に短くなると、転流側スイッチング素子２４をオフ状態に保持する動作を行う。
【００２５】
転流側スイッチング素子２４のドレイン・ソース端子間には、平滑インダクタ２６と平滑コンデンサ２８とで成るローパスフィルタである平滑回路３４の入力側が接続され、平滑コンデンサ２８の両端に接続された負荷３６に出力電圧Ｖｏ及び電流Ｉｏを供給する。
【００２６】
電流検出回路３８は、主スイッチング素子１４に流れるパルス状のスイッチング電流を比例変換した電圧を発生させ、スイッチング電流信号として出力する。
【００２７】
主スイッチング素子１４を駆動するＰＷＭ制御回路１６は、駆動パルス発生回路４０、比較器４２を有している。駆動パルス発生回路４０は、出力電圧Ｖｏの誤差信号であるΔＶｏを受け、誤差信号ΔＶｏが小さくなる方向にパルス幅変調した矩形の駆動パルスを発生させ、バッファ回路４４を介して主スイッチング素子１４のゲート端子に向けて出力する。比較器４２は、電流検出回路３８が出力したスイッチング電流信号と第１基準電圧Ｖｒ１とを比較し、スイッチング電流信号が第１基準電圧Ｖｒ１に達すると駆動パルス発生回路４０が出力する駆動パルスを強制的にローレベルに反転させ、駆動パルス発生回路４０は、次のスイッチング周期が始まるまで、そのローレベルを維持する動作を行う。第１基準電圧Ｖｒ１は、出力電流Ｉｏがスイッチング電源装置１０の定格電流を超えたとき（過電流時）に、スイッチング電流信号が第１基準電圧Ｖｒ１に達するように設定されており、正常に安定動作しているとき（通常動作時）は、スイッチング電流信号が第１基準電圧Ｖｒ１に達しないので比較器４２は動作しない。このように、ＰＷＭ制御回路１６は、駆動パルス発生回路４０と比較器４２により、後述するパルス・バイ・パルス式の過電流保護動作を行うことができる。
【００２８】
主スイッチング素子１４のゲート・ソース端子間にはＮＰＮトランジスタである可変抵抗素子４６が設けられ、さらに、電流検出回路３８が出力するスイッチング電流信号に基づいて可変抵抗素子４６の抵抗値を変化させる可変制御回路４８が設けられている。可変制御回路４８は、スイッチング周期ごとに、スイッチング電流信号のピーク値と第２基準電圧Ｖｒ２とを比較器５０を用いて比較し、スイッチング電流信号が第２基準電圧Ｖｒ２未満のときは可変抵抗素子４６の抵抗値を非常に大きい値に保持し、第２基準電圧Ｖｒ２を超えると可変抵抗素子の抵抗値を低下させる制御信号を瞬時に出力する。これにより、主スイッチング素子１４のゲート・ソース端子間電圧が低下し、主スイッチング素子１４の導通抵抗が大きくなってスイッチング電流の増加が抑制される動作が行われる。ここで、第２基準電圧Ｖｒ２は第１基準電圧Ｖｒ１よりも大きな値に設定されており、負荷３６が非常に低インピーダンスに故障したとき（出力短絡時）、すなわち、上記の過電流時よりもスイッチング電流が増加したとき等に可変制御回路４８が動作し、後述する短絡保護動作を行うことができる。
【００２９】
次に、スイッチング電源装置１０の具体的な回路構成を、図２に基づいて説明する。同期整流駆動回路３２は、主トランス１８の３次巻線１８ｃ及び電圧保持用のツェナーダイオード５２等を含む第１駆動回路５４と、主スイッチング素子１４のオン・オフのタイミング情報を伝達する信号伝達用トランス５６等を含む第２駆動回路５８とで構成されている。この第１、第２駆動回路５４、５８は、特許文献２に開示されている第二実施形態のスイッチング電源装置が有する同期整流素子駆動回路及びゲート放電回路に相当し、ほぼ同様の動作を行う。
【００３０】
また、バッファ回路４４は、ＰＷＭ制御回路１６に電源供給する直流電源４４ａ、ＮＰＮトランジスタ及びＰＮＰトランジスタをいわゆるトーテムポール型に組み合わせて構成されており、ＰＷＭ制御回路１６が出力する駆動パルスを２つのトランジスタのベース端子に受け、複数の抵抗によって所定時間だけ遅延した駆動パルスを主スイッチング素子１４のゲート端子に向けて出力する。
【００３１】
電流検出回路３８は、１次巻線６０ａ、２次巻線６０ｂを有する電流トランス６０を有しており、各巻線６０ａ，６０ｂに付したドットは磁気結合の極性を表わしている。この１次巻線６０ａは、主トランス１８の１次巻線１８ａと入力電源１２の接続点に挿入され、そこに流れる主スイッチング素子１４のスイッチング電流Ｉｄ１４を検出し、２次巻線６０ｂのドットを付した端子から電流Ｉｄ１４に比例した小さな電流を整流ダイオード６２を介して出力する。整流ダイオードの出力と２次巻線６０ｂのドットが付されていない側の一端に電流検出抵抗６４が接続され、電流検出抵抗６４の両端にスイッチング電流Ｉｄ１４に略比例した電圧であるスイッチング電流信号を発生させる。
【００３２】
ＰＭＷ制御回路１６の駆動パルス発生回路４０は、上述した比較器４２が、カレントモード方式のパルス幅制御を行うための比較器として兼用されており、比較器４２の反転入力端子に電流検出抵抗６４に発生したスイッチング電流信号が入力され、非反転入力端子に出力電圧Ｖｏの誤差分を増幅器６５で反転増幅した誤差信号ΔＶｏを抵抗分圧した信号が入力されている。そして、駆動パルス発生回路４０は、比較器４２によって主スイッチング素子１４のオンの開始後、スイッチング電流信号が上昇して誤差信号ΔＶｏの分圧値に達したタイミングを検出し、そのタイミングに基づいてパルス幅変調された駆動パルスを生成する。
【００３３】
また、比較器４２の非反転入力端子には、第１基準電圧Ｖｒ１を発生させるツェナーダイオード６６が接続されている。通常動作中は誤差信号ΔＶｏの分圧値がツェナー電圧Ｖｒ１よりも低いのでツェナーダイオード６６は動作しないが、出力電流Ｉｏが定格を超えて過電流状態になると誤差信号ΔＶｏの分圧値が上昇してツェナーダイオード６６が導通し、非反転入力端子電圧を第１基準電圧Ｖｒ１に固定する。
【００３４】
可変抵抗素子４６は、コレクタ端子が主スイッチング素子１４のゲート端子に接続され、エミッタ端子が主スイッチング素子１４のソース端子に接続されたＮＰＮトランジスタである。可変制御回路４８は、可変抵抗素子４６のベース・エミッタ端子間に接続された第１抵抗６８と、カソード端子が電流検出回路３８の出力端に接続され、アノード端子が可変抵抗素子４６のベース端子に接続されたツェナーダイオード７０とで構成されている。上述した第２基準電圧Ｖｒ２は、ツェナーダイオード７０の電圧Ｖａと可変抵抗素子４６のベース・エミッタ間順方向電圧Ｖｂとの合計値である。従って、電流検出抵抗６４に発生するスイッチング電流信号が小さいときは、可変抵抗素子４６にベース電流が供給されないので可変抵抗素子４６が大きな抵抗値の状態になり、スイッチング電流信号が第２基準電圧Ｖｒ２に達すると、ツェナーダイオード７０が導通して可変抵抗素子４６にベース電流が流れるので、コレクタ電流を流すことが可能な小さな抵抗値の状態になる。このように、可変制御回路４８は、スイッチング電流信号が第２基準電圧Ｖｒ２に達すると、ベース電流を発生させることによって可変抵抗素子４６の抵抗値を低下させる動作を行う。
【００３５】
また、第１抵抗６８は、可変制御回路４８が出力するベース電流を適度な値に調節するための抵抗である。第１抵抗６８の抵抗値は、スイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達した後、そのピーク値が低下しても所定の期間は可変抵抗素子４６が小さな抵抗値の状態を維持できる程度に大きな抵抗値であり、かつ、その所定の期間が経過した後、速やかに可変抵抗素子４６の抵抗値が大きい状態に変化できる程度に小さな抵抗値に設定されている。
【００３６】
次に、スイッチング電源装置１０の動作を、図３〜図６に基づいて説明する。まず、出力電流Ｉｏが定格以下で動作している通常動作について説明する。通常動作時の各部の動作波形は、図３のタイムチャートのように表わされる。
【００３７】
主スイッチング素子１４は、ＰＷＭ制御回路１６が出力する一定周期の駆動パルスＶ１６によって駆動され、期間ｔ１１〜ｔ１２を１周期Ｔとするスイッチング動作を繰り返す。ここで、説明の便宜のため、転流側スイッチング素子２４がオフして主スイッチング素子１４がオンするまでの遅延時間は十分に短いものとして無視し、主トランス１８の励磁インダクタンスに流れる励磁電流も小さいものとして無視している。
【００３８】
期間ｔ１１に入る直前は、主スイッチング素子１４がオフ、整流側スイッチング素子２０がオフ、転流側スイッチング素子２４がオンしている。期間ｔ１１に入ると、駆動パルスＶ１６がハイレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に上昇してゲート閾値Ｖｔｈ１４を超え、主スイッチング素子１４がオンに転じる。また、駆動パルスがハイレベルに転じたことを示すタイミング信号が信号伝達トランス５６を介して伝達され、第２駆動回路５８の動作により転流側スイッチング素子２４のゲート・ソース端子間の電圧Ｖｇ２４がゲート閾値Ｖｔｈ２４未満まで急峻に低下し、転流側スイッチング素子２４がオフに転じる。また、主スイッチング素子１４がオンすると、主トランス１８の１次巻線１８ａの電圧Ｖ１８ａが急峻に上昇して入力電圧Ｖｉになり、それによって３次巻線１８ｃに相似形の電圧が発生し、第１駆動回路５４の動作により整流側スイッチング素子２０のゲート・ソース端子間電圧がゲート閾値を超えて急峻に上昇し、整流側スイッチング素子２０がオンに転じる。また、転流側スイッチング素子２４と並列の寄生ダイオード３０は、逆方向電圧（Ｖｄ２４）が印加されるのでオフとなる。
【００３９】
主スイッチング素子１４がオンすると、スイッチング電流Ｉｄ１４が流れ始め、図３に示すように、期間ｔ１１の間、時間の経過とともに電流値が所定の傾きで徐々に増加する略台形状の波形となる。この電流Ｉｄ１４は、入力電源１２、主トランス１８、負荷３６及び平滑コンデンサ２８、平滑インダクタ２６、整流側スイッチング素子２０、主トランス１８、主スイッチング素子１４の経路に流れ、そのピーク値が出力電流Ｉｏに略比例した値になる。
【００４０】
ここで、スイッチング電源装置１０は出力電流Ｉｏが定格以下で動作しているので、電流Ｉｄ１４が小さく、過電流保護の第１及び第２基準値Ｉｒ１，Ｉｒ２に達していない。第１基準値Ｉｒ１は、ＰＷＭ制御回路１６の第１基準電圧Ｖｒ１に対応するものであり、比較器４２に入力されるスイッチング電流信号（電圧信号）がＶｒ１になるときの電流Ｉｄ１４がＩｒ１である。同様に、第２基準値Ｉｒ２は、可変制御回路４８の第２基準電圧Ｖｒ２に対応するものであり、可変制御回路４８に入力されるスイッチング電流信号がＶｒ２になるときの電流Ｉｄ１４がＩｒ２である。よって、通常動作中は、ＰＷＭ制御回路１６のツェナーダイオード６６は動作せず、可変制御回路４８の後段の可変抵抗素子４６も状態が変化することなく高い抵抗値を保持する。
【００４１】
期間ｔ１１の終わりは、ＰＷＭ制御回路１６が出力電圧Ｖｏの誤差信号ΔＶｏを小さくなる方向にパルス幅変調する動作によって決定され、主スイッチング素子１４をオンさせるべき期間が経過し、駆動パルスＶ１６がローレベルに転じたところで期間ｔ１１が終了する。
【００４２】
期間ｔ１２に入ると、駆動パルスＶ１６がローレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に低下してゲート閾値Ｖｔｈ１４未満になり、主スイッチング素子１４がオフに転じる。また、主スイッチング素子１４がオフすると、主トランス１８の１次巻線１８ａの電圧Ｖ１８ａは急峻に低下してほぼゼロボルトになり、その後、主トランス１８に蓄積された励磁エネルギーを放出するリセット動作により正弦波状の緩やかな負方向の電圧が発生する。それによって３次巻線１８ｃに相似形の電圧が発生し、第１駆動回路５４の動作により、転流側スイッチング素子２４のゲート・ソース端子間の電圧Ｖｇ２４がゲート閾値Ｖｔｈ２４を超えて上昇し、転流側スイッチング素子２４がオンに転じる。同様に、３次巻線１８ｃの電圧を受けた第１駆動回路５４の動作により、整流側スイッチング素子２０のゲート・ソース端子間電圧が低下してゲート閾値未満になり、整流側スイッチング素子２０がオフに転じる。
【００４３】
主スイッチング素子１４がオフするとスイッチング電流Ｉｄ１４が遮断され入力電源１２からの出力電流Ｉｏの供給が停止する。そして、オンしている転流側スイッチング素子２４に、平滑インダクタ２６の励磁エネルギーが出力電流Ｉｏとして放出される電流が流れる。この電流は、転流側スイッチング素子２４及び寄生ダイオード３０に流れる電流を示す電流Ｉｄ２４の波形のように、時間の経過とともに電流値が所定の傾きで徐々に減少する略台形状の波形となる。この電流Ｉｄ２４は、平滑インダクタ２６、転流側スイッチング素子２４、負荷３６及び平滑コンデンサ２８の経路に流れ、概ねそのピーク値が出力電流Ｉｏとなる。
【００４４】
１次巻線１８ａの電圧Ｖ１８ａが負方向のピーク値を示した後、ゼロボルトに向けて上昇し、３次巻線１８ｃのドットと反対方向の電圧も同様に正電圧からゼロボルトに向けて低下する。そして、転流側スイッチング素子２４のゲート電圧Ｖｇ２４が電圧保持用のツェナーダイオード５２のツェナー電圧Ｖｚまで低下した時点で、ツェナーダイオード５２の動作が停止し、電圧Ｖｇ２４がＶｚに保持される。ツェナー電圧Ｖｚはゲート閾値Ｖｔｈ２４よりも高い値に設定されているので、期間ｔ１２が終了するまで転流側スイッチング素子２４がオンを継続することができる。従って、期間ｔ１２の間、寄生ダイオード３０には順方向電流がほとんど流れず、期間ｔ１２が終了して転流側スイッチング素子２４がオフに転じる時も、逆方向電流（リカバリ電流）がほとんど流れない。
【００４５】
期間ｔ１２の終わりは、ＰＷＭ制御回路１６が主スイッチング素子１４のオンタイミングを一定の時間間隔にしようとする動作によって決定され、主スイッチング素子１４をオフさせるべき期間が経過し、駆動パルスＶ１６がハイレベルに転じたところで期間ｔ１２が終了する。
【００４６】
スイッチング電源装置１０が通常動作をするときは、上記の期間ｔ１１〜ｔ１２を１周期Ｔとするスイッチング動作を繰り返し、第１及び第２基準値Ｉｒ１，Ｉｒ２によってスイッチング電流Ｉｄ１４が制限されることなく、出力電圧Ｖｏを所定の電圧に安定化する。
【００４７】
次に、出力電流Ｉｏが定格を超える過電流状態であり、第１基準値Ｉｒ１に基づくパルス・バイ・パルス式の過電流保護を行う動作について説明する。過電流保護動作時の各部の動作波形は図４のタイムチャートのように表わされ、主スイッチング素子１４は、期間ｔ２１〜ｔ２３を１周期Ｔとするスイッチング動作を繰り返す。
【００４８】
期間ｔ２１に入る直前は、主スイッチング素子１４がオフ、整流側スイッチング素子２０がオフ、転流側スイッチング素子２４がオンしている。期間ｔ２１に入ると、図３の期間ｔ１１とほぼ同様の動作を行う。すなわち、駆動パルスＶ１６がハイレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に上昇してゲート閾値Ｖｔｈ１４を超え、主スイッチング素子１４がオンに転じる。転流側スイッチング素子２４がオフに転じ、整流側スイッチング素子２０がオンに転じる動作も同様である。
【００４９】
主スイッチング素子１４がオンすると、スイッチング電流Ｉｄ１４が流れ始め、図４に示すように、期間ｔ２１の間、時間の経過とともに電流値が所定の傾きで徐々に増加する略台形状の波形となり、そのピーク値が出力電流Ｉｏに略比例した値になる。
【００５０】
スイッチング電源装置１０は出力電流Ｉｏが定格以上の過電流状態で動作しているので、電流Ｉｄ１４が大きく、期間ｔ２１の開始からしばらく経過したときにピーク値が第１基準値Ｉｒ１に達することになる。電流Ｉｄ１４が所定の傾きで上昇して第１基準値Ｉｒ１になると、電流検出回路３８が出力するスイッチング電流信号も上昇して第１基準電圧Ｖｒ１になる。期間ｔ２１は、ＰＷＭ制御回路１６の比較器４２の反転入力端子が受けるスイッチング電流信号のピーク値が第１基準電圧Ｖｒ１に達したところで終了する。
【００５１】
一方、スイッチング電流Ｉｄ１４が第２基準値Ｉｒ２まで上昇せずスイッチング電流信号が第２基準電圧Ｖｒ２未満の範囲にあるので、可変制御回路４８の後段の可変抵抗素子４６の状態も変化することなく高い抵抗値を保持する。
【００５２】
期間ｔ２２に入っても、駆動パルスＶｇはハイレベルに維持され、期間ｔ２１と同様に主スイッチング素子１４がオン、転流側スイッチング素子２４がオフ、整流側スイッチング素子２０がオンを継続する。本来は、比較器４２の反転入力端子にＶｒ１を超えようとするスイッチング電流信号が入力されると、ツェナーダイオード６６が動作して非反転入力端子を第１基準電圧Ｖｒ１に保持し、比較器４２の出力がローレベルに転じ、駆動パルス発生回路４０が駆動パルスＶ１６をローレベルに反転させて保持する、という動作が瞬時に行われるのが理想である。しかしながら、実際には、比較器４２や駆動パルス発生回路４０等の動作遅延により、期間ｔ２２の間は、駆動パルスＶ１６が反転することなくハイレベルを維持する。例えば、市販されているＩＣを使用してＰＷＭ制御回路１６を構成した場合、比較器４２の反転入力端子にＶｒ１を超えようとするスイッチング電流信号が入力されてから、駆動パルスＶ１６がローレベルに反転するまでの時間（遅延時間Ｔｍ）が、５０ｎ〜３００ｎｓｅｃほど存在するのが一般的である。
【００５３】
また、ここでは、スイッチング電流Ｉｄ１４が第１基準値Ｉｒ１に達するものの、第２基準値Ｉｒ２には達しないので、可変制御回路４８の後段の可変抵抗素子４６も変化することなく高い抵抗値を保持する。期間ｔ２２は、期間ｔ２２が開始して遅延時間Ｔｍが経過し、駆動パルスＶ１６がローレベルに反転したところで終了する。
【００５４】
期間ｔ２３に入ると、図３の期間ｔ１２とほぼ同様の動作を行う。すなわち、駆動パルスＶ１６がローレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に低下してゲート閾値Ｖｔｈ１４未満になり、主スイッチング素子１４がオフに転じる。転流側スイッチング素子２４がオンに転じ、整流側スイッチング素子２０がオフに転じる動作も同様である。従って、期間ｔ２３の間、寄生ダイオード３０には順方向電流がほとんど流れず、期間ｔ２３が終了して転流側スイッチング素子２４がオフに転じる時も、逆方向電流（リカバリ電流）がほとんど流れない。
【００５５】
期間ｔ２３は、ＰＷＭ制御回路１６が主スイッチング素子１４のオンのタイミングを一定間隔にしようとする動作により、主スイッチング素子１４をオフさせるべき期間が経過し、駆動パルスＶ１６がハイレベルに転じたところで終了する。
【００５６】
スイッチング電源装置１０が過電流保護動作をするときは、上記の期間ｔ２１〜ｔ２３を１周期Ｔとするスイッチング動作を繰り返す。このような動作により、スイッチング電流Ｉｄ１４のピーク値が第１基準値Ｉｒ１を超えないようにする高速制御を行い、出力電流Ｉｏを制限し、かつ、主スイッチング素子１４のオン時間を短くして出力電圧Ｖｏを低下させることによって、負荷３６や装置内部の回路素子を保護することができる。
【００５７】
次に、負荷３６が非常に低インピーダンスの状態で故障などしたとき（出力短絡時）、第２基準値Ｉｒ２に基づく短絡保護を行う動作について説明する。短絡保護動作時の各部の動作波形は図５のタイムチャートのように表わされ、主スイッチング素子１４は、期間ｔ３１〜ｔ３５を１周期Ｔとするスイッチング動作を繰り返す。
【００５８】
なお、短絡保護動作中は、主スイッチング素子１４のオン時間が非常に短くなるので、図５に示すように、転流側スイッチング素子２４のゲート・ソース端子間の電圧Ｖｇ２４が、全期間にわたってゲート閾値Ｖｔｈ２４に達しない。同様に、図示しない整流側スイッチング素子２０のゲート・ソース端子間電圧もゲート閾値に達しない。従って、以下に説明する短絡保護動作中は、転流側スイッチング素子２４と整流側スイッチング素子２０が全期間にわたってオフしている。
【００５９】
期間ｔ３１に入る直前は、主スイッチング素子１４がオフ、整流側の寄生ダイオード２２がオフしており、転流側の寄生ダイオード３０は順方向の電流Ｉｄ２４を流してオンしている。期間ｔ３１に入ると、駆動パルスＶ１６がハイレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が急峻に上昇してゲート閾値Ｖｔｈ１４を超え、主スイッチング素子１４がオンに転じる。整流側の寄生ダイオード２２も速やかにオンに転じ、順方向の電流を流すことができる状態になる。しかし、転流側の寄生ダイオード３０は、上述したように逆回復時間が長いＰＮ接合型のダイオードのため、速やかにオフすることができず、逆方向のリカバリ電流が流れる（リカバリ動作）。
【００６０】
このリカバリ電流成分は、入力電源１２、主トランス１８、転流側の寄生ダイオード３０、整流側の寄生ダイオード２２、主トランス１８、主スイッチング素子１４の経路に流れ、図５の電流Ｉｄ１４，Ｉｄ２４の波形に示すように非常に急峻に増加する。リカバリ電流の経路は非常にインピーダンスが低く、主トランス１８が有する小さな漏れインダクタンスや主スイッチング素子１４のオン・スピード等の要因によって制限されるのみであり、電流増加の傾きが非常に急峻になる。
【００６１】
主スイッチング素子１４がオンすると、上記のリカバリ動作の影響で、スイッチング電流Ｉｄ１４が瞬時に第１基準値Ｉｒ１に達する。すると、ＰＷＭ制御回路１６が、図４で説明した過電流保護の動作を開始するが、駆動パルスＶ１６のハイレベルの時間をＰＷＭ制御回路１６が有する遅延時間Ｔｍよりも短くすることはできない。従って、主スイッチング素子１４のオン時間が短くならないので、スイッチング電流Ｉｄ１４が第１基準値Ｉｒ１を超えてさらに上昇し、遅延時間Ｔｍが経過する前に第２基準値Ｉｒ２に達する。
【００６２】
電流Ｉｄ１４が第２基準値Ｉｒ２になると、電流検出回路３８が出力するスイッチング電流信号も上昇して第２基準電圧Ｖｒ２になる。期間ｔ３１は、可変制御回路４８に入力されるスイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達したところで終了する。
【００６３】
期間ｔ３２に入っても、ＰＷＭ制御回路１６の駆動パルスＶ１６は、上記の遅延時間Ｔｍの影響でハイレベルを継続し、バッファ回路４４が主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４をゲート閾値Ｖｔｈ１４よりも十分高い電圧に保持しようとする。
【００６４】
一方、可変制御回路４８は、電流検出回路３８が出力するスイッチング電流信号がツェナーダイオード７０の電圧Ｖａと可変抵抗素子４６のベース・エミッタ間順方向電圧Ｖｂとの合計値である第２基準電圧Ｖｒ２を超えようとすると、ツェナーダイオード７０が導通することによって可変抵抗素子４６に所定のベース電流を供給し、可変抵抗素子４６がコレクタ電流を流すようになって等価的にコレクタ・エミッタ間の抵抗値が小さくなり、主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が低下する。このとき、可変制御回路４８は、可変抵抗素子４６の抵抗値を低下させ、電圧Ｖｇ１４がゲート閾値Ｖｔｈ１４を下回らない範囲でゲート閾値Ｖｔｈ１４に近い電圧になるように制御する。従って、ＭＯＳ型ＦＥＴである主スイッチング素子１４は、所定の大きな導通抵抗をもってオンする状態になる。
【００６５】
このように、期間ｔ３２では、主スイッチング素子１４の導通抵抗を増加させることによって、電流Ｉｄ１４，Ｉｄ２４のピーク値を小さく抑える動作が行われる。このとき、第１抵抗６８の調整により可変抵抗素子４６に流れるベース電流が最適化されているので、電流Ｉｄ１４，Ｉｄ２４のピーク値が低下し、スイッチング電流信号が第２基準電圧Ｖｒ２よりも低くなり、可変制御回路４８から可変抵抗素子４６へのベース電流の供給が止まっても、遅延時間Ｔｍが経過するまでの間は、可変抵抗素子４６が抵抗値を低下させる動作を継続する。
【００６６】
期間ｔ３２は、ＰＷＭ制御回路１６に第１基準電圧Ｖｒ１を超えるスイッチング電流信号が入力されてから遅延時間Ｔｍが経過し、駆動パルスＶ１６がローレベルに反転したところで終了する。
【００６７】
期間ｔ３３に入ると、駆動パルスＶ１６がローレベルに転じ、バッファ回路４４を介して主スイッチング素子１４のゲート・ソース端子間の電圧Ｖｇ１４が低下してゲート閾値Ｖｔｈ１４未満になり、主スイッチング素子１４がオフに転じる。すると、電流Ｉｄ１４，Ｉｄ２４の経路が、主スイッチング素子１４内部のドレイン・ソース端子間に存在する図示しない寄生コンデンサに切り替わる。整流側の寄生ダイオード２２はオンを継続し、転流側の寄生ダイオード３０もリカバリ動作を継続する。
【００６８】
その後、転流側の寄生ダイオード３０のリカバリ動作がある程度回復し、電流Ｉｄ１４，Ｉｄ２４がゼロアンペアに近くなって電圧Ｖｄ２４が上昇し始めたところで期間ｔ３３が終了する。
【００６９】
期間ｔ３４に入ると、主スイッチング素子１４はオフを継続し、整流側の寄生ダイオード２２はオンを継続し、転流側の寄生ダイオード３０のリカバリ動作の回復が進んだことによって、寄生ダイオード３０の両端にサージ状の電圧Ｖｄ２４が発生する。このサージ状の電圧Ｖｄ２４のピーク値は、期間ｔ３４が開始する時の電流Ｉｄ２４に大きく依存するが、上述した期間ｔ３２の動作によって電流Ｉｄ２４が小さく抑えられているので、電圧Ｖｄ２４が危険電圧にまで上昇する心配はない。
【００７０】
その後、転流側の寄生ダイオード３０のリカバリ動作が回復し、平滑インダクタ２６が放出する電流が順方向に流れ始めたところで期間ｔ３４が終了する。
【００７１】
期間ｔ３５に入ると、主スイッチング素子１４はオフを継続し、整流側の寄生ダイオードが逆方向にバイアスされてオフに転じる。そして、転流側の寄生ダイオード３０に、平滑インダクタ２６の励磁エネルギーが出力電流Ｉｏとして放出される電流が順方向に流れ始め、電圧Ｖｄ２４がほぼゼロボルトに低下する。この電流は、電流Ｉｄ２４の波形のように、時間の経過とともに電流値が所定の傾きで徐々に減少する略台形状の波形となる。この電流Ｉｄ２４は、平滑インダクタ２６、寄生ダイオード３０、負荷３６及び平滑コンデンサ２８の経路に流れ、概ねそのピーク値が出力電流Ｉｏとなる。
【００７２】
期間ｔ３５は、ＰＷＭ制御回路１６が主スイッチング素子１４のオンのタイミングを一定間隔にしようとする動作により、主スイッチング素子１４をオフさせるべき期間が経過し、駆動パルスＶ１６がハイレベルに転じたところで終了する。
【００７３】
スイッチング電源装置１０が短絡保護動作をするときは、上記の期間ｔ３１〜ｔ３５を１周期Ｔとするスイッチング動作を繰り返す。このような動作により、スイッチング電流Ｉｄ１４のピーク値が第２基準値Ｉｒ２を超えないように制限する高速制御を行い、転流側の寄生ダイオード３０に逆方向に流れるリカバリ電流を制限し、転流側スイッチング素子２４のドレイン・ソース端子間の電圧Ｖｄ２４が危険電圧まで上昇するのを防止する。また、他の回路素子に対しても過剰な電気的ストレスが加わらないように保護することができ、同時に出力電流Ｉｏも制限され、故障した負荷３６が焼損する事故を未然に防止することができる。
【００７４】
例えば、上記実施形態のスイッチング電源装置１０に可変抵抗素子４６と可変制御回路４８を設けていない不完全なスイッチング電源装置の場合、出力短絡時に適切な短絡保護が行われない。
【００７５】
この不完全なスイッチング電源装置は、第２基準値Ｖｒ２に基づいてスイッチング電流Ｉｄ１４を制限する機能を有していないので、図６に示すように、期間ｔ４１に入ったときに流れ始める電流Ｉｄ１４，Ｉｄ２４が、遅延時間Ｔｍが経過するまで増加し続ける。そして、期間ｔ４２に入って主スイッチング素子１４がオフすることによって初めて電流Ｉｄ１４，Ｉｄ２４の増加が抑制され、期間ｔ４３に入る直前の電流Ｉｄ１４，Ｉｄ２４が、図５の期間ｔ３４に入る直前の電流Ｉｄ１４，Ｉｄ２４よりも大きくなってしまう。その結果、期間ｔ４３に入って寄生ダイオード３０の両端に発生するサージ状の電圧Ｖｄ２４が非常に高くなり、転流側スイッチング素子２４に大きな電気的ストレスが加わることになる。
【００７６】
この場合、転流側スイッチング素子２４が故障しないように、定格電圧の高いＭＯＳ型ＦＥＴを選択する必要がある。しかし、ＭＯＳ型ＦＥＴは定格電圧が高いものほど導通抵抗が大きくなるという傾向があるので、定格電圧の高いＭＯＳ型ＦＥＴを選択することによって通常動作中の整流損失が大きくなり、外形が大きく高価なＭＯＳ型ＦＥＴを選択しなければならなくなる。
【００７７】
以上説明したように、スイッチング電源装置１０は、主スイッチング素子１４に流れるスイッチング電流Ｉｄ１４を第１基準値Ｉｒ１に基づいて制限する過電流保護機能と、第１基準値Ｉｒ１よりも大きい第２基準値Ｉｒ２に基づいて高速に制限する短絡保護機能とを備えている。従って、負荷３６が故障して出力が短絡し、転流側スイッチング素子２４の同期整流動作が停止し、転流側の寄生ダイオード３０にリカバリ電流Ｉｄ２４が流れた時、スイッチング電流Ｉｄ１４及びリカバリ電流Ｉｄ２４を小さく抑え、転流側スイッチング素子２４のドレイン・ソース端子間に過大な電圧Ｖｄ２４が発生するのを防止することができる。従って、転流側スイッチング素子２４として、定格電圧が低く導通抵抗の小さいＭＯＳ型ＦＥＴを選択することができ、低損失化を図ることができる。
【００７８】
また、可変抵抗素子４６及び可変制御回路４８は、ＮＰＮトランジスタ、ツェナーダイオード、抵抗という３点の部品を組み合わせてシンプルに構成することができ、狭いスペースにも容易に実装することができる。
【００７９】
次に、上記のスイッチング電源装置１０の第１変形例について、図７に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第１変形例では、上記のＰＷＭ制御回路１６に代えて、スロープ補正回路８０を有したＰＷＭ制御回路８２が設けられ、上記の電流検出回路３８に代えて、電流検出抵抗６４を主スイッチング素子１４のソース端子側に挿入することによって電流トランス６０等を省略した電流検出回路８４が設けられている。さらに、上記のバッファ回路４４が省略され、上記の可変抵抗素子４６のコレクタ端子側に抵抗４６ａが挿入され、上記の可変制御回路４８の第１抵抗６８と並列に電圧保持コンデンサ９０が接続されている。その他の構成は、上記実施形態と同様である。
【００８０】
例えば、出力電力の小さいスイッチング電源装置や高入力電圧仕様のスイッチング電源装置の場合、主スイッチング素子１４に流れるスイッチング電流Ｉｄ１４が小さいので、電流検出抵抗６４に直接スイッチング電流Ｉｄ１４を流しても大きな損失が発生しない。従って、電流検出回路８４を使用して構成を簡単化することができる。また、主スイッチング素子１４として、ゲート・ソース端子間の駆動が容易な定格電流の小さいＭＯＳ型ＦＥＴを選択することができるので、バッファ回路４４を省略することができる。
【００８１】
ＰＷＭ制御回路８２のスロープ補正回路８０は、誤差信号ΔＶｏに基づくカレントモード式のパルス幅変調を行うときに問題となる電流発振現象を防止するために設けられたもので、図７に示すように、スイッチング周期に同期してスイッチ８６がオン・オフすることによって、比較器４２の反転入力端子と電流検出回路８４の出力との間に挿入した抵抗８８の両端にノコギリ波状の補正電圧Ｖｄを発生させる動作を行う。
【００８２】
スロープ補正回路８０を設けることで、過電流保護動作及び短絡保護動作に関して以下のような差異が生じる。上記実施形態の場合は、第１基準電圧Ｖｒ１が、ツェナーダイオード６６が導通した時のツェナー電圧で定まる一定の電圧であったが、第１変形例の場合は、第１基準電圧Ｖｒ１が、ツェナーダイオード６６が導通した時のツェナー電圧Ｖｃから補正電圧Ｖｄを差し引いた電圧（時間と共に補正電圧Ｖｄの範囲で変化する電圧）になる。しかしながら、第１基準電圧Ｖｒ１を第２基準電圧Ｖｒ２を超えない範囲に設定することにより、図５、図６を用いて説明した上記実施形態の動作と同様の動作を行い、スイッチング電流Ｉｄ１４を制限することができる。
【００８３】
上記実施形態では、出力短絡時、スイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達した後、遅延時間Ｔｍが経過するまでの間、可変抵抗素子４６が小さな抵抗値の状態を維持し、かつ遅延時間Ｔｍが経過した後、速やかに可変抵抗素子４６の抵抗値を大きく変化させる、という動作を第１抵抗６８の調整により実現していた。しかし、第１抵抗６８だけでは調整が困難な場合は、図７の第１変形例のように、可変抵抗素子４６のコレクタ端子側に所定の抵抗４６ａを挿入したり、第１抵抗６８と並列に電圧保持コンデンサ９０を接続したりすることにより、調整を容易にすることができる。
【００８４】
次に、上記のスイッチング電源装置１０の第２変形例について、図８に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第２変形例では、上記のＰＷＭ制御回路１６に代えて、誤差信号ΔＶｏに基づくボルテージモード式のパルス幅変調を行う駆動パルス発生回路９１と、反転入力端子に電流検出回路９６のスイッチング電流信号が入力され、非反転入力端子に負の第１基準電圧Ｖｒ１が入力される比較器４２とで成るＰＷＭ制御回路９２とが設けられている。また、上記の可変制御回路４８のツェナーダイオード７０が第２抵抗９４に置き換えられ、第１抵抗６８と並列に電圧保持コンデンサ９０が接続されている。また、上記実施形態の電流検出回路３８に代えて第１変形例の電流検出回路８４が設けられ、電流検出回路８４と直列に、負のスイッチング電流信号を発生し比較器４２の反転入力端子に向けて出力する電流検出回路９６が新たに設けられている。その他の構成は、上記実施形態と同様である。
【００８５】
第２変形例のＰＷＭ制御回路９２は、比較器４２の非反転入力端子に負の第１基準電圧Ｖｒ１が入力されているので、その反転入力端子に負のスイッチング電流信号を入力しなければならない。そこで、電流検出回路８４とは別に、スイッチング電流Ｉｄ１４に比例した負のスイッチング電流信号を出力する電流検出回路９６が設けられている。電流検出回路９６は、スイッチング電流Ｉｄ１４が流れて負の電圧が発生する電流検出抵抗９８と、その負電圧を分圧する分圧抵抗１００ａ，１００ｂと、分圧抵抗１００ｂに発生する負のスイッチング電流信号からスパイク成分を除去するコンデンサ１０２で構成されている。このコンデンサ１０２は、可変抵抗素子４６の抵抗値を高速に変化させる動作には影響しない。また、可変抵抗素子４６の抵抗値制御の調整のしやすさを考慮し、可変制御回路４８に第２抵抗９４が設けられている。
【００８６】
このように構成の一部が変更された第２変形例においても、過電流保護動作及び短絡保護動作に関しては、図５、図６を用いて説明した上記実施形態の動作と同様の動作を行い、スイッチング電流Ｉｄ１４を制限することができる。
【００８７】
なお、この発明のスイッチング電源装置は、上記実施形態及び変形例に限定されるものではない。例えば、上記実施形態及び変形例では、出力短絡時、スイッチング電流信号のピーク値が第２基準電圧Ｖｒ２に達した後、遅延時間Ｔｍが経過するまでの間、可変抵抗素子４６が小さな抵抗値の状態を維持し、かつ遅延時間Ｔｍが経過した後、速やかに可変抵抗素子４６の抵抗値を大きく変化させる、という動作を行う構成になっているが、遅延時間Ｔｍが経過する前に可変抵抗素子４６の抵抗値が大きく変化するよう設定してもよい。この場合、遅延時間Ｔｍの間に主スイッチング素子が複数回オン・オフし、主スイッチンング素子１４のクロス損失が増加する可能性がある。しかし、遅延時間Ｔｍというごく短い期間だけの動作であり、主スイッチング素子１４の損失増加はさほど大きくない。従って、主スイッチング素子１４が故障する心配がなければ、このような動作を許容することができる。
【００８８】
また、同期整流駆動回路は、上記実施形態のような主トランスの巻線に発生する電圧を利用した巻線駆動方式に限定するものではなく、出力短絡時など主スイッチング素子のオン時間が一定以下に短くなると、転流側スイッチング素子をオフ状態に保持する機能を備えたものであれば、例えば、転流側スイッチング素子を、主トランスの２次側に設けた専用ＩＣを用いて駆動する方式や、ＰＷＭ制御回路の駆動パルスを駆動トランスを介して転流側スイッチング素子に伝達して駆動する方式などであってもよい。
【符号の説明】
【００８９】
１０ スイッチング電源装置
１４ 主スイッチング素子
１６，８２，９２ ＰＷＭ制御回路
１８ 主トランス
２０ 整流側スイッチング素子
２４ 転流側スイッチング素子
２２，３０ 寄生ダイオード
３２ 同期整流駆動回路
３４ 平滑回路
３８，８４，９６ 電流検出回路
４６ 可変抵抗素子
４８ 可変制御回路
６８ 第１抵抗
７０ ツェナーダイオード
９０ 電圧保持コンデンサ
９４ 第２抵抗
Ｉｒ１ 第１基準値
Ｉｒ２ 第２基準値
Ｖｒ１ 第１基準電圧
Ｖｒ２ 第２基準電圧
【特許請求の範囲】
【請求項１】
入力電源と直列に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、所定のスイッチング周波数でオン・オフすることによって入力電圧を断続し交流電圧を発生させる主スイッチング素子と、
前記交流電圧が印加される１次巻線及びそれに磁気結合した２次巻線を有する主トランスと、
一端が前記２次巻線の一端に接続され、前記主スイッチング素子がオンの期間中に前記２次巻線に発生した電圧を整流する整流側スイッチング素子と、
前記２次巻線の他の一端と前記整流側スイッチング素子の他の一端にドレイン端子とソース端子が各々接続され、前記主スイッチング素子がオフの期間中にオンして前記ソース端子から前記ドレイン端子の向きに電流を流すＮ−ｃｈのＭＯＳ型ＦＥＴである転流側スイッチング素子と、
前記転流側スイッチング素子の内部のドレイン・ソース端子間に形成された寄生ダイオードと、
前記転流側スイッチング素子をオン・オフ駆動する回路であって、前記主スイッチング素子のオン時間が一定以下に短くなると、前記転流側スイッチング素子をオフ状態に保持する同期整流駆動回路と、
平滑チョーク及び平滑コンデンサで成るローパスフィルタであって、前記転流側スイッチング素子のドレイン・ソース端子間にその入力側が接続され、前記平滑コンデンサ両端に直流の出力電圧を生成して負荷に電力を供給する平滑回路と、
前記主スイッチング素子に流れるスイッチング電流を検出する電流検出回路と、
前記出力電圧の誤差信号に基づいてパルス幅変調した矩形の駆動パルスを出力して前記主スイッチング素子のオン・オフを制御すると共に、前記電流検出回路の出力信号を受け前記スイッチング電流のピーク値が第１基準値に達すると前記主スイッチング素子をオフさせるため前記駆動パルスをローレベルにするパルス・バイ・パルス式の過電流保護動作を行うＰＷＭ制御回路と、を備えたシングルエンディッド・フォワード型のスイッチング電源装置において、
前記主スイッチング素子のゲート・ソース端子間に接続された可変抵抗素子と、前記電流検出回路の出力信号に基づいて前記可変抵抗素子の抵抗値を変化させる可変制御回路とを備え、
前記可変制御回路は、前記電流検出回路の出力信号を受けスイッチング周期ごとに前記スイッチング電流のピーク値と前記第１基準値よりも高い第２基準値とを比較し、前記スイッチング電流が前記第２基準値に達すると前記可変抵抗素子の抵抗値を低下させ、前記主スイッチング素子のゲート・ソース端子間電圧を上げないように制御することによって前記スイッチング電流のピーク値の上昇を抑制し、前記転流側スイッチング素子の寄生ダイオードのリカバリ電流のピーク値を制限することを特徴とするスイッチング電源装置。
【請求項２】
前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記可変抵抗素子の抵抗値を低下させる動作を継続する請求項１記載のスイッチング電源装置。
【請求項３】
前記抵抗値可変素子は、コレクタ端子が前記主スイッチング素子のゲート端子側に接続され、エミッタ端子が前記主スイッチング素子のソース端子に接続されたＮＰＮトランジスタであり、
前記可変制御回路は、前記ＮＰＮトランジスタのベース電流を制御することによって前記ＮＰＮトランジスタのコレクタ・エミッタ端子間の導通抵抗を変化させる請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、
前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、カソード端子が前記電流検出回路の出力端に接続され、アノード端子が前記ＮＰＮトランジスタのベース端子に接続されたツェナーダイオードとで構成されている請求項３記載のスイッチング電源装置。
【請求項５】
前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、
前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、両端が前記電流検出回路の出力端と前記ＮＰＮトランジスタのベース端子の間に接続された第２抵抗とで構成されている請求項３記載のスイッチング電源装置。
【請求項６】
前記第１抵抗と並列に電圧保持コンデンサが接続され、
前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記ＮＰＮトランジスタのベース電流を前記電圧保持コンデンサから供給することによって、前記可変抵抗素子の抵抗値を低下させる動作を継続する請求項４又は５記載のスイッチング電源装置。
【請求項１】
入力電源と直列に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、所定のスイッチング周波数でオン・オフすることによって入力電圧を断続し交流電圧を発生させる主スイッチング素子と、
前記交流電圧が印加される１次巻線及びそれに磁気結合した２次巻線を有する主トランスと、
一端が前記２次巻線の一端に接続され、前記主スイッチング素子がオンの期間中に前記２次巻線に発生した電圧を整流する整流側スイッチング素子と、
前記２次巻線の他の一端と前記整流側スイッチング素子の他の一端にドレイン端子とソース端子が各々接続され、前記主スイッチング素子がオフの期間中にオンして前記ソース端子から前記ドレイン端子の向きに電流を流すＮ−ｃｈのＭＯＳ型ＦＥＴである転流側スイッチング素子と、
前記転流側スイッチング素子の内部のドレイン・ソース端子間に形成された寄生ダイオードと、
前記転流側スイッチング素子をオン・オフ駆動する回路であって、前記主スイッチング素子のオン時間が一定以下に短くなると、前記転流側スイッチング素子をオフ状態に保持する同期整流駆動回路と、
平滑チョーク及び平滑コンデンサで成るローパスフィルタであって、前記転流側スイッチング素子のドレイン・ソース端子間にその入力側が接続され、前記平滑コンデンサ両端に直流の出力電圧を生成して負荷に電力を供給する平滑回路と、
前記主スイッチング素子に流れるスイッチング電流を検出する電流検出回路と、
前記出力電圧の誤差信号に基づいてパルス幅変調した矩形の駆動パルスを出力して前記主スイッチング素子のオン・オフを制御すると共に、前記電流検出回路の出力信号を受け前記スイッチング電流のピーク値が第１基準値に達すると前記主スイッチング素子をオフさせるため前記駆動パルスをローレベルにするパルス・バイ・パルス式の過電流保護動作を行うＰＷＭ制御回路と、を備えたシングルエンディッド・フォワード型のスイッチング電源装置において、
前記主スイッチング素子のゲート・ソース端子間に接続された可変抵抗素子と、前記電流検出回路の出力信号に基づいて前記可変抵抗素子の抵抗値を変化させる可変制御回路とを備え、
前記可変制御回路は、前記電流検出回路の出力信号を受けスイッチング周期ごとに前記スイッチング電流のピーク値と前記第１基準値よりも高い第２基準値とを比較し、前記スイッチング電流が前記第２基準値に達すると前記可変抵抗素子の抵抗値を低下させ、前記主スイッチング素子のゲート・ソース端子間電圧を上げないように制御することによって前記スイッチング電流のピーク値の上昇を抑制し、前記転流側スイッチング素子の寄生ダイオードのリカバリ電流のピーク値を制限することを特徴とするスイッチング電源装置。
【請求項２】
前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記可変抵抗素子の抵抗値を低下させる動作を継続する請求項１記載のスイッチング電源装置。
【請求項３】
前記抵抗値可変素子は、コレクタ端子が前記主スイッチング素子のゲート端子側に接続され、エミッタ端子が前記主スイッチング素子のソース端子に接続されたＮＰＮトランジスタであり、
前記可変制御回路は、前記ＮＰＮトランジスタのベース電流を制御することによって前記ＮＰＮトランジスタのコレクタ・エミッタ端子間の導通抵抗を変化させる請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、
前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、カソード端子が前記電流検出回路の出力端に接続され、アノード端子が前記ＮＰＮトランジスタのベース端子に接続されたツェナーダイオードとで構成されている請求項３記載のスイッチング電源装置。
【請求項５】
前記電流検出回路は、前記スイッチング電流を電圧信号に変換して出力し、
前記可変制御回路は、両端が前記ＮＰＮトランジスタのベース・エミッタ端子間に接続された第１抵抗と、両端が前記電流検出回路の出力端と前記ＮＰＮトランジスタのベース端子の間に接続された第２抵抗とで構成されている請求項３記載のスイッチング電源装置。
【請求項６】
前記第１抵抗と並列に電圧保持コンデンサが接続され、
前記可変制御回路は、前記スイッチング電流のピーク値が前記第２基準値に達した後、前記ＰＷＭ制御回路の過電流保護動作の遅延時間が経過するまでの期間、前記ＮＰＮトランジスタのベース電流を前記電圧保持コンデンサから供給することによって、前記可変抵抗素子の抵抗値を低下させる動作を継続する請求項４又は５記載のスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１５７１９１（Ｐ２０１２−１５７１９１Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１５１６５（Ｐ２０１１−１５１６５）
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
[ Back to top ]