説明

ソレノイド駆動回路

【課題】 ソレノイドの短絡を適正に検出(故障検出)することができるソレノイド駆動回路を提供する。
【解決手段】 ソレノイド8の一端部8aは第1分圧回路21及び第1フィルタ22を介し、他端部8bは第2分圧回路23及び第2フィルタ24を介してマイコン15に接続され、ソレノイド8の一端部8a及び他端部8bでタイミングを合せて得られる一端側電圧V1及び他端側電圧V2が、時間差をもってA/D変換回路に入力され、マイコンコア部がA/D変換回路からの両信号に基づいて短絡発生の有無を判定する。短絡発生の有無の判定を、A/D変換回路に関して一つのA/D変換回路で行えるので、構成を簡易化できる。ソレノイドの短絡検出を、タイミングを合せて得られる一端側電圧V1及び他端側電圧V2を用いて行うので、短絡の検出精度を向上できる。

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、自動車のサスペンション制御装置などに用いられるソレノイド駆動回路に関する。
【0002】
【従来の技術】従来のソレノイド駆動回路の一例として、例えば、特開平6−42572号公報に示されたものがあり、これは、比例ソレノイドバルブ及び減衰特性可変型のショックアブソーバを有するサスペンション制御装置に用いられ、比例ソレノイドバルブのソレノイドに供給する電流を調整して比例ソレノイドバルブに備えた可動体を変位させ、ショックアブソーバの減衰特性を変化させられるようにし、ソレノイドを含む比例ソレノイドバルブをショックアブソーバの内側に設け、車体側に設けられた電源にリード線を介してソレノイドを接続するようにしている。
【0003】ところで、上述したソレノイド駆動回路では、ソレノイドがショックアブソーバの内側に配置され、スペース上の制約があることなどから、ソレノイドの一端側及び他端側に接続される2本のリード線を近接させて、例えばピストンロッドの中空部を介して外部に引出すようにしている。このため、場合によってはリード線を介してソレノイドが短絡し、適正な減衰力特性が得られないといった事が生じ得た。このようなソレノイドの短絡に対して検出を適切に行うことが望まれるが、上記従来技術では上記短絡の検出(故障検出)を行うようになっていなかった。
【0004】これに対して、ソレノイドの一端側及び他端側に対応して2つのA/D変換回路を設けると共に、2つのA/D変換回路からの信号を入力し、正常時及び短絡時においてソレノイドの一端側及び他端側の電圧に差があることに基づいて短絡の発生の有無を判定する故障判定回路を設け、上述したソレノイドの短絡の検出を行うようにすることが考えられる。
【0005】
【発明が解決しようとする課題】しかしながら、上述したように2つのA/D変換回路を設けてソレノイドの短絡の検出を行なう場合、A/D変換回路が2つあることからその分、構成が複雑になってしまう。このような複雑化を避けるために、A/D変換回路を1つとし、ソレノイドの一端側及び他端側の電圧を2回に分けてリアルタイムで検出し、A/D変換回路に入力させることが考えられる。しかし、この場合、ソレノイドの一端側及び他端側の検出タイミングに時間差が生じてしまい、短絡の検出を適正には行えないという問題がある。
【0006】本発明は、上記事情に鑑みてなされたもので、ソレノイドの短絡を適正に検出(故障検出)することができるソレノイド駆動回路を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の発明は、電源からソレノイドへの電流供給を制御する制御回路を有し、該制御回路に、ソレノイドの一端側及び他端側の電圧にそれぞれ相当するアナログの電圧信号を順次入力してデジタル信号に変換する一のA/D変換回路と、該A/D変換回路からの前記両デジタル信号に基づいて故障判定を行う故障判定回路とを備え、前記ソレノイドの一端側及び他端側の電圧は、タイミングを合せて得られたものであることを特徴とする。請求項2記載の発明は、請求項1記載の構成において、ソレノイドの一端側及び他端側でタイミングを合せて得られた電圧にそれぞれ相当する電圧信号を時間差を持たせてA/D変換回路に入力するように、当該ソレノイドの一端側及び他端側のうち少なくとも一方に遅延回路を設けたことを特徴とする。
【0008】請求項3記載の発明は、請求項1記載の構成において、ソレノイドの一端側及び他端側のそれぞれと制御回路との間には、ソレノイドの一端側及び他端側の電圧をタイミングを合せて得られるように、同時にオンオフ作動される開閉手段を設け、該両開閉手段の後段にはそれぞれコンデンサを設けたことを特徴とする。請求項4記載の発明は、請求項1記載の構成において、ソレノイドの一端側及び他端側のそれぞれと制御回路との間には、ソレノイドの一端側及び他端側の電圧をタイミングを合せて得られるように、同時に作動されるサンプルホールド回路を設け、該両サンプルホールド回路の後段にはそれぞれコンデンサを設けたことを特徴とする。
【0009】
【発明の実施の形態】以下、本発明に係るソレノイド駆動回路1をセミアクティブサスペンション制御装置(以下、サスペンション制御装置という。)2に適用した実施の形態(第1実施の形態)を図1ないし図5に基づいて説明する。図1ないし図3において、車両3の車体4と車軸5との間にはサスペンション制御装置2の減衰特性可変型のショックアブソーバ6が介装されており、車両3の操縦安定性及び乗り心地の向上を図るようにしている。
【0010】ショックアブソーバ6の内側には比例ソレノイドバルブ7が設けられている。比例ソレノイドバルブ7は、ソレノイド8及びこのソレノイド8への供給電流に応じて変位する可動体9を有し、可動体9の変位に応じて油液10の通過量を調整するようにしている。ショックアブソーバ6は、供給電流ひいては可動体9の変位に応じた大きさの減衰力で作動するようになっている。
【0011】ソレノイド8の一端部8a(一端側)は抵抗値R1のシャント抵抗11及び抵抗値R2のFET12を介して接地されている。また、ソレノイド8の他端部8b(他端側)は、リレー13の常開接点13aを介してバッテリ14(電源)のプラス端子(符号省略)に接続されている。バッテリ14のマイナス端子(符号省略)は接地されている。
【0012】FET12のゲート12Gは抵抗R10を介してマイコン15(制御回路)の端子IO1に接続されており、端子IO1から出力されるPWM信号を入力するようにしている。リレー13のコイル13bは、リレードライバ16を介してマイコン15の端子IO2に接続されており、端子IO2からの信号に応じて励磁されて常開接点13aを閉じるようにしている。リレードライバ16は、直列接続された抵抗17及びトランジスタ18からなっている。
【0013】ソレノイド8の一端部8aは、直列接続された分圧回路(第1分圧回路)21及びフィルタ(第1フィルタという。)22〔遅延回路〕を介してマイコン15の端子AN1に接続されている。第1分圧回路21は、一端部R3aがソレノイド8の一端部8aに接続され他端部R3bが第1フィルタ22に接続された抵抗R3と、一端部R4aが抵抗R3の他端部R3bに接続され、他端部R4bが接地された抵抗R4とからなっている。第1フィルタ22は、端子AN1と第1分圧回路21との間に介装される抵抗R5と、一端側C1aが抵抗R5の端子AN1側の端子に接続され、他端側C1bが接地されたコンデンサC1とからなっており、後述する大きさ(1μs)の時定数を有している。
【0014】ソレノイド8の他端部8bは、直列接続された分圧回路(第2分圧回路)23及びフィルタ(第2フィルタという。)24〔遅延回路〕を介してマイコン15の端子AN2に接続されている。第2分圧回路23は、一端部R6aがソレノイド8の他端部8bに接続され他端部R6bが第2フィルタ24に接続された抵抗R6と、一端部R7aが抵抗R6の他端部R6bに接続され、他端部R7bが接地された抵抗R7とからなっている。第2フィルタ24は、端子AN2と第2分圧回路23との間に介装される抵抗R8と、一端側C2aが抵抗R8の端子AN2側の端子に接続され、他端側C2bが接地されたコンデンサC2とからなり、後述する大きさ(4.3μs)の時定数を有している。第1、第2フィルタ22,24は、両時定数が所定の大きさの差(3.3μs)をなすものになっている。
【0015】また、シャント抵抗11の両端部は、差動アンプ25を介してマイコン15の端子AN3に接続されている。差動アンプ25の2つの入力端子のうち一方の入力端子(第1入力端子)25aは、シャント抵抗11のソレノイド8側の端子(符号省略)に接続され、他方の入力端子(第2入力端子)25bは、シャント抵抗11のFET12側の端子(符号省略)に接続されている。差動アンプ25の出力端子25cがマイコン15の端子AN3に接続されている。差動アンプ25の出力信号は、増幅されて前記端子IO1から出力されるPWM信号の制御に用いられるようになっている。差動アンプ25の第2入力端子25bと第2分圧回路23のソレノイド8側の端子(抵抗R6の一端部6a)との間にはフライホイールダイオード26が介装されている。
【0016】マイコン15は、端子AN1、端子AN2及び端子AN3にそれぞれ接続されたアナログスイッチ(それぞれ、第1、第2、第3アナログスイッチという。)27,28,29と、第1、第2、第3アナログスイッチ27,28,29からの信号を選択的に入力するサンプルホールド回路30と、サンプルホールド回路30からのアナログ信号(少なくとも第1、第2アナログスイッチ27,28からの信号)をデジタル信号に変換する一つのA/D変換回路31と、A/D変換回路31及び第1、第2、第3アナログスイッチ27,28,29に接続されて図示しないメモリに格納された制御プログラムに従って演算制御を行うマイコンコア部32とを備えている。マイコンコア部32は、A/D変換回路31からの信号に基づいて後述するようにソレノイド8の短絡発生の有無を判定するようになっており、故障判定回路を構成している。
【0017】A/D変換回路31は、第1アナログスイッチ27からの信号、第2アナログスイッチ28からの信号の順にA/D変換を行うようにしている。A/D変換回路31のA/D変換時間は、10ビットの分解能でクロックが10MHzの場合、3.3μsであり、第1フィルタ22の時定数は1μsとされ、第2フィルタ24の時定数は、A/D変換回路31のA/D変換時間(3.3μs)及び第1フィルタ22の時定数(1μs)を考慮して4.3μsとされている。
【0018】第1、第2、第3アナログスイッチ27,28,29は、マイコンコア部32によりオンオフ制御され、オンオフ制御に応じて端子AN1、端子AN2又は端子AN3の電圧をそれぞれ別個にサンプルホールド回路30に入力する(呼び込む)ようにされている。例えば、端子AN1の電圧をサンプルホールド回路30に入力する(呼び込む)ときは、第1アナログスイッチ27がオンされ、このときその他の第2、第3アナログスイッチ28,29はオフされる。上記オン設定を、第1アナログスイッチ27 → 第2アナログスイッチ28 → 第3アナログスイッチ29の順に行ない、電圧を別個にサンプリングするようにしている。
【0019】本第1実施の形態では、第1フィルタ22及び第2フィルタ24の時定数の差に応じて端子AN1及び端子AN2に電圧(一端側電圧V1及び他端側電圧V2それぞれに対応する分圧された電圧)が時間差をもって入力されるが、第1、第2、第3アナログスイッチ27,28,29のオンオフはこれに同期して行なわれ、A/D変換回路31に、前記時間差をもって第1フィルタ22及び第2フィルタ24から直接的に一端側電圧V1及び他端側電圧V2(一端側電圧V1及び他端側電圧V2それぞれに対応する分圧された電圧)が順次入力されるようになっている。
【0020】本実施の形態では、第1アナログスイッチ27からの信号(即ち、端子AN1に入力された電圧)、第2アナログスイッチ28からの信号(即ち、端子AN2に入力された電圧)を用いて、ソレノイド8の一端部8aの電圧(一端側電圧)V1及びソレノイド8の他端部8bの電圧(他端側電圧)V2を比較して、ソレノイド8の抵抗値RL分の電位差が生じているか否かの判定、及び電位差が生じていないとき短絡が発生したとの判定を行う。
【0021】すなわち、バッテリ14の電圧をVBとすると、短絡が発生していない場合(正常時)、一端側電圧V1は、次式(1)で示される値となる。
V1=VB・(R1+R2)/(R1+R2+RL) … (1)
この正常時における一端側電圧V1をFET12のゲート電圧VGと対比して示すと、図4に示すようになる。
【0022】また、短絡が発生している場合、ソレノイド8の抵抗値RLはゼロ(RL=0)であるから、一端側電圧V1は、次式(2)で示されるようになり、前記正常時における一端側電圧V1に比して大きくなる、すなわち、ソレノイド8の抵抗値RL分の電位差が生じておらず、バッテリ14の電圧VBが直接、ソレノイド8の一端部8aに印加されることになる。


この短絡発生時における一端側電圧V1をFET12のゲート電圧VGと対比して示すと、図5に示すようになる。
【0023】上述したように、正常時〔式(1)及び図4〕及び短絡発生時〔式(2)及び図5〕において、一端側電圧V1の大きさが大きく異なることを、端子AN1に入力された電圧及び端子AN2に入力された電圧を比較し、ソレノイド8の抵抗値RL分の電位差が生じていない、すなわち、一端側電圧V1が大きくなった場合、短絡が発生したと判定する。
【0024】前記第1分圧回路21及び第2分圧回路23は、マイコン15に入力される電圧をマイコン15の許容入力電圧以下に抑えるために設けられている。すなわち、一端側電圧V1はマイコン15の許容入力電圧より大きいことから、第1分圧回路21により分圧し、次式(3)に示すように許容入力電圧以下の電圧VAN1(正常時を例にする)になるようにされている。
VAN1=〔VB・(R1+R2)/(R1+R2+RL)〕・R4/(R3+R4) … (3)
【0025】また、同様に、他端側電圧V2は、第2分圧回路23により分圧し、次式(4)に示すように許容入力電圧以下の電圧VAN2(短絡発生時を例にする)になるようにされている。
VAN2=VB・R7/(R6+R7) … (4)
【0026】上述したように構成されたサスペンション制御装置2では、リレードライバ16を介してリレー13のオンオフ作動を行いソレノイド8への供給電流を調整して可動体9を変位させ、ショックアブソーバ6を、供給電流ひいては可動体9の変位に応じた大きさの減衰力で作動させ、車両3の操縦安定性及び乗り心地の向上を図るようにしている。
【0027】上述したサスペンション制御装置2の作動時において、ソレノイド8の一端側電圧V1及び他端側電圧V2が、同時に(タイミングを合せて)、第1フィルタ22及び第2フィルタ24に入力される。そして、第1フィルタ22及び第2フィルタ24の時定数に差があることから、一端側電圧V1及び他端側電圧V2は時間差をもって第1、第2アナログスイッチ27,28を介してA/D変換回路31に入力される。この後、一端側電圧V1及び他端側電圧V2は、A/D変換回路31でデジタル信号に変換されてマイコンコア部32(故障判定回路)に入力され、一端側電圧V1及び他端側電圧V2が同等になっているか、それとも両者間に所定の大きさの差(ソレノイド8の抵抗値RL分の電位差)があるかを判定し、短絡発生の有無を判定する。
【0028】例えば、ソレノイド8が短絡していない正常時には、上述したように一端側電圧V1及び他端側電圧V2間にソレノイド8の抵抗値RL分の電位差が生じることから、マイコンコア部32(故障判定回路)に入力される一端側電圧V1及び他端側電圧V2間に所定の大きさの差がある場合、短絡は発生していないと判定する。また、ソレノイド8が短絡している時には、上述したように一端側電圧V1及び他端側電圧V2間に電位差が生じていないことから、マイコンコア部32(故障判定回路)に入力される一端側電圧V1及び他端側電圧V2間に所定の大きさの差がない場合、短絡が発生していると判定する。
【0029】上述したように、ソレノイド8の一端側電圧V1及び他端側電圧V2をタイミングを合せて検出し、一端側電圧V1及び他端側電圧V2に相当する信号を一つのA/D変換回路31に順次入力し、A/D変換回路31の後段に設けられるマイコンコア部32(故障判定回路)で短絡の発生有無を判定するので、短絡の発生有無の判定をA/D変換回路に関して一つのA/D変換回路31で行え、その分、構成を簡易化することができる。また、ソレノイド8の短絡検出を、タイミングを合せて検出される一端側電圧V1及び他端側電圧V2を用いて行うので、短絡の検出精度を向上させることができる。
【0030】上記第1実施の形態では、A/D変換回路31のA/D変換時間は3.3μsであり、第1フィルタ22の時定数を1μs、第2フィルタ24の時定数を4.3μsとした場合を、例にしたが、本発明はこれに限られず、A/D変換回路31のA/D変換時間を考慮し、第1フィルタ22の時定数及び第2フィルタ24の時定数を別の値に設定するようにしてもよい。
【0031】また、上記第1実施の形態では、ソレノイド8の一端部8a及び他端部8bに対応させて、第1、第2フィルタ22,24(遅延回路)を設けた場合を例にしたが、第1フィルタ22を廃止し、第2フィルタ24のみとしてフィルタ(遅延回路)を一つとしてもよい。この場合は、第2フィルタ24の時定数はA/D変換回路31のA/D変換時間を考慮し、第1実施の形態と異なる値に設定することが望ましい。
【0032】上記第1実施の形態では、一端側電圧V1及び他端側電圧V2(一端側電圧V1及び他端側電圧V2それぞれに対応する分圧された電圧)のA/D変換回路31への順次入力を端子AN1及び端子AN2を介して第1フィルタ22及び第2フィルタ24から直接的に行う場合を例にしたが、これに代えて、第1フィルタ22及び第2フィルタ24の後段にコンデンサを設け、一端側電圧V1及び他端側電圧V2をコンデンサに一端保持させるようにしてもよい(後述する第2、第3実施の形態参照)。
【0033】次に、本発明の第2実施の形態を図6に基づいて説明する。この第2実施の形態は、第1実施の形態に比して、第1、第2フィルタ22,24に代えて第1、第2開閉器33,34を設け、第1、第2開閉器33,34の後段に第1、第2コンデンサ36,37を設け、マイコン15に設けた端子IO3からの信号により第1、第2開閉器33,34を同時にオンオフ作動させるように構成したことが異なっている。
【0034】第1、第2開閉器33,34は、A/D変換を開始する前は閉状態で一端側電圧V1及び他端側電圧V2に相当する電荷を第1、第2コンデンサ36,37へチャージする。第1、第2開閉器33,34はA/D変換開始直前に開いて第1、第2コンデンサ36,37の電圧を保持する。第1、第2コンデンサ36,37の電圧の保持に対応して、第1、第2端子AN1,AN2の電圧がアナログスイッチ(第1、第2アナログスイッチ27,28)を介してA/D変換回路31に入力される。
【0035】この第2実施の形態では、第1実施の形態と同様にして、短絡の発生有無の判定をA/D変換回路に関して一つのA/D変換回路31で行え、その分、構成を簡易化することができる。また、ソレノイド8の短絡検出を、タイミングを合せて検出される一端側電圧V1及び他端側電圧V2を用いて行うので、短絡の検出精度を向上させることができる。
【0036】次に、本発明の第3実施の形態を図7に基づいて説明する。この第3実施の形態は、第2実施の形態に比して、第1、第2開閉器33,34に代えて第1、第2サンプルホールド回路38,39を設けたことが異なっている。第1、第2サンプルホールド回路38,39は、マイコン15の端子IO3からの信号により同時にオンオフ作動させるようになっている。
【0037】この第3実施の形態では、第1、第2実施の形態と同様にして、短絡の発生有無の判定をA/D変換回路に関して一つのA/D変換回路31で行え、その分、構成を簡易化することができる。また、ソレノイド8の短絡検出を、タイミングを合せて検出される一端側電圧V1及び他端側電圧V2を用いて行うので、短絡の検出精度を向上させることができる。
【0038】
【発明の効果】請求項1記載の発明によれば、ソレノイドの一端部及び他端部の電圧をタイミングを合せて得、さらにソレノイドの一端部及び他端部の電圧にそれぞれ相当するアナログの電圧信号が一のA/D変換回路に順次入力して変換されて、故障判定回路に送られ、A/D変換回路からの両信号に基づいて故障判定が行われる。ソレノイドが短絡していない場合には、ソレノイドの一端部及び他端部の電圧にはソレノイドの抵抗値分の電位差がある一方、短絡している場合には両電圧に電位差がなく同等値となることから、故障判定回路は、短絡発生の有無を判定できる。上述したように短絡発生の有無の判定をA/D変換回路に関して一つのA/D変換回路で行えるので、構成を簡易化することができる。また、ソレノイドの短絡検出を、タイミングを合せて得られるソレノイドの一端部及び他端部の電圧を用いて行うので、短絡の検出精度を向上させることができる。
【0039】請求項2記載の発明によれば、ソレノイドの一端側及び他端側でタイミングを合せて得られた電圧にそれぞれ相当する電圧信号を時間差を持たせてA/D変換回路に入力するように、当該ソレノイドの一端部及び他端部のうち少なくとも一方に遅延回路を設けており、タイミングを合せて得られる前記一端側及び他端側の電圧にそれぞれ相当するアナログの電圧信号のA/D変換回路への順次入力を確実に果たすことができる。
【0040】請求項3記載の発明によれば、ソレノイドの一端側及び他端側のそれぞれと制御回路との間には、ソレノイドの一端側及び他端側の電圧をタイミングを合せて得られるように、同時にオンオフ作動される開閉手段を設け、該両開閉手段の後段にはそれぞれコンデンサを設けており、開閉手段の同時作動によりタイミングを合せて前記一端側及び他端側の電圧が各コンデンサに入力して保持されるので、各コンデンサに保持された電圧を順次選択することにより、前記一端側及び他端側の電圧にそれぞれ相当するアナログ信号の電圧信号のA/D変換回路への順次入力を確実に果たすことができる。
【0041】請求項4記載の発明によれば、ソレノイドの一端側及び他端側のそれぞれと制御回路との間には、ソレノイドの一端側及び他端側の電圧をタイミングを合せて得られるように、同時に作動されるサンプルホールド回路を設け、該両サンプルホールド回路の後段にはそれぞれコンデンサを設けており、サンプルホールド回路の同時作動によりタイミングを合せて前記一端側及び他端側の電圧が各コンデンサに入力して保持されるので、各コンデンサに保持された電圧を順次選択することにより、前記一端側及び他端側の電圧にそれぞれ相当するアナログの電圧信号のA/D変換回路への順次入力を確実に果たすことができる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態に係るソレノイド駆動回路を用いたサスペンション制御装置を模式的に示す図である。
【図2】図1のサスペンション制御装置に用いられるソレノイド駆動回路を示す回路図である。
【図3】図2のマイコンを模式的に示す回路図である。
【図4】ソレノイドが短絡していないときのFETのゲート電圧及びソレノイドの一端側電圧を示す波形図である。
【図5】ソレノイドが短絡しているときのFETのゲート電圧及びソレノイドの一端側電圧を示す波形図である。
【図6】本発明の第2実施の形態に係るソレノイド駆動回路を示す回路図である。
【図7】本発明の第3実施の形態に係るソレノイド駆動回路を示す回路図である。
【符号の説明】
1 ソレノイド駆動回路
8 ソレノイド
8a ソレノイドの一端部
8b ソレノイドの他端部
22 第1フィルタ(遅延回路)
24 第2フィルタ(遅延回路)
31 A/D変換回路
32 マイコンコア部(故障判定回路)

【特許請求の範囲】
【請求項1】 電源からソレノイドへの電流供給を制御する制御回路を有し、該制御回路に、ソレノイドの一端側及び他端側の電圧にそれぞれ相当するアナログの電圧信号を順次入力してデジタル信号に変換する一のA/D変換回路と、該A/D変換回路からの前記両デジタル信号に基づいて故障判定を行う故障判定回路とを備え、前記ソレノイドの一端側及び他端側の電圧は、タイミングを合せて得られたものであることを特徴とするソレノイド駆動回路。
【請求項2】 ソレノイドの一端側及び他端側でタイミングを合せて得られた電圧にそれぞれ相当する電圧信号を時間差を持たせてA/D変換回路に入力するように、当該ソレノイドの一端側及び他端側のうち少なくとも一方に遅延回路を設けたことを特徴とする請求項1記載のソレノイド駆動回路。
【請求項3】 ソレノイドの一端側及び他端側のそれぞれと制御回路との間には、ソレノイドの一端側及び他端側の電圧をタイミングを合せて得られるように、同時にオンオフ作動される開閉手段を設け、該両開閉手段の後段にはそれぞれコンデンサを設けたことを特徴とする請求項1記載のソレノイド駆動回路。
【請求項4】 ソレノイドの一端側及び他端側のそれぞれと制御回路との間には、ソレノイドの一端側及び他端側の電圧をタイミングを合せて得られるように、同時に作動されるサンプルホールド回路を設け、該両サンプルホールド回路の後段にはそれぞれコンデンサを設けたことを特徴とする請求項1記載のソレノイド駆動回路。

【図1】
image rotate


【図3】
image rotate


【図2】
image rotate


【図4】
image rotate


【図5】
image rotate


【図6】
image rotate


【図7】
image rotate


【公開番号】特開2002−203717(P2002−203717A)
【公開日】平成14年7月19日(2002.7.19)
【国際特許分類】
【出願番号】特願2000−398765(P2000−398765)
【出願日】平成12年12月27日(2000.12.27)
【出願人】(000003056)トキコ株式会社 (17)