半導体搭載用基板、半導体装置及び半導体装置の製造方法
【課題】 絶縁層から突出する電極からなるパッドを備えながら、信頼性の高い半導体装置を提供する。
【解決手段】 最下層の第１導体パターン５８と外部基板接続用のパッド６０Ｐを形成する電極体６０との間に、第１絶縁層５０が介在しているので、第１導体パターン５８とパッド６０Ｐとの間で短絡が発生し難い。また、パッド６０Ｐを構成する電極体６０の露出部分に対して、外部基板への実装の際に応力が加わっても、該電極体６０は露出部分以外は第１絶縁層５０により保護が図られるので、電極体６０にクラック等が生じ難い。
【解決手段】 最下層の第１導体パターン５８と外部基板接続用のパッド６０Ｐを形成する電極体６０との間に、第１絶縁層５０が介在しているので、第１導体パターン５８とパッド６０Ｐとの間で短絡が発生し難い。また、パッド６０Ｐを構成する電極体６０の露出部分に対して、外部基板への実装の際に応力が加わっても、該電極体６０は露出部分以外は第１絶縁層５０により保護が図られるので、電極体６０にクラック等が生じ難い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層と導体パターンとを積層して成るコアレスのプリント配線板に半導体素子を実装して成る半導体装置、及び、その製造方法に関するものである。
【背景技術】
【０００２】
半導体装置のパッケージ基板として、高集積化のためコア基板に層間樹脂絶縁層と導体パターンとを交互に積層して成るビルドアップ多層配線板が用いられている。ここで、更に、集積率を高め、配線距離を短くするため、厚みのあるコア基板を除いたコアレスのビルドアップ多層配線板が提案されている。特許文献１には、金属板の凹部に導電性フィラーを充填し、該金属板の上に絶縁層と導体パターンとを積層した後、金属板をエッチング除去することで、導電性フィラーから成る電極を備えるコアレスのビルドアップ多層配線板を製造する方法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＵＳ２００８／０１８８０３７Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、最外層（最下層）の絶縁層から、電極と導体パターンとが露出する。このため、両者の間で短絡が発生する可能性がある。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、絶縁層から突出する電極からなるパッドを備えながら、信頼性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明の半導体搭載用基板は、
第１面と該第１面とは反対側の第２面とを有し、貫通孔を備える第１絶縁層と、
前記第１絶縁層の第１面上に形成されている第１導体パターンと、
前記第１導体パターンに接続し、前記第１絶縁層の前記貫通孔内に形成されているとともに、前記第１絶縁層の第２面から突出している電極と、
貫通孔を有するとともに前記第１絶縁層の第１面上及び前記第１導体パターン上に形成されている第２絶縁層と、
前記第２絶縁層上に形成され、半導体素子を搭載するための第２導体パターンと、
前記第２絶縁層の貫通孔内に形成され、前記第１導体パターンと前記第２導体パターンとを接続するビア導体と、
を有することを技術的特徴とする。
【発明の効果】
【０００７】
本願発明では、最下層の第１導体パターンと外部基板接続用の電極との間に、第１絶縁層が介在しているので、上述した従来技術と比較して、第１導体パターンと電極との間で短絡が発生し難い。また仮に、半導体装置を外部基板へ実装する際に、電極の第１絶縁層からの露出部分に対して応力が加わっても、該電極は、露出部分以外が第１絶縁層により保護されているので、電極にクラック等が生じ難い。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る半導体装置の製造工程図である。
【図２】第１実施形態に係る半導体装置の製造工程図である。
【図３】第１実施形態に係る半導体装置の製造工程図である。
【図４】第１実施形態に係る半導体装置の製造工程図である。
【図５】第１実施形態に係る半導体装置の製造工程図である。
【図６】第１実施形態に係る半導体装置の断面図である。
【図７】第１実施形態に係る半導体装置の断面図である。
【図８】図８（Ａ）は、図５（Ｃ）中のサークルＣ１内を拡大して示す断面図であり、図８（Ｂ）は、図５（Ｄ）中のサークルＤ１内を拡大して示す断面図である。
【図９】第２実施形態に係る半導体装置の断面図である。
【図１０】第３実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【０００９】
（第１実施形態）
図７は、第１実施形態の半導体装置１０の断面図である。
半導体装置１０は、導体パターンと絶縁層とが積層されてなる半導体搭載用基板２０と、半導体搭載用基板２０上に実装されてなる半導体素子９０とからなる。
図７及び図８Ａに示すように、半導体搭載用基板２０は、第１面Ｆとその第１面とは反対側の第２面Ｓとを有する第１絶縁層５０と、第１絶縁層５０の第１面Ｆ上に形成されている第１導体パターン５８と、第１絶縁層５０の第１面上及び第１導体パターン５０上に形成されている第２絶縁層１５０と、第２絶縁層１５０上に形成されている第２導体パターン１５８とを有している。
そして、第２絶縁層１５０の内部には貫通孔１５１が設けられていて、この貫通孔１５１の内部には、第１導体パターン５８と第２導体パターン１５８とを接続するビア導体１６０が設けられている。
【００１０】
第１絶縁層５０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
第１絶縁層５０の内部には貫通孔５１が設けられている。貫通孔５１の内部には、めっきからなる電極６０が形成されている。電極６０は、下方に向かって縮径するようにテーパーが設けられている。この電極６０は、先端部が第１絶縁層５０の第２面Ｓから突き出ている。すなわち、電極６０は第１絶縁層５０から露出する部分を有する。この電極６０の先端部（第１絶縁層５０からの露出部分）には、後述する半田バンプが形成される。
【００１１】
ここで、図７中のサークルＣ１内を拡大して図８（Ａ）に示す。電極６０は、第１絶縁層５０の表面上に形成されている第１導体膜５２と、第１導体膜５２の内側に形成されている第２導体膜５６とからなる。第１導体膜５２は無電解銅めっきから形成されている。第２導体膜５６は、電解銅めっき膜から形成されている。すなわち、本実施形態では、電極６０は、第１導体膜５２（無電解銅めっき）と、第１導体膜５６で形成されている空間を充填する第２導体膜５６（電解銅めっき膜）とから構成されている。そして、電極６０の先端部（露出部分）は、第１導体膜（無電解めっき膜）が第２導体膜（電解めっき膜）を被覆している。
【００１２】
電極６０の第１絶縁層５０からの突出部分が、プリント配線基板等の外部基板との接続用のパッド６０Ｐを構成する。
図８（Ｂ）に示すように、このパッド６０Ｐ上には半田バンプ７７が設けられている。この半田バンプ７７のピッチは約１３０μｍである。
【００１３】
第１絶縁層５０の第１面Ｆ上には、第１導体パターン５８が設けられている。第１導体パターン５８は、第１絶縁層５０の表面上の第１導体膜５２（無電解めっき膜）と、第１導体膜５２上の第２導体膜５６（電解めっき膜）とから形成されている。この第１導体パターン５８と電極６０とは電気的に接続されている。
【００１４】
これら第１絶縁層５０の第１面Ｆ上及び第１導体パターン５８上には、第２絶縁層１５０が設けられている。第２絶縁層１５０は、上述した第１絶縁層５０と同様の材料から形成されている。第２絶縁層１５０の内部には、第１導体パターン５８の一部を露出させる開口部１５１が設けられている。
【００１５】
第２絶縁層１５０上には第２導体パターン１５８が形成されている。第２導体パターン１５８と第１導体パターン５８とは、開口部１５１の内部に設けられているビア導体１６０により接続されている。
なお、第２導体パターン１５８は第１導体パターン５８と同様の材料からなり、ビア導体１６０は電極６０と同様の材料から形成されている。
【００１６】
第２絶縁層１５０上にはソルダーレジスト層７０が設けられている。ソルダーレジスト層７０の内部には、第２導体パターン１５８の少なくとも一部を露出する開口７１が設けられている。この開口７１の内部には半田バンプ７６が設けられている。半田バンプ７６のピッチは約４０μｍである。
そして、これら半田バンプ７６を介して半導体搭載用基板２０上に半導体素子９０が実装されている。
【００１７】
半導体素子９０と半導体搭載用基板２０との間にはアンダーフィル材９４が充填されている。アンダーフィル材の形成領域の平面積をＡとし、半導体搭載用基板２０の平面積をＢとしたとき、0.75≦Ａ/Ｂ≦0.9が成立する。Ａ/Ｂがこの範囲を満たすとき、アンダーフィル材を容易に充填することが可能になり、且つ、半導体装置の反りを効果的に抑制することが可能になる。
半導体素子９０は封止樹脂９６で封止されている。半導体素子９０の表面は、封止樹脂９６から露出している。これにより、半導体素子９０の放熱性が向上する。さらに、半導体装置１０の低背化も図られる。
【００１８】
本実施形態では、最下層の第１導体パターン５８と、パッド６０Ｐを形成する電極６０との間に、第１絶縁層５０が介在している。このため、第１導体パターン５８とパッド６０Ｐとの間で短絡が発生し難い。また、外部基板への実装の際に、パッド６０Ｐを構成する電極６０の露出部分に対して応力が加わっても、該電極６０は露出部分以外は第１絶縁層５０により保護されているので、電極６０にクラック等が生じ難い。このため、本実施形態の半導体装置１０は高い信頼性を備える。
【００１９】
第１実施形態の半導体装置の製造方法について、図１〜図８を参照して説明する。
（１）まず、厚さ約１．１mmのガラス板３０を用意する（図１（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
【００２０】
（２）ガラス板３０の上に、主として熱可塑性ポリイミド樹脂からなる剥離層３２を設ける（図１（Ｂ））。
【００２１】
（３）剥離層３２の上に、層間樹脂絶縁層用の樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を昇温しながら真空圧着ラミネートし、第１絶縁層５０を設ける（図１（Ｃ）参照）。層間樹脂絶縁層用樹脂フィルムは、粒径０．１μｍ以下の可溶性粒子と無機粒子とを含む。
【００２２】
（４）ＣＯ2ガスレーザにて、第１絶縁層５０を貫通し、剥離層３２に至る電極体用開口５１を設ける（図１（Ｄ）参照）。
【００２３】
（５）予め第１絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲で無電解めっき膜５２を設ける（図２（Ａ））。
【００２４】
（６）無電解めっき膜上５２に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して露光した後、炭酸ナトリウムで現像処理し、厚さ約１５μｍのめっきレジスト５４を設ける（図２（Ｂ））。
【００２５】
（７）無電解めっき膜５２を給電層として用い、電解めっきを施して電解めっき膜５６を形成する（図２（Ｃ））。
【００２６】
（８）モノエタノールアミンを含む溶液でめっきレジスト５４を剥離除去する。そして、剥離しためっきレジスト下の無電解めっき膜５２をエッチングにて溶解除去し、無電解めっき膜５２と電解めっき膜５６からなる第１導体パターン５８及び電極６０を形成する（図２（Ｄ））。
【００２７】
（９）上記（３）と同様にして、第１絶縁層５０及び第１導体パターン５８上に第２絶縁層１５０を形成する（図３（Ａ））。
【００２８】
（１０）上記（４）と同様にして、第２絶縁層１５０内に第１導体パターン５８へ至るビア用開口１５１を形成する（図３（Ｂ））。
【００２９】
（１１）上記（５）〜（８）と同様にして、第２絶縁層１５０の開口１５１内にビア導体１６０を形成すると共に、第２絶縁層１５０上に第２導体パターン１５８を形成する（図３（Ｃ））。この結果、第１導体パターン５８と第２導体パターン１５８とがビア導体１６０により接続される。
【００３０】
（１２）第２絶縁層１５０上にソルダーレジスト層７０を形成する。その後、ソルダーレジスト層７０の内部に開口７１を設けて、第２導体パターン１５の一部を露出させる（図３（Ｄ））。第２導体パターン１５８のうち、開口７１により露出された部位がパッド１５８Ｐを構成する。
【００３１】
（１３）次に、パッド１５８Ｐ上にＮｉめっきを施して嵩上げした後、半田めっき（Ｓｎ−Ａｇ）を施し、パッド１５８Ｐに半田バンプ７６を形成することで、中間体１００が製造される。（図４（Ａ））。この中間体１００は、ガラス板３０と、ガラス板３０上に形成されている半導体搭載用基板２０とから形成されている。
【００３２】
（１４）次いで、約２６０℃でリフローすることで中間体１００上に半田バンプ７６を介して半導体素子９０を実装する（図４（Ｂ））。このリフローの際に、ガラス板３０がＩＣチップ９０と熱膨張率が近いので、半導体搭載用基板２０に加わる応力が低減される。
【００３３】
（１５）半導体搭載用基板２０と半導体素子９０との間にアンダーフィル９４を充填する（図４（Ｃ））。
【００３４】
（１６）モールド型内で、半導体素子を樹脂９６で封止する（図４（Ｄ））。この状態を拡大して図６中に示す。
【００３５】
（１７）モールド樹脂９６を研磨し、半導体素子９０の上面を露出させる（図５（Ａ））。これにより、半導体素子９０にヒートシンクを直接取り付けることが可能になる。さらに、半導体装置全体の高さも抑制される。
【００３６】
（１８）次いで、３０８ｎｍのレーザ光をガラス板３０を透過させて剥離層３２に照射し、剥離層３２を軟化させる。そして、半導体搭載用基板２０に対してガラス板３０をスライドさせて、ガラス板３０を剥離する（図５（Ｂ））。
【００３７】
（１９）アッシングにより剥離層３２を除去し、第１絶縁層５０及び電極６０のパッド６０Ｐを露出させる（図５（Ｃ））。図５（Ｃ）を拡大して図７中に示し、図７中のサークルＣ１部を更に拡大して図８（Ａ）に示す。
【００３８】
（２０）そして、電極６０のパッド６０Ｐ上に半田バンプ７７を形成し、半導体装置を完成する（図５（Ｄ））。図５（Ｄ）中のサークルＤ１部を拡大して図８（Ｂ）に示す。
【００３９】
本実施形態では、熱可塑性のポリイミド樹脂からなる剥離層３２に、ガラス板３０を介してレーザを照射してガラス板３０を剥離する。このため、半導体素子９０を実装した半導体搭載用基板２０に機械的、熱的なストレスを加えることなく、ガラス板３０を剥離することができる。また、剥離層３２が熱可塑性のポリイミド樹脂からなるため、薬剤を用いビルドアップ多層配線板２０から容易に除去することができる。
【００４０】
ガラス板３０が、３０８ｎｍのレーザ光に対して透過率が９割以上であるため、ガラス板３０を加熱することなく、剥離層３２を軟化させ、ガラス板３０を剥離することができる。また、ガラス板側にもストレスを加えないので、このガラス板３０を再利用して別の半導体装置を製造することができる。
【００４１】
なお、これら電極６０及び第１導体パターン５８は、第１絶縁層５０と無電解めっき膜５２との間に、Ｃｕイオンの拡散を防止するべく、薄膜層を有していてもよい。この薄膜層は、第１絶縁層５０から順にＴｉＮ層、Ｔｉ層及びＣｕ層から形成されている。この薄膜層は、例えばスパッタリングを用いて形成される。
【００４２】
（第２実施形態）
本実施形態の半導体搭載用基板及び半導体装置は、上述の第１実施形態と比較して、電極及び導体パターンの構成が異なる。
すなわち、図９に示すように第１導体膜５２を絶縁層上のＴｉＮ層５２ａと、ＴｉＮ層上のＴｉ層５２ｂとＴｉ層上のＣｕ層５２ｃとから形成する。これらは、例えばスパッタリング法により形成される。この場合、パターンを形成する金属イオン（例えばＣｕイオン）の拡散が抑制され、パターン間の信頼性が確保される。
【００４３】
（第３実施形態）
本実施形態の半導体搭載用基板及び半導体装置は、図１０に示すように、パッド１５８Ｐ上に金属ポスト７４を形成する。この金属ポスト７４を形成する材料としては、銅、半田など特に限定されないが、電気抵抗の点から銅が好ましい。この場合、半導体素子９０を実装する際の応力を効果的に緩和することが可能となる。
【産業上の利用可能性】
【００４４】
上述した実施形態では、第１絶縁層５０、第２絶縁層１５０との２層の絶縁層を用いたが、３層以上の絶縁層を用いることもできる。また、実施形態では、第２絶縁層１５０上にソルダーレジスト層を設けたが、ソルダーレジスト層を設けることなく直接半田バンプを形成することも可能である。
また、図９に示すように、ソルダーレジスト層の開口内に銅からなるポストを形成してもよい。ポスト上には、半導体素子の実装に寄与する半田バンプが設けられる。この場合、半導体素子を実装する際に加わる応力を効果的に緩和することが可能になる。
【符号の説明】
【００４５】
１０ 半導体装置
２０ 半導体搭載用基板
３０ ガラス板
３２ 剥離層
５０ 第１絶縁層
５８ 第１導体パターン
６０ 電極
６０Ｐ パッド
９０ ＩＣチップ
１５０ 第２絶縁層
１６０ ビア導体
１５８ 第２導体パターン
【技術分野】
【０００１】
本発明は、絶縁層と導体パターンとを積層して成るコアレスのプリント配線板に半導体素子を実装して成る半導体装置、及び、その製造方法に関するものである。
【背景技術】
【０００２】
半導体装置のパッケージ基板として、高集積化のためコア基板に層間樹脂絶縁層と導体パターンとを交互に積層して成るビルドアップ多層配線板が用いられている。ここで、更に、集積率を高め、配線距離を短くするため、厚みのあるコア基板を除いたコアレスのビルドアップ多層配線板が提案されている。特許文献１には、金属板の凹部に導電性フィラーを充填し、該金属板の上に絶縁層と導体パターンとを積層した後、金属板をエッチング除去することで、導電性フィラーから成る電極を備えるコアレスのビルドアップ多層配線板を製造する方法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＵＳ２００８／０１８８０３７Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、最外層（最下層）の絶縁層から、電極と導体パターンとが露出する。このため、両者の間で短絡が発生する可能性がある。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、絶縁層から突出する電極からなるパッドを備えながら、信頼性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明の半導体搭載用基板は、
第１面と該第１面とは反対側の第２面とを有し、貫通孔を備える第１絶縁層と、
前記第１絶縁層の第１面上に形成されている第１導体パターンと、
前記第１導体パターンに接続し、前記第１絶縁層の前記貫通孔内に形成されているとともに、前記第１絶縁層の第２面から突出している電極と、
貫通孔を有するとともに前記第１絶縁層の第１面上及び前記第１導体パターン上に形成されている第２絶縁層と、
前記第２絶縁層上に形成され、半導体素子を搭載するための第２導体パターンと、
前記第２絶縁層の貫通孔内に形成され、前記第１導体パターンと前記第２導体パターンとを接続するビア導体と、
を有することを技術的特徴とする。
【発明の効果】
【０００７】
本願発明では、最下層の第１導体パターンと外部基板接続用の電極との間に、第１絶縁層が介在しているので、上述した従来技術と比較して、第１導体パターンと電極との間で短絡が発生し難い。また仮に、半導体装置を外部基板へ実装する際に、電極の第１絶縁層からの露出部分に対して応力が加わっても、該電極は、露出部分以外が第１絶縁層により保護されているので、電極にクラック等が生じ難い。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る半導体装置の製造工程図である。
【図２】第１実施形態に係る半導体装置の製造工程図である。
【図３】第１実施形態に係る半導体装置の製造工程図である。
【図４】第１実施形態に係る半導体装置の製造工程図である。
【図５】第１実施形態に係る半導体装置の製造工程図である。
【図６】第１実施形態に係る半導体装置の断面図である。
【図７】第１実施形態に係る半導体装置の断面図である。
【図８】図８（Ａ）は、図５（Ｃ）中のサークルＣ１内を拡大して示す断面図であり、図８（Ｂ）は、図５（Ｄ）中のサークルＤ１内を拡大して示す断面図である。
【図９】第２実施形態に係る半導体装置の断面図である。
【図１０】第３実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【０００９】
（第１実施形態）
図７は、第１実施形態の半導体装置１０の断面図である。
半導体装置１０は、導体パターンと絶縁層とが積層されてなる半導体搭載用基板２０と、半導体搭載用基板２０上に実装されてなる半導体素子９０とからなる。
図７及び図８Ａに示すように、半導体搭載用基板２０は、第１面Ｆとその第１面とは反対側の第２面Ｓとを有する第１絶縁層５０と、第１絶縁層５０の第１面Ｆ上に形成されている第１導体パターン５８と、第１絶縁層５０の第１面上及び第１導体パターン５０上に形成されている第２絶縁層１５０と、第２絶縁層１５０上に形成されている第２導体パターン１５８とを有している。
そして、第２絶縁層１５０の内部には貫通孔１５１が設けられていて、この貫通孔１５１の内部には、第１導体パターン５８と第２導体パターン１５８とを接続するビア導体１６０が設けられている。
【００１０】
第１絶縁層５０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
第１絶縁層５０の内部には貫通孔５１が設けられている。貫通孔５１の内部には、めっきからなる電極６０が形成されている。電極６０は、下方に向かって縮径するようにテーパーが設けられている。この電極６０は、先端部が第１絶縁層５０の第２面Ｓから突き出ている。すなわち、電極６０は第１絶縁層５０から露出する部分を有する。この電極６０の先端部（第１絶縁層５０からの露出部分）には、後述する半田バンプが形成される。
【００１１】
ここで、図７中のサークルＣ１内を拡大して図８（Ａ）に示す。電極６０は、第１絶縁層５０の表面上に形成されている第１導体膜５２と、第１導体膜５２の内側に形成されている第２導体膜５６とからなる。第１導体膜５２は無電解銅めっきから形成されている。第２導体膜５６は、電解銅めっき膜から形成されている。すなわち、本実施形態では、電極６０は、第１導体膜５２（無電解銅めっき）と、第１導体膜５６で形成されている空間を充填する第２導体膜５６（電解銅めっき膜）とから構成されている。そして、電極６０の先端部（露出部分）は、第１導体膜（無電解めっき膜）が第２導体膜（電解めっき膜）を被覆している。
【００１２】
電極６０の第１絶縁層５０からの突出部分が、プリント配線基板等の外部基板との接続用のパッド６０Ｐを構成する。
図８（Ｂ）に示すように、このパッド６０Ｐ上には半田バンプ７７が設けられている。この半田バンプ７７のピッチは約１３０μｍである。
【００１３】
第１絶縁層５０の第１面Ｆ上には、第１導体パターン５８が設けられている。第１導体パターン５８は、第１絶縁層５０の表面上の第１導体膜５２（無電解めっき膜）と、第１導体膜５２上の第２導体膜５６（電解めっき膜）とから形成されている。この第１導体パターン５８と電極６０とは電気的に接続されている。
【００１４】
これら第１絶縁層５０の第１面Ｆ上及び第１導体パターン５８上には、第２絶縁層１５０が設けられている。第２絶縁層１５０は、上述した第１絶縁層５０と同様の材料から形成されている。第２絶縁層１５０の内部には、第１導体パターン５８の一部を露出させる開口部１５１が設けられている。
【００１５】
第２絶縁層１５０上には第２導体パターン１５８が形成されている。第２導体パターン１５８と第１導体パターン５８とは、開口部１５１の内部に設けられているビア導体１６０により接続されている。
なお、第２導体パターン１５８は第１導体パターン５８と同様の材料からなり、ビア導体１６０は電極６０と同様の材料から形成されている。
【００１６】
第２絶縁層１５０上にはソルダーレジスト層７０が設けられている。ソルダーレジスト層７０の内部には、第２導体パターン１５８の少なくとも一部を露出する開口７１が設けられている。この開口７１の内部には半田バンプ７６が設けられている。半田バンプ７６のピッチは約４０μｍである。
そして、これら半田バンプ７６を介して半導体搭載用基板２０上に半導体素子９０が実装されている。
【００１７】
半導体素子９０と半導体搭載用基板２０との間にはアンダーフィル材９４が充填されている。アンダーフィル材の形成領域の平面積をＡとし、半導体搭載用基板２０の平面積をＢとしたとき、0.75≦Ａ/Ｂ≦0.9が成立する。Ａ/Ｂがこの範囲を満たすとき、アンダーフィル材を容易に充填することが可能になり、且つ、半導体装置の反りを効果的に抑制することが可能になる。
半導体素子９０は封止樹脂９６で封止されている。半導体素子９０の表面は、封止樹脂９６から露出している。これにより、半導体素子９０の放熱性が向上する。さらに、半導体装置１０の低背化も図られる。
【００１８】
本実施形態では、最下層の第１導体パターン５８と、パッド６０Ｐを形成する電極６０との間に、第１絶縁層５０が介在している。このため、第１導体パターン５８とパッド６０Ｐとの間で短絡が発生し難い。また、外部基板への実装の際に、パッド６０Ｐを構成する電極６０の露出部分に対して応力が加わっても、該電極６０は露出部分以外は第１絶縁層５０により保護されているので、電極６０にクラック等が生じ難い。このため、本実施形態の半導体装置１０は高い信頼性を備える。
【００１９】
第１実施形態の半導体装置の製造方法について、図１〜図８を参照して説明する。
（１）まず、厚さ約１．１mmのガラス板３０を用意する（図１（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
【００２０】
（２）ガラス板３０の上に、主として熱可塑性ポリイミド樹脂からなる剥離層３２を設ける（図１（Ｂ））。
【００２１】
（３）剥離層３２の上に、層間樹脂絶縁層用の樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を昇温しながら真空圧着ラミネートし、第１絶縁層５０を設ける（図１（Ｃ）参照）。層間樹脂絶縁層用樹脂フィルムは、粒径０．１μｍ以下の可溶性粒子と無機粒子とを含む。
【００２２】
（４）ＣＯ2ガスレーザにて、第１絶縁層５０を貫通し、剥離層３２に至る電極体用開口５１を設ける（図１（Ｄ）参照）。
【００２３】
（５）予め第１絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲で無電解めっき膜５２を設ける（図２（Ａ））。
【００２４】
（６）無電解めっき膜上５２に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して露光した後、炭酸ナトリウムで現像処理し、厚さ約１５μｍのめっきレジスト５４を設ける（図２（Ｂ））。
【００２５】
（７）無電解めっき膜５２を給電層として用い、電解めっきを施して電解めっき膜５６を形成する（図２（Ｃ））。
【００２６】
（８）モノエタノールアミンを含む溶液でめっきレジスト５４を剥離除去する。そして、剥離しためっきレジスト下の無電解めっき膜５２をエッチングにて溶解除去し、無電解めっき膜５２と電解めっき膜５６からなる第１導体パターン５８及び電極６０を形成する（図２（Ｄ））。
【００２７】
（９）上記（３）と同様にして、第１絶縁層５０及び第１導体パターン５８上に第２絶縁層１５０を形成する（図３（Ａ））。
【００２８】
（１０）上記（４）と同様にして、第２絶縁層１５０内に第１導体パターン５８へ至るビア用開口１５１を形成する（図３（Ｂ））。
【００２９】
（１１）上記（５）〜（８）と同様にして、第２絶縁層１５０の開口１５１内にビア導体１６０を形成すると共に、第２絶縁層１５０上に第２導体パターン１５８を形成する（図３（Ｃ））。この結果、第１導体パターン５８と第２導体パターン１５８とがビア導体１６０により接続される。
【００３０】
（１２）第２絶縁層１５０上にソルダーレジスト層７０を形成する。その後、ソルダーレジスト層７０の内部に開口７１を設けて、第２導体パターン１５の一部を露出させる（図３（Ｄ））。第２導体パターン１５８のうち、開口７１により露出された部位がパッド１５８Ｐを構成する。
【００３１】
（１３）次に、パッド１５８Ｐ上にＮｉめっきを施して嵩上げした後、半田めっき（Ｓｎ−Ａｇ）を施し、パッド１５８Ｐに半田バンプ７６を形成することで、中間体１００が製造される。（図４（Ａ））。この中間体１００は、ガラス板３０と、ガラス板３０上に形成されている半導体搭載用基板２０とから形成されている。
【００３２】
（１４）次いで、約２６０℃でリフローすることで中間体１００上に半田バンプ７６を介して半導体素子９０を実装する（図４（Ｂ））。このリフローの際に、ガラス板３０がＩＣチップ９０と熱膨張率が近いので、半導体搭載用基板２０に加わる応力が低減される。
【００３３】
（１５）半導体搭載用基板２０と半導体素子９０との間にアンダーフィル９４を充填する（図４（Ｃ））。
【００３４】
（１６）モールド型内で、半導体素子を樹脂９６で封止する（図４（Ｄ））。この状態を拡大して図６中に示す。
【００３５】
（１７）モールド樹脂９６を研磨し、半導体素子９０の上面を露出させる（図５（Ａ））。これにより、半導体素子９０にヒートシンクを直接取り付けることが可能になる。さらに、半導体装置全体の高さも抑制される。
【００３６】
（１８）次いで、３０８ｎｍのレーザ光をガラス板３０を透過させて剥離層３２に照射し、剥離層３２を軟化させる。そして、半導体搭載用基板２０に対してガラス板３０をスライドさせて、ガラス板３０を剥離する（図５（Ｂ））。
【００３７】
（１９）アッシングにより剥離層３２を除去し、第１絶縁層５０及び電極６０のパッド６０Ｐを露出させる（図５（Ｃ））。図５（Ｃ）を拡大して図７中に示し、図７中のサークルＣ１部を更に拡大して図８（Ａ）に示す。
【００３８】
（２０）そして、電極６０のパッド６０Ｐ上に半田バンプ７７を形成し、半導体装置を完成する（図５（Ｄ））。図５（Ｄ）中のサークルＤ１部を拡大して図８（Ｂ）に示す。
【００３９】
本実施形態では、熱可塑性のポリイミド樹脂からなる剥離層３２に、ガラス板３０を介してレーザを照射してガラス板３０を剥離する。このため、半導体素子９０を実装した半導体搭載用基板２０に機械的、熱的なストレスを加えることなく、ガラス板３０を剥離することができる。また、剥離層３２が熱可塑性のポリイミド樹脂からなるため、薬剤を用いビルドアップ多層配線板２０から容易に除去することができる。
【００４０】
ガラス板３０が、３０８ｎｍのレーザ光に対して透過率が９割以上であるため、ガラス板３０を加熱することなく、剥離層３２を軟化させ、ガラス板３０を剥離することができる。また、ガラス板側にもストレスを加えないので、このガラス板３０を再利用して別の半導体装置を製造することができる。
【００４１】
なお、これら電極６０及び第１導体パターン５８は、第１絶縁層５０と無電解めっき膜５２との間に、Ｃｕイオンの拡散を防止するべく、薄膜層を有していてもよい。この薄膜層は、第１絶縁層５０から順にＴｉＮ層、Ｔｉ層及びＣｕ層から形成されている。この薄膜層は、例えばスパッタリングを用いて形成される。
【００４２】
（第２実施形態）
本実施形態の半導体搭載用基板及び半導体装置は、上述の第１実施形態と比較して、電極及び導体パターンの構成が異なる。
すなわち、図９に示すように第１導体膜５２を絶縁層上のＴｉＮ層５２ａと、ＴｉＮ層上のＴｉ層５２ｂとＴｉ層上のＣｕ層５２ｃとから形成する。これらは、例えばスパッタリング法により形成される。この場合、パターンを形成する金属イオン（例えばＣｕイオン）の拡散が抑制され、パターン間の信頼性が確保される。
【００４３】
（第３実施形態）
本実施形態の半導体搭載用基板及び半導体装置は、図１０に示すように、パッド１５８Ｐ上に金属ポスト７４を形成する。この金属ポスト７４を形成する材料としては、銅、半田など特に限定されないが、電気抵抗の点から銅が好ましい。この場合、半導体素子９０を実装する際の応力を効果的に緩和することが可能となる。
【産業上の利用可能性】
【００４４】
上述した実施形態では、第１絶縁層５０、第２絶縁層１５０との２層の絶縁層を用いたが、３層以上の絶縁層を用いることもできる。また、実施形態では、第２絶縁層１５０上にソルダーレジスト層を設けたが、ソルダーレジスト層を設けることなく直接半田バンプを形成することも可能である。
また、図９に示すように、ソルダーレジスト層の開口内に銅からなるポストを形成してもよい。ポスト上には、半導体素子の実装に寄与する半田バンプが設けられる。この場合、半導体素子を実装する際に加わる応力を効果的に緩和することが可能になる。
【符号の説明】
【００４５】
１０ 半導体装置
２０ 半導体搭載用基板
３０ ガラス板
３２ 剥離層
５０ 第１絶縁層
５８ 第１導体パターン
６０ 電極
６０Ｐ パッド
９０ ＩＣチップ
１５０ 第２絶縁層
１６０ ビア導体
１５８ 第２導体パターン
【特許請求の範囲】
【請求項１】
第１面と該第１面とは反対側の第２面とを有し、貫通孔を備える第１絶縁層と、
前記第１絶縁層の第１面上に形成されている第１導体パターンと、
前記第１導体パターンに接続し、前記第１絶縁層の前記貫通孔内に形成されているとともに、前記第１絶縁層の第２面から突出している電極と、
貫通孔を有するとともに前記第１絶縁層の第１面上及び前記第１導体パターン上に形成されている第２絶縁層と、
前記第２絶縁層上に形成され、半導体素子を搭載するための第２導体パターンと、
前記第２絶縁層の貫通孔内に形成され、前記第１導体パターンと前記第２導体パターンとを接続するビア導体と、
を有する半導体搭載用基板。
【請求項２】
前記電極は、前記第１絶縁層の第１面側から第２面側に向けてテーパする側面を有している請求項１に記載の半導体搭載用基板。
【請求項３】
前記電極のうち前記第１絶縁層の第２面から露出する部分には半田バンプが設けられている請求項１に記載の半導体搭載用基板。
【請求項４】
前記請求項１に記載の半導体装置搭載用基板の前記第２導体パターン上に搭載される半導体素子を有している半導体装置。
【請求項５】
前記半導体素子は封止樹脂で封止されている請求項４に記載の半導体装置。
【請求項６】
前記半導体素子の表面は、前記封止材から露出されている請求項５に記載の半導体装置。
【請求項７】
前記半導体素子の直下の領域にはアンダーフィル材が充填されている請求項４に記載の半導体装置。
【請求項８】
前記アンダーフィル材の形成領域の平面積をＡとし、前記半導体搭載用基板の平面積をＢとしたとき、0.75≦Ａ/Ｂ≦0.9が成立する請求項７に記載の半導体装置。
【請求項９】
支持部材を準備することと、
支持部材上に剥離層を形成することと、
前記剥離層上に第１絶縁層を形成することと、
前記第１絶縁層を貫通し、少なくとも前記剥離層の中途まで達する貫通孔を形成することと、
前記第１絶縁層上に第１導体パターンを形成することと、
前記貫通孔の内部にめっきを充填して電極を形成することと、
前記第１導体パターンを覆うように前記第１絶縁層上に第２絶縁層を形成することと、
前記第２絶縁層上に、半導体素子を搭載するための第２導体パターンを形成することと、
前記第２導体パターン上に半導体素子を搭載することと、
前記剥離層を介して前記支持部材を剥離することと、
前記電極の先端を前記第１絶縁層の表面から突出させることと、
を含む半導体装置の製造方法。
【請求項１０】
前記支持部材を剥離する前に前記半導体素子を封止樹脂で封止する請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記支持部材はガラスからなる請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記支持部材は、前記剥離層にレーザーを照射することで剥離される請求項９に記載の半導体装置の製造方法。
【請求項１】
第１面と該第１面とは反対側の第２面とを有し、貫通孔を備える第１絶縁層と、
前記第１絶縁層の第１面上に形成されている第１導体パターンと、
前記第１導体パターンに接続し、前記第１絶縁層の前記貫通孔内に形成されているとともに、前記第１絶縁層の第２面から突出している電極と、
貫通孔を有するとともに前記第１絶縁層の第１面上及び前記第１導体パターン上に形成されている第２絶縁層と、
前記第２絶縁層上に形成され、半導体素子を搭載するための第２導体パターンと、
前記第２絶縁層の貫通孔内に形成され、前記第１導体パターンと前記第２導体パターンとを接続するビア導体と、
を有する半導体搭載用基板。
【請求項２】
前記電極は、前記第１絶縁層の第１面側から第２面側に向けてテーパする側面を有している請求項１に記載の半導体搭載用基板。
【請求項３】
前記電極のうち前記第１絶縁層の第２面から露出する部分には半田バンプが設けられている請求項１に記載の半導体搭載用基板。
【請求項４】
前記請求項１に記載の半導体装置搭載用基板の前記第２導体パターン上に搭載される半導体素子を有している半導体装置。
【請求項５】
前記半導体素子は封止樹脂で封止されている請求項４に記載の半導体装置。
【請求項６】
前記半導体素子の表面は、前記封止材から露出されている請求項５に記載の半導体装置。
【請求項７】
前記半導体素子の直下の領域にはアンダーフィル材が充填されている請求項４に記載の半導体装置。
【請求項８】
前記アンダーフィル材の形成領域の平面積をＡとし、前記半導体搭載用基板の平面積をＢとしたとき、0.75≦Ａ/Ｂ≦0.9が成立する請求項７に記載の半導体装置。
【請求項９】
支持部材を準備することと、
支持部材上に剥離層を形成することと、
前記剥離層上に第１絶縁層を形成することと、
前記第１絶縁層を貫通し、少なくとも前記剥離層の中途まで達する貫通孔を形成することと、
前記第１絶縁層上に第１導体パターンを形成することと、
前記貫通孔の内部にめっきを充填して電極を形成することと、
前記第１導体パターンを覆うように前記第１絶縁層上に第２絶縁層を形成することと、
前記第２絶縁層上に、半導体素子を搭載するための第２導体パターンを形成することと、
前記第２導体パターン上に半導体素子を搭載することと、
前記剥離層を介して前記支持部材を剥離することと、
前記電極の先端を前記第１絶縁層の表面から突出させることと、
を含む半導体装置の製造方法。
【請求項１０】
前記支持部材を剥離する前に前記半導体素子を封止樹脂で封止する請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記支持部材はガラスからなる請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記支持部材は、前記剥離層にレーザーを照射することで剥離される請求項９に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−１１４４３１（Ｐ２０１２−１１４４３１Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１１−２４３５０４（Ｐ２０１１−２４３５０４）
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
[ Back to top ]