半導体素子
【課題】 Ａｇのマイグレーションによるリークを抑制する。
【解決手段】 半導体素子は、第１導電型の第１の半導体層と、該第１の半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２の半導体層とを含む半導体積層構造と、前記第１の半導体層又は前記第２の半導体層の一方に接して形成される配線電極層と、前記第１の半導体層又は前記第２の半導体層の前記配線電極層が形成されていない他方に接して形成されるＡｇを含む反射電極層と、前記反射電極層を覆って形成される透明導電膜からなる第１キャップ層と、該第１キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第２キャップ層との積層を少なくとも２セット以上含むキャップ層と、共晶層を介して前記キャップ層と結合する支持基板とを有する。
【解決手段】 半導体素子は、第１導電型の第１の半導体層と、該第１の半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２の半導体層とを含む半導体積層構造と、前記第１の半導体層又は前記第２の半導体層の一方に接して形成される配線電極層と、前記第１の半導体層又は前記第２の半導体層の前記配線電極層が形成されていない他方に接して形成されるＡｇを含む反射電極層と、前記反射電極層を覆って形成される透明導電膜からなる第１キャップ層と、該第１キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第２キャップ層との積層を少なくとも２セット以上含むキャップ層と、共晶層を介して前記キャップ層と結合する支持基板とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関する。
【背景技術】
【０００２】
近年、半導体発光素子の高出力化に伴い、光取り出し構造形成などの点から放熱支持基板に半導体膜を貼付・支持させた構造のデバイスが用いられている。高出力を実現するためには半導体膜と支持基板との間に高反射率の電極として、Ａｇ又はＡｇ合金からなる反射電極が形成されている。
【０００３】
Ａｇは反射率が高いが、Ａｇイオンのマイグレーション即ち移動を起こしやすく、特に通電時や温度変化などによってマイグレーションを起こしやすい事が知られている。Ａｇイオンのマイグレーションが起こると、リークなどの素子の特性、信頼性に影響を与える現象が発生する。
【０００４】
Ａｇイオンのマイグレーションを防止するために、Ｐｔなどの高融点金属や、ＩＴＯなどの金属酸化物からなる拡散防止層を形成することが広く行われている。例えば、窒化物半導体側に透光性電極としてＩＴＯなどの金属酸化物などを形成し、その上にＡｇ系反射電極層、次いで、拡散防止層として高融点金属又は金属窒化物などを含む層を形成することが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９２７８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
拡散防止層として、Ｐｔなどの金属膜を使用した場合には、成膜時の応力や、放熱支持基板への貼り付けなどの工程において、高温処理されるため、当該熱処理時に熱ひずみの影響を受けて、拡散防止層にクラックが入るなどの欠陥が生じやすい。
【０００７】
また、拡散防止層として酸化膜などを使用した場合には、熱処理時における熱ひずみの影響は受けにくいものの、成膜時にピンホールが生じ、そこを通じてＡｇが移動してしまう現象が起こり、拡散防止の性能が金属膜に比べて劣ってしまう。
【０００８】
本発明の目的は、Ａｇのマイグレーションによるリークを抑制することが可能な半導体素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、半導体素子は、第１導電型の第１の半導体層と、該第１の半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２の半導体層とを含む半導体積層構造と、前記第１の半導体層又は前記第２の半導体層の一方に接して形成される配線電極層と、前記第１の半導体層又は前記第２の半導体層の前記配線電極層が形成されていない他方に接して形成されるＡｇを含む反射電極層と、前記反射電極層を覆って形成される透明導電膜からなる第１キャップ層と、該第１キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第２キャップ層との積層を少なくとも２セット以上含むキャップ層と、共晶層を介して前記キャップ層と結合する支持基板とを有する。
【発明の効果】
【００１０】
本発明によれば、Ａｇのマイグレーションによるリークを抑制することが可能な半導体素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図である。
【図２】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図３】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図４】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図５】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図６】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図７】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図８】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図９】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１０】クラック発生評価実験に用いた比較例１によるキャップ層５３の構造を表す概略断面図である。
【図１１】クラック発生評価実験に用いた比較例２によるキャップ層５５の構造を表す概略断面図である。
【図１２】本発明の実施例を適用したフリップチップタイプの窒化物半導体発光素子（ＬＥＤ素子）の素子構造を表す概略断面図である。
【図１３】本発明の実施例を適用したジャンクションダウンタイプの窒化物半導体発光素子（ＬＥＤ素子）の素子構造を表す概略断面図である。
【発明を実施するための形態】
【００１２】
図１は、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図である。
【００１３】
窒化物半導体発光素子（ＬＥＤ素子）１０１は、例えば、アンドープのＧａＮ層２１、Ｓｉ等をドープしたｎ型ＧａＮ層２２、ＧａＮ／ＩｎＧａＮを含む歪緩和層２３、ＧａＮ／ＩｎＧａＮ多層膜からなる多重量子井戸構造を有する活性層２４、ｐ型ＡｌＧａＮ層（クラッド層）２５及びｐ型ＧａＮ層（コンタクト層）２６を含むＧａＮ系半導体層（発光部）２、ＧａＮ系半導体層（発光部）２の一方の主面上に形成されるＮｉ層４１及びＡｇ層４２からなる反射電極層４、反射電極層４を覆い、Ａｇの拡散防止層としての酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層からなるキャップ層５、ＧａＮ系半導体層（発光部）２の他方の主面上に形成されるｎ側電極（配線電極）１６、例えばＰｔ／Ｔｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎからなる共晶材を含む共晶層７とＡｕ層６との共晶合金層、該共晶合金層を介してキャップ層５と結合するシリコン（Ｓｉ）支持基板１０を含んで構成される。
【００１４】
図１に示すように、本発明の実施例では、Ａｇ層４２を含む反射電極層４をキャップ層５で覆うことにより、Ａｇの拡散を防止している。本実施例では、キャップ層５を酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層を１セットとし、これを２セット以上形成することにより構成している。
【００１５】
酸化物透明導電層５１は、例えば、ＩＴＯなどの透明導電膜からなり、結晶子の大きさが小さい微結晶又は非晶質（結晶性の低い）膜であることが、熱ひずみを緩和するという観点から好ましい。なお、本明細書において、「結晶子」とは、単結晶とみなせる最大の集まりのことであり、「結晶子の大きさが小さい微結晶」とは、結晶子の大きさがＸ線回析法（Ｓｃｈｅｒｒｅｒ法）で測定した場合に、５００Å以下である結晶を指す。
【００１６】
例えば、ＩＴＯの場合は結晶の配向方向は〈１００〉または〈１１１〉に配向しやすく、さらに、膜厚が厚くなるとそれらの方向への配向性が強くなる。また、配向方向はスパッタ膜では〈１００〉方向が顕著であり、ＥＢ膜では〈１１１〉方向が顕著である。膜厚１００〜１０００Åの間ではこれらの方向性が明確でない（Ｘ線回折でシャープなピークを示さない）結晶性の低い領域となるので、熱ひずみの緩和に適していると考えられる。
【００１７】
酸化物透明導電層５１の成長温度は結晶子の大きさが小さい微結晶または非晶質（結晶性の低いもの）となる２００℃以下とするのが好ましい。例えば、ＩＴＯの結晶子の大きさは２００℃以下で成膜したスパッタ膜の場合、概ね５００Å程度となり、より低温で成膜するとさらにサイズが小さくなっていく傾向が見られる。
【００１８】
酸化物透明導電層５１の材料として、ＩＴＯ以外に、ＺｎＯ、ＡＺＯ、ＩＺＯなどの酸化物透明導電性膜を用いることができる。酸化物透明導電性膜の材料によって微結晶〜非晶質となる温度や成膜条件は異なるため、結晶子の大きさが小さい微結晶または非晶質となるように設定する必要がある。
【００１９】
酸化物透明導電層５１は１層あたりの膜厚は、１００Å以上あることが好ましく、１００〜１０００Åの範囲であることがより好ましい。膜厚が１００Å未満では金属層５２の熱ひずみを緩和するには薄すぎる。また、膜厚が１０００Åよりも厚くなると、酸化物透明導電層５１の結晶性が上がり、熱ひずみを緩和する力が弱くなる。さらに、透明導電性膜の欠点であるピンホールなどの欠陥が出やすくなる。透明導電性膜は初期核生成時にはランダム配向しており膜厚が厚くなっていくときに方向性がそろった結晶粒となっていく傾向がある。本実施例では、酸化物透明導電層５１を１００〜１０００Åの結晶性の低い非晶質または微結晶（結晶子が５００Å以下）とすることで熱ひずみの緩和を起こしやすくしている。
【００２０】
以上のように、酸化物透明導電層５１は、熱処理により発生する熱ひずみを緩和する機能を有するが、ピンホールを有する場合があり、このピンホールを伝って、Ａｇのマイグレーションが起こることが考えられる。そのため、本実施例では、酸化物透明導電層５１を覆って金属層（第２キャップ層）５２を形成して、拡散防止機能を向上させている。
【００２１】
金属層５２の材料としては、ＴｉＷ以外に、Ｔｉ、Ｐｔ、ＴｉＮなどの金属、合金または金属窒化物を用いることが可能である。金属層５２の膜厚は、酸化物透明導電層５１の膜厚以上であることが好ましい。膜厚の上限は酸化物透明導電層５１の厚さの２倍程度であれば、十分であると考えられる。これは結晶性の低い酸化物透明導電層５１は表面平坦性が高くないためその平坦性を緩和できれば十分なためである。
【００２２】
酸化物透明導電層５１及び金属層５２の成膜方法としてはスパッタ、ＥＢ蒸着などが使用可能である、スパッタで成膜した場合の方が、膜の密着性、カバレッジ性能が高く、Ａｇの拡散防止機能に優れている。
【００２３】
これらの酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層を１セットとして、図１に示すように、例えば、３セット分成膜する。キャップ層５の総厚は、反射電極層４の膜厚より厚くなることが好ましく、１．５倍以上の総厚となることがより好ましい。積層のセット数は、キャップ層５の総厚が反射電極層４の膜厚より厚くなればよいため、１セット以上であれば良いが、２セット以上形成することが好ましい。
【００２４】
これは、酸化物透明導電層（第１キャップ層）５１にピンホールが生じたとしても、２層以上の酸化物透明導電層５１を重ねることにより、ピンホールの位置が重なることをほとんどなくすことができ、ピンホールを伝ってＡｇのマイグレーションが起こることを防ぐと考えられるからである。
【００２５】
キャップ層５の構成は、必ず酸化物透明導電層５１が反射電極層４に接することが好ましい。これは反射電極層４の端面に一番ひずみがかかりやすいため、熱ひずみの緩和の働きをする酸化物透明導電層５１を最下面に配置して、反射電極層４と接するようにすることでその効果を高くするためである。
【００２６】
また、酸化物透明導電層５１を反射電極層４の反射面に近い第１層目とすることで反射電極層４の周りに反射電極層４よりは接触抵抗の高い部分が形成され、通常の通電時は電気が流れないが高電圧印加時に通電パスとなりうる領域を形成することができる。これにより瞬時の高電圧印加時の信頼性（静電耐圧）を向上させることができる。
【００２７】
なお、本発明者らが、人体モデル（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ：ＨＢＭ）実験方法により、本実施例によるＬＥＤ素子１０１の静電耐圧を実際に測定したところ、１ｋＶ以上の静電耐圧を有するものが７５％得られた。これに対して、ＴｉＷのみのキャップ層構成だった場合には、１ｋＶ以上の静電耐圧を有するものは得られなかった。
【００２８】
以上のように、キャップ層５を酸化物透明導電層５１と金属、合金または金属窒化物からなる金属層５２の積層構造とすることにより金属層５２にかかる熱ひずみの緩和を透明導電膜５１が行うことで、キャップ層５のクラックなどの欠陥が入りにくくなり、Ａｇのマイグレーションが抑えられる。よって、素子の特性、信頼性が向上する。
【００２９】
以下、図２〜図９を参照して、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明する。
【００３０】
まず図２に示すように、サファイア基板（成長基板）１を準備し、サーマルクリーニングを行い、ＭＯＣＶＤにより、ＧａＮバッファ層２０を、例えば、５００℃で低温成長した後、基板温度を１０００℃に昇温して、結晶化させる。その後、ＧａＮバッファ層２０上に、ＧａＮ系半導体層２を成長させる。例えば、サファイア基板１をＭＯＣＶＤ装置に投入後、バッファ層２０を成長した後に、アンドープのＧａＮ層２１、Ｓｉ等をドープしたｎ型ＧａＮ層２２を成長温度１０００℃で成長させる。その後、成長温度７３０℃でＧａＮ／ＩｎＧａＮを含む歪緩和層２３を成長させる。続いて、活性層２４として、例えば、ＧａＮ／ＩｎＧａＮ多層膜からなる多重量子井戸構造を成長温度７００℃で成長させる。さらに、活性層２４上にｐ型ＡｌＧａＮ層（クラッド層）２５及びｐ型ＧａＮ層（コンタクト層）２６を順次成長させる。なお、バッファ層２０及びＧａＮ系半導体層２の膜厚は、例えば、６μｍ程度である。なお、成長基板はサファイアに限らず、ＧａＮやＳｉＣ基板などでもよい。
【００３１】
続いて、図３に示すように、反射電極層４を成膜する。例えば、Ｎｉ層４１を約５Å、Ａｇ層４２を約３０００Åの順に電子ビーム（ＥＢ）蒸着にて成膜を行う。次に、発光パターンの大きさにレジストマスクを形成し、｛硝酸：水：酢酸：リン酸｝＝｛１：１：８：１０｝の割合で調整したエッチャントで２５℃、２０秒間、反射電極層４をエッチングして、図４に示す状態にする。その後、酸素が含まれるガスの雰囲気で、４００度で２分加熱処理する。Ｎｉ層４１は、Ａｇ層４２のｐ型ＧａＮ層２６への密着性を向上させるとともに、透明電極の機能を有し、Ａｇ層４２は反射電極としての機能を有する。
【００３２】
次に、図５に示すように、酸化物透明導電層（第１キャップ層）５１及び該酸化物透明導電層（第１キャップ層）５１を覆う金属層（第２キャップ層）５２の積層からなるキャップ層５を、反射電極層４を覆うように形成する。
【００３３】
酸化物透明導電層（第１キャップ層）５１は、例えば、ＩＴＯ等の透明導電性膜からなり、常温のスパッタ装置で、反射電極層４を覆って成膜する。酸素分圧は２．５×１０−２Ｐａ、パワーは１００Ｗとする。膜厚は、１０００Å程度である。なお、酸化物透明導電層（ＩＴＯ）５１は、結晶子の大きさが小さい微結晶または非晶質（結晶性の低い）膜である。
【００３４】
金属層（第２キャップ層）５２は、例えば、ＴｉＷ等の金属膜等からなり、常温のスパッタ装置で、酸化物透明導電層（第１キャップ層）５１を覆って成膜する。アルゴン分圧は１Ｐａ、パワーは３００Ｗとする。膜厚は、１０００Å程度である。
【００３５】
続いて、図６に示すように、酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層を１セットとし、それをさらに、２セット繰り返して積層し、合計３セットの積層からなるキャップ層５を形成する。なお、キャップ層５の総厚は、６０００Å程度である。キャップ層５の積層を覆って、膜厚２０００Å程度のＡｕからなる共晶（Ａｕ）層６を成膜する。
【００３６】
次に、表面にＰｔ／Ｔｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎからなる共晶材を含む共晶層７を成膜したＳｉ基板１０を準備し、図７に示すように、Ａｕ層６と共晶層７とを張り合わせて、真空中、６ｋＮの圧力、温度３３０〜３５０℃で熱圧着（共晶）させる。
【００３７】
次に、図８に示すように、サファイア基板１の裏面（サファイア基板側）よりエキシマレーザを照射して、バッファ層２０を分解させ、サファイア基板１とＧａＮ系半導体層２とを分離し、図９に示す状態とする。レーザーリフトオフにより発生したＧａを熱水などで除去し、その後塩酸で表面処理する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
【００３８】
その後、既存のフォトリソグラフィ技術によりＧａＮ系半導体層２をパターニングする。具体的には、ＧａＮ系半導体層２表面にフォトレジストを塗布、露光、現像し、ドライエッチングにてＧａＮ系半導体層２の不要な一部（露出部分）を除去して、隣接するＧａＮ系半導体層２間にストリート部を形成する。その後、フォトレジストをリムーバで除去する。
【００３９】
次に、ｎ側電極（配線電極）１６として、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕを順に成膜し、図１に示す状態とする。なお、ｎ側電極１６に用いられる電極構成としては接触抵抗が、１×１０−４Ωｃｍ２以下となること望ましく、それに見合う電極構成であればそのほかの材料でもよい。ｎ側電極１６は、例えば、ＧａＮ系半導体層２の主面の全面積の５〜１５％程度の面積を有するストライプ等の平面形状を有する。
【００４０】
以上により、窒化物半導体発光素子１０１が完成する。一枚の基板から複数の素子を製造する場合は、スクライブ後ブレイキングして素子分離を行う。
【００４１】
なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。
【００４２】
本発明者らは、本実施例による窒化物半導体発光素子１０１を、図６に示す状態まで実際に作製した段階でのクラックの発生評価を行った。また、比較例１及び比較例２として図１０及び図１１に示すものを実際に作製し、クラックの発生評価を行った。
【００４３】
クラックの発生評価に用いた本実施例による半導体素子は、図６に示すように、成長基板１上に、ＧａＮ系半導体層（発光部）２を形成し、その上に反射電極層４を成膜し、該反射電極層４を覆うように、キャップ層５（酸化物透明導電層５１及び金属層５２の積層を３セット）及び共晶（Ａｕ）層６を成膜した段階のものである。
【００４４】
比較例１による半導体素子は、図１０に示すように、本実施例によるキャップ層５の代わりに、膜厚６０００ÅのＴｉＷ膜単層からなるキャップ層５３を成膜し、その上に共晶（Ａｕ）層６を成膜した段階のものであり、比較例２による半導体素子は、図１１に示すように、本実施例によるキャップ層５の代わりに、膜厚１０００ÅのＰｔ膜５４と膜厚１０００ÅのＴｉＷ膜５２との積層を１セットとし、それを３セット成膜したものからなるキャップ層５５を成膜し、その上に共晶（Ａｕ）層６を成膜した段階のものである。
【００４５】
クラックの発生の評価は、キャップ層形成後、硝酸の中で1分放置し、Agの侵食（クラック部分から硝酸が入り込み、ＡｇがエッチングされてＡｇのラインが後退）があった場合は成膜時の応力によるクラック発生があると判断することにより行った。この評価方法では、比較例１や比較例２では、ほぼ全周囲において侵食の発生が観察されたが、本実施例による半導体素子では、Ａｇの侵食がほとんど観察されなかった。したがって、比較例１及び比較例２ではクラックが発生したが、本実施例では、クラックが発生しなかったものと考えられる。
【００４６】
また、支持基板１０と貼りあわせた後（図７に示す状態）に、クラック発生を写真観察により判断した。この写真観察では、もとのＡｇのラインよりＡｇがはみでていたらクラックが発生したと判断した。この場合にも、比較例１及び比較例２では、図１０及び図１１に示すように、キャップ層５３、５５のエッジ部分でクラックＣＲが観察されたが、本実施例によるキャップ層５のエッジ部分にはクラックは観察されなかった。
【００４７】
なお、その後の工程によるクラックの発生は、Ａｇがクラックよりマイグレーションし、リークになるとＰＬ発光強度が減少したり、ｐ−ｎジャンクション部分にＡｇが析出してきたりすることで判断が可能である。
【００４８】
以上、本発明の実施例によれば、反射電極層４を覆うキャップ層５を酸化物透明導電層５１と金属、合金または金属窒化物からなる金属層５２の積層構造とした。これにより、金属層５２にかかる熱ひずみの緩和を透明導電膜５１が行うことができる。よって、キャップ層５のクラックなどの欠陥が入りにくくなり、Ａｇのマイグレーションが抑えられ、素子の特性、信頼性を向上させることができる。
【００４９】
さらに、酸化物透明導電層５１を１００〜１０００Åの結晶性の低い非晶質または微結晶（結晶子が５００Å以下）とすることで熱ひずみの緩和を起こしやすくすることができる。
【００５０】
また、本発明の実施例によれば、酸化物透明導電層５１を反射電極層４と接する第１層目とすることで、反射電極層４の周りに反射電極層４よりも接触抵抗の高い領域が形成される。よって、通常の通電時には電気が流れないが、高電圧印加時に通電パスとなりうる領域を形成することが可能なる。これにより、瞬時の高電圧印加時の信頼性（静電耐圧）を向上させることができる。
【００５１】
また、上述の実施例では、成長基板１としてサファイア基板を用いたが、これ以外にもＧａＮ基板やＳｉＣ基板などを成長基板として用いることができる。また、半導体層２の材料はＧａＮに限らず、ＡｌＧａＩｎＰや、ＺｎＯ等でもよい。
【００５２】
以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【００５３】
例えば、本発明の実施例はＡｇ層４２が反射電極層４に含まれれば、図１２に示す成長基板１を除去しないフリップチップタイプや、図１３に示す成長基板１としてＧａＮやＳｉＣなどの透明導電性基板を用いたジャンクションダウンタイプにも適用可能である。
【符号の説明】
【００５４】
１…サファイア基板、２…ＧａＮ系半導体層（発光部）、４…反射電極層、５…キャップ層、６…、７…、１０…シリコン（Ｓｉ）基板、１６…ｎ側電極（配線電極）、２０…バッファ層、２１…アンドープＧａＮ層、２２…Ｓｉドープｎ型ＧａＮ層、２３…歪緩和層、２４…活性層、２５…ｐ型ＡｌＧａＮ層（クラッド層）、２６…ｐ型ＧａＮ層（コンタクト層）、４１…Ｎｉ層、４２…Ａｇ層、５１…酸化物透明導電層（第１キャップ層）、５２…金属層（第２キャップ層）、５３、５５…キャップ層、５４…Ｐｔ層、１０１…窒化物半導体発光素子（ＬＥＤ素子）
【技術分野】
【０００１】
本発明は、半導体素子に関する。
【背景技術】
【０００２】
近年、半導体発光素子の高出力化に伴い、光取り出し構造形成などの点から放熱支持基板に半導体膜を貼付・支持させた構造のデバイスが用いられている。高出力を実現するためには半導体膜と支持基板との間に高反射率の電極として、Ａｇ又はＡｇ合金からなる反射電極が形成されている。
【０００３】
Ａｇは反射率が高いが、Ａｇイオンのマイグレーション即ち移動を起こしやすく、特に通電時や温度変化などによってマイグレーションを起こしやすい事が知られている。Ａｇイオンのマイグレーションが起こると、リークなどの素子の特性、信頼性に影響を与える現象が発生する。
【０００４】
Ａｇイオンのマイグレーションを防止するために、Ｐｔなどの高融点金属や、ＩＴＯなどの金属酸化物からなる拡散防止層を形成することが広く行われている。例えば、窒化物半導体側に透光性電極としてＩＴＯなどの金属酸化物などを形成し、その上にＡｇ系反射電極層、次いで、拡散防止層として高融点金属又は金属窒化物などを含む層を形成することが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９２７８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
拡散防止層として、Ｐｔなどの金属膜を使用した場合には、成膜時の応力や、放熱支持基板への貼り付けなどの工程において、高温処理されるため、当該熱処理時に熱ひずみの影響を受けて、拡散防止層にクラックが入るなどの欠陥が生じやすい。
【０００７】
また、拡散防止層として酸化膜などを使用した場合には、熱処理時における熱ひずみの影響は受けにくいものの、成膜時にピンホールが生じ、そこを通じてＡｇが移動してしまう現象が起こり、拡散防止の性能が金属膜に比べて劣ってしまう。
【０００８】
本発明の目的は、Ａｇのマイグレーションによるリークを抑制することが可能な半導体素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、半導体素子は、第１導電型の第１の半導体層と、該第１の半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２の半導体層とを含む半導体積層構造と、前記第１の半導体層又は前記第２の半導体層の一方に接して形成される配線電極層と、前記第１の半導体層又は前記第２の半導体層の前記配線電極層が形成されていない他方に接して形成されるＡｇを含む反射電極層と、前記反射電極層を覆って形成される透明導電膜からなる第１キャップ層と、該第１キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第２キャップ層との積層を少なくとも２セット以上含むキャップ層と、共晶層を介して前記キャップ層と結合する支持基板とを有する。
【発明の効果】
【００１０】
本発明によれば、Ａｇのマイグレーションによるリークを抑制することが可能な半導体素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図である。
【図２】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図３】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図４】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図５】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図６】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図７】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図８】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図９】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１０】クラック発生評価実験に用いた比較例１によるキャップ層５３の構造を表す概略断面図である。
【図１１】クラック発生評価実験に用いた比較例２によるキャップ層５５の構造を表す概略断面図である。
【図１２】本発明の実施例を適用したフリップチップタイプの窒化物半導体発光素子（ＬＥＤ素子）の素子構造を表す概略断面図である。
【図１３】本発明の実施例を適用したジャンクションダウンタイプの窒化物半導体発光素子（ＬＥＤ素子）の素子構造を表す概略断面図である。
【発明を実施するための形態】
【００１２】
図１は、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図である。
【００１３】
窒化物半導体発光素子（ＬＥＤ素子）１０１は、例えば、アンドープのＧａＮ層２１、Ｓｉ等をドープしたｎ型ＧａＮ層２２、ＧａＮ／ＩｎＧａＮを含む歪緩和層２３、ＧａＮ／ＩｎＧａＮ多層膜からなる多重量子井戸構造を有する活性層２４、ｐ型ＡｌＧａＮ層（クラッド層）２５及びｐ型ＧａＮ層（コンタクト層）２６を含むＧａＮ系半導体層（発光部）２、ＧａＮ系半導体層（発光部）２の一方の主面上に形成されるＮｉ層４１及びＡｇ層４２からなる反射電極層４、反射電極層４を覆い、Ａｇの拡散防止層としての酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層からなるキャップ層５、ＧａＮ系半導体層（発光部）２の他方の主面上に形成されるｎ側電極（配線電極）１６、例えばＰｔ／Ｔｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎからなる共晶材を含む共晶層７とＡｕ層６との共晶合金層、該共晶合金層を介してキャップ層５と結合するシリコン（Ｓｉ）支持基板１０を含んで構成される。
【００１４】
図１に示すように、本発明の実施例では、Ａｇ層４２を含む反射電極層４をキャップ層５で覆うことにより、Ａｇの拡散を防止している。本実施例では、キャップ層５を酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層を１セットとし、これを２セット以上形成することにより構成している。
【００１５】
酸化物透明導電層５１は、例えば、ＩＴＯなどの透明導電膜からなり、結晶子の大きさが小さい微結晶又は非晶質（結晶性の低い）膜であることが、熱ひずみを緩和するという観点から好ましい。なお、本明細書において、「結晶子」とは、単結晶とみなせる最大の集まりのことであり、「結晶子の大きさが小さい微結晶」とは、結晶子の大きさがＸ線回析法（Ｓｃｈｅｒｒｅｒ法）で測定した場合に、５００Å以下である結晶を指す。
【００１６】
例えば、ＩＴＯの場合は結晶の配向方向は〈１００〉または〈１１１〉に配向しやすく、さらに、膜厚が厚くなるとそれらの方向への配向性が強くなる。また、配向方向はスパッタ膜では〈１００〉方向が顕著であり、ＥＢ膜では〈１１１〉方向が顕著である。膜厚１００〜１０００Åの間ではこれらの方向性が明確でない（Ｘ線回折でシャープなピークを示さない）結晶性の低い領域となるので、熱ひずみの緩和に適していると考えられる。
【００１７】
酸化物透明導電層５１の成長温度は結晶子の大きさが小さい微結晶または非晶質（結晶性の低いもの）となる２００℃以下とするのが好ましい。例えば、ＩＴＯの結晶子の大きさは２００℃以下で成膜したスパッタ膜の場合、概ね５００Å程度となり、より低温で成膜するとさらにサイズが小さくなっていく傾向が見られる。
【００１８】
酸化物透明導電層５１の材料として、ＩＴＯ以外に、ＺｎＯ、ＡＺＯ、ＩＺＯなどの酸化物透明導電性膜を用いることができる。酸化物透明導電性膜の材料によって微結晶〜非晶質となる温度や成膜条件は異なるため、結晶子の大きさが小さい微結晶または非晶質となるように設定する必要がある。
【００１９】
酸化物透明導電層５１は１層あたりの膜厚は、１００Å以上あることが好ましく、１００〜１０００Åの範囲であることがより好ましい。膜厚が１００Å未満では金属層５２の熱ひずみを緩和するには薄すぎる。また、膜厚が１０００Åよりも厚くなると、酸化物透明導電層５１の結晶性が上がり、熱ひずみを緩和する力が弱くなる。さらに、透明導電性膜の欠点であるピンホールなどの欠陥が出やすくなる。透明導電性膜は初期核生成時にはランダム配向しており膜厚が厚くなっていくときに方向性がそろった結晶粒となっていく傾向がある。本実施例では、酸化物透明導電層５１を１００〜１０００Åの結晶性の低い非晶質または微結晶（結晶子が５００Å以下）とすることで熱ひずみの緩和を起こしやすくしている。
【００２０】
以上のように、酸化物透明導電層５１は、熱処理により発生する熱ひずみを緩和する機能を有するが、ピンホールを有する場合があり、このピンホールを伝って、Ａｇのマイグレーションが起こることが考えられる。そのため、本実施例では、酸化物透明導電層５１を覆って金属層（第２キャップ層）５２を形成して、拡散防止機能を向上させている。
【００２１】
金属層５２の材料としては、ＴｉＷ以外に、Ｔｉ、Ｐｔ、ＴｉＮなどの金属、合金または金属窒化物を用いることが可能である。金属層５２の膜厚は、酸化物透明導電層５１の膜厚以上であることが好ましい。膜厚の上限は酸化物透明導電層５１の厚さの２倍程度であれば、十分であると考えられる。これは結晶性の低い酸化物透明導電層５１は表面平坦性が高くないためその平坦性を緩和できれば十分なためである。
【００２２】
酸化物透明導電層５１及び金属層５２の成膜方法としてはスパッタ、ＥＢ蒸着などが使用可能である、スパッタで成膜した場合の方が、膜の密着性、カバレッジ性能が高く、Ａｇの拡散防止機能に優れている。
【００２３】
これらの酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層を１セットとして、図１に示すように、例えば、３セット分成膜する。キャップ層５の総厚は、反射電極層４の膜厚より厚くなることが好ましく、１．５倍以上の総厚となることがより好ましい。積層のセット数は、キャップ層５の総厚が反射電極層４の膜厚より厚くなればよいため、１セット以上であれば良いが、２セット以上形成することが好ましい。
【００２４】
これは、酸化物透明導電層（第１キャップ層）５１にピンホールが生じたとしても、２層以上の酸化物透明導電層５１を重ねることにより、ピンホールの位置が重なることをほとんどなくすことができ、ピンホールを伝ってＡｇのマイグレーションが起こることを防ぐと考えられるからである。
【００２５】
キャップ層５の構成は、必ず酸化物透明導電層５１が反射電極層４に接することが好ましい。これは反射電極層４の端面に一番ひずみがかかりやすいため、熱ひずみの緩和の働きをする酸化物透明導電層５１を最下面に配置して、反射電極層４と接するようにすることでその効果を高くするためである。
【００２６】
また、酸化物透明導電層５１を反射電極層４の反射面に近い第１層目とすることで反射電極層４の周りに反射電極層４よりは接触抵抗の高い部分が形成され、通常の通電時は電気が流れないが高電圧印加時に通電パスとなりうる領域を形成することができる。これにより瞬時の高電圧印加時の信頼性（静電耐圧）を向上させることができる。
【００２７】
なお、本発明者らが、人体モデル（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ：ＨＢＭ）実験方法により、本実施例によるＬＥＤ素子１０１の静電耐圧を実際に測定したところ、１ｋＶ以上の静電耐圧を有するものが７５％得られた。これに対して、ＴｉＷのみのキャップ層構成だった場合には、１ｋＶ以上の静電耐圧を有するものは得られなかった。
【００２８】
以上のように、キャップ層５を酸化物透明導電層５１と金属、合金または金属窒化物からなる金属層５２の積層構造とすることにより金属層５２にかかる熱ひずみの緩和を透明導電膜５１が行うことで、キャップ層５のクラックなどの欠陥が入りにくくなり、Ａｇのマイグレーションが抑えられる。よって、素子の特性、信頼性が向上する。
【００２９】
以下、図２〜図９を参照して、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明する。
【００３０】
まず図２に示すように、サファイア基板（成長基板）１を準備し、サーマルクリーニングを行い、ＭＯＣＶＤにより、ＧａＮバッファ層２０を、例えば、５００℃で低温成長した後、基板温度を１０００℃に昇温して、結晶化させる。その後、ＧａＮバッファ層２０上に、ＧａＮ系半導体層２を成長させる。例えば、サファイア基板１をＭＯＣＶＤ装置に投入後、バッファ層２０を成長した後に、アンドープのＧａＮ層２１、Ｓｉ等をドープしたｎ型ＧａＮ層２２を成長温度１０００℃で成長させる。その後、成長温度７３０℃でＧａＮ／ＩｎＧａＮを含む歪緩和層２３を成長させる。続いて、活性層２４として、例えば、ＧａＮ／ＩｎＧａＮ多層膜からなる多重量子井戸構造を成長温度７００℃で成長させる。さらに、活性層２４上にｐ型ＡｌＧａＮ層（クラッド層）２５及びｐ型ＧａＮ層（コンタクト層）２６を順次成長させる。なお、バッファ層２０及びＧａＮ系半導体層２の膜厚は、例えば、６μｍ程度である。なお、成長基板はサファイアに限らず、ＧａＮやＳｉＣ基板などでもよい。
【００３１】
続いて、図３に示すように、反射電極層４を成膜する。例えば、Ｎｉ層４１を約５Å、Ａｇ層４２を約３０００Åの順に電子ビーム（ＥＢ）蒸着にて成膜を行う。次に、発光パターンの大きさにレジストマスクを形成し、｛硝酸：水：酢酸：リン酸｝＝｛１：１：８：１０｝の割合で調整したエッチャントで２５℃、２０秒間、反射電極層４をエッチングして、図４に示す状態にする。その後、酸素が含まれるガスの雰囲気で、４００度で２分加熱処理する。Ｎｉ層４１は、Ａｇ層４２のｐ型ＧａＮ層２６への密着性を向上させるとともに、透明電極の機能を有し、Ａｇ層４２は反射電極としての機能を有する。
【００３２】
次に、図５に示すように、酸化物透明導電層（第１キャップ層）５１及び該酸化物透明導電層（第１キャップ層）５１を覆う金属層（第２キャップ層）５２の積層からなるキャップ層５を、反射電極層４を覆うように形成する。
【００３３】
酸化物透明導電層（第１キャップ層）５１は、例えば、ＩＴＯ等の透明導電性膜からなり、常温のスパッタ装置で、反射電極層４を覆って成膜する。酸素分圧は２．５×１０−２Ｐａ、パワーは１００Ｗとする。膜厚は、１０００Å程度である。なお、酸化物透明導電層（ＩＴＯ）５１は、結晶子の大きさが小さい微結晶または非晶質（結晶性の低い）膜である。
【００３４】
金属層（第２キャップ層）５２は、例えば、ＴｉＷ等の金属膜等からなり、常温のスパッタ装置で、酸化物透明導電層（第１キャップ層）５１を覆って成膜する。アルゴン分圧は１Ｐａ、パワーは３００Ｗとする。膜厚は、１０００Å程度である。
【００３５】
続いて、図６に示すように、酸化物透明導電層（第１キャップ層）５１及び金属層（第２キャップ層）５２の積層を１セットとし、それをさらに、２セット繰り返して積層し、合計３セットの積層からなるキャップ層５を形成する。なお、キャップ層５の総厚は、６０００Å程度である。キャップ層５の積層を覆って、膜厚２０００Å程度のＡｕからなる共晶（Ａｕ）層６を成膜する。
【００３６】
次に、表面にＰｔ／Ｔｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎからなる共晶材を含む共晶層７を成膜したＳｉ基板１０を準備し、図７に示すように、Ａｕ層６と共晶層７とを張り合わせて、真空中、６ｋＮの圧力、温度３３０〜３５０℃で熱圧着（共晶）させる。
【００３７】
次に、図８に示すように、サファイア基板１の裏面（サファイア基板側）よりエキシマレーザを照射して、バッファ層２０を分解させ、サファイア基板１とＧａＮ系半導体層２とを分離し、図９に示す状態とする。レーザーリフトオフにより発生したＧａを熱水などで除去し、その後塩酸で表面処理する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
【００３８】
その後、既存のフォトリソグラフィ技術によりＧａＮ系半導体層２をパターニングする。具体的には、ＧａＮ系半導体層２表面にフォトレジストを塗布、露光、現像し、ドライエッチングにてＧａＮ系半導体層２の不要な一部（露出部分）を除去して、隣接するＧａＮ系半導体層２間にストリート部を形成する。その後、フォトレジストをリムーバで除去する。
【００３９】
次に、ｎ側電極（配線電極）１６として、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕを順に成膜し、図１に示す状態とする。なお、ｎ側電極１６に用いられる電極構成としては接触抵抗が、１×１０−４Ωｃｍ２以下となること望ましく、それに見合う電極構成であればそのほかの材料でもよい。ｎ側電極１６は、例えば、ＧａＮ系半導体層２の主面の全面積の５〜１５％程度の面積を有するストライプ等の平面形状を有する。
【００４０】
以上により、窒化物半導体発光素子１０１が完成する。一枚の基板から複数の素子を製造する場合は、スクライブ後ブレイキングして素子分離を行う。
【００４１】
なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。
【００４２】
本発明者らは、本実施例による窒化物半導体発光素子１０１を、図６に示す状態まで実際に作製した段階でのクラックの発生評価を行った。また、比較例１及び比較例２として図１０及び図１１に示すものを実際に作製し、クラックの発生評価を行った。
【００４３】
クラックの発生評価に用いた本実施例による半導体素子は、図６に示すように、成長基板１上に、ＧａＮ系半導体層（発光部）２を形成し、その上に反射電極層４を成膜し、該反射電極層４を覆うように、キャップ層５（酸化物透明導電層５１及び金属層５２の積層を３セット）及び共晶（Ａｕ）層６を成膜した段階のものである。
【００４４】
比較例１による半導体素子は、図１０に示すように、本実施例によるキャップ層５の代わりに、膜厚６０００ÅのＴｉＷ膜単層からなるキャップ層５３を成膜し、その上に共晶（Ａｕ）層６を成膜した段階のものであり、比較例２による半導体素子は、図１１に示すように、本実施例によるキャップ層５の代わりに、膜厚１０００ÅのＰｔ膜５４と膜厚１０００ÅのＴｉＷ膜５２との積層を１セットとし、それを３セット成膜したものからなるキャップ層５５を成膜し、その上に共晶（Ａｕ）層６を成膜した段階のものである。
【００４５】
クラックの発生の評価は、キャップ層形成後、硝酸の中で1分放置し、Agの侵食（クラック部分から硝酸が入り込み、ＡｇがエッチングされてＡｇのラインが後退）があった場合は成膜時の応力によるクラック発生があると判断することにより行った。この評価方法では、比較例１や比較例２では、ほぼ全周囲において侵食の発生が観察されたが、本実施例による半導体素子では、Ａｇの侵食がほとんど観察されなかった。したがって、比較例１及び比較例２ではクラックが発生したが、本実施例では、クラックが発生しなかったものと考えられる。
【００４６】
また、支持基板１０と貼りあわせた後（図７に示す状態）に、クラック発生を写真観察により判断した。この写真観察では、もとのＡｇのラインよりＡｇがはみでていたらクラックが発生したと判断した。この場合にも、比較例１及び比較例２では、図１０及び図１１に示すように、キャップ層５３、５５のエッジ部分でクラックＣＲが観察されたが、本実施例によるキャップ層５のエッジ部分にはクラックは観察されなかった。
【００４７】
なお、その後の工程によるクラックの発生は、Ａｇがクラックよりマイグレーションし、リークになるとＰＬ発光強度が減少したり、ｐ−ｎジャンクション部分にＡｇが析出してきたりすることで判断が可能である。
【００４８】
以上、本発明の実施例によれば、反射電極層４を覆うキャップ層５を酸化物透明導電層５１と金属、合金または金属窒化物からなる金属層５２の積層構造とした。これにより、金属層５２にかかる熱ひずみの緩和を透明導電膜５１が行うことができる。よって、キャップ層５のクラックなどの欠陥が入りにくくなり、Ａｇのマイグレーションが抑えられ、素子の特性、信頼性を向上させることができる。
【００４９】
さらに、酸化物透明導電層５１を１００〜１０００Åの結晶性の低い非晶質または微結晶（結晶子が５００Å以下）とすることで熱ひずみの緩和を起こしやすくすることができる。
【００５０】
また、本発明の実施例によれば、酸化物透明導電層５１を反射電極層４と接する第１層目とすることで、反射電極層４の周りに反射電極層４よりも接触抵抗の高い領域が形成される。よって、通常の通電時には電気が流れないが、高電圧印加時に通電パスとなりうる領域を形成することが可能なる。これにより、瞬時の高電圧印加時の信頼性（静電耐圧）を向上させることができる。
【００５１】
また、上述の実施例では、成長基板１としてサファイア基板を用いたが、これ以外にもＧａＮ基板やＳｉＣ基板などを成長基板として用いることができる。また、半導体層２の材料はＧａＮに限らず、ＡｌＧａＩｎＰや、ＺｎＯ等でもよい。
【００５２】
以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【００５３】
例えば、本発明の実施例はＡｇ層４２が反射電極層４に含まれれば、図１２に示す成長基板１を除去しないフリップチップタイプや、図１３に示す成長基板１としてＧａＮやＳｉＣなどの透明導電性基板を用いたジャンクションダウンタイプにも適用可能である。
【符号の説明】
【００５４】
１…サファイア基板、２…ＧａＮ系半導体層（発光部）、４…反射電極層、５…キャップ層、６…、７…、１０…シリコン（Ｓｉ）基板、１６…ｎ側電極（配線電極）、２０…バッファ層、２１…アンドープＧａＮ層、２２…Ｓｉドープｎ型ＧａＮ層、２３…歪緩和層、２４…活性層、２５…ｐ型ＡｌＧａＮ層（クラッド層）、２６…ｐ型ＧａＮ層（コンタクト層）、４１…Ｎｉ層、４２…Ａｇ層、５１…酸化物透明導電層（第１キャップ層）、５２…金属層（第２キャップ層）、５３、５５…キャップ層、５４…Ｐｔ層、１０１…窒化物半導体発光素子（ＬＥＤ素子）
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層と、該第１の半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２の半導体層とを含む半導体積層構造と、
前記第１の半導体層又は前記第２の半導体層の一方に接して形成される配線電極層と、
前記第１の半導体層又は前記第２の半導体層の前記配線電極層が形成されていない他方に接して形成されるＡｇを含む反射電極層と、
前記反射電極層を覆って形成される透明導電膜からなる第１キャップ層と、該第１キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第２キャップ層との積層を少なくとも２セット以上含むキャップ層と、
共晶層を介して前記キャップ層と結合する支持基板と
を有する半導体素子。
【請求項２】
前記第１キャップ層の厚さは１００Åよりも厚く、１０００Å以下である請求項１記載の半導体素子。
【請求項３】
前記透明導電膜は、結晶子の大きさが５００Å以下の非晶質又は微結晶である請求項１又は２記載の半導体素子。
【請求項４】
前記金属層は、金属、合金又は金属窒化物からなる請求項１〜３のいずれか１項に記載の半導体素子。
【請求項１】
第１導電型の第１の半導体層と、該第１の半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２の半導体層とを含む半導体積層構造と、
前記第１の半導体層又は前記第２の半導体層の一方に接して形成される配線電極層と、
前記第１の半導体層又は前記第２の半導体層の前記配線電極層が形成されていない他方に接して形成されるＡｇを含む反射電極層と、
前記反射電極層を覆って形成される透明導電膜からなる第１キャップ層と、該第１キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第２キャップ層との積層を少なくとも２セット以上含むキャップ層と、
共晶層を介して前記キャップ層と結合する支持基板と
を有する半導体素子。
【請求項２】
前記第１キャップ層の厚さは１００Åよりも厚く、１０００Å以下である請求項１記載の半導体素子。
【請求項３】
前記透明導電膜は、結晶子の大きさが５００Å以下の非晶質又は微結晶である請求項１又は２記載の半導体素子。
【請求項４】
前記金属層は、金属、合金又は金属窒化物からなる請求項１〜３のいずれか１項に記載の半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−１１５３４１（Ｐ２０１３−１１５３４１Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６２１７７（Ｐ２０１１−２６２１７７）
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]