回路装置
【課題】素子から出力される信号の絶対的な量がより容易に把握できるようにする。
【解決手段】電源１０３より供給される電圧が印加された第１素子１０１より出力される信号量を検出する第１検出回路１０４と、電源１０３より供給される電圧が印加された第２素子１０２より出力される信号量を検出する第２検出回路１０５と、第１検出回路１０４が検出した信号量と第２検出回路１０５が検出した信号量との差分に対応する信号を出力する差分回路１０６とを備える。
【解決手段】電源１０３より供給される電圧が印加された第１素子１０１より出力される信号量を検出する第１検出回路１０４と、電源１０３より供給される電圧が印加された第２素子１０２より出力される信号量を検出する第２検出回路１０５と、第１検出回路１０４が検出した信号量と第２検出回路１０５が検出した信号量との差分に対応する信号を出力する差分回路１０６とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳや圧電素子などの素子を駆動するための回路装置に関するものである。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を用いて作製された各種センサやスイッチなどが、盛んに研究開発されている。ＭＥＭＳ技術を用いて作製された各種センサやスイッチなどの素子を使用する場合の従来例について、図１３を用いて説明する。これらの素子は、駆動用電源１３０１より素子１３０２に対して電圧を供給して素子１３０２を動作させ、素子１３０２より出力される信号を検出回路１３０３で検出している。
【０００３】
以下、ＭＥＭＳ技術を用いて作製された静電アクチュエータを例に、より詳細に説明する（特許文献１参照）。図１４は、静電アクチュエータの構成を示す構成図である。静電アクチュエータは、基板１４０１の上に支持部１４０２により支持された梁部１４０３を備え、基板１４０１に形成された固定電極１４０４に対向し、梁部１４０３に可動電極１４０５を備えている。また、固定電極１４０４の可動電極１４０５との対向面には、絶縁膜１４０６が形成されている。また、固定電極１４０４および可動電極１４０５には、マトリクススイッチ１４０７およびスイッチ１４０８を介し、駆動用電源１４０９および検出回路１４１０が接続されている。
【０００４】
図１４では、スイッチ１４０８は、駆動用電源１４０９に接続され、固定電極１４０４に駆動用電源１４０９が接続され、可動電極１４０５は０ボルトに接続されている。このように接続して固定電極１４０４に駆動用電源１４０９から電圧を印加すると、静電引力によって可動電極１４０５が固定電極１４０４の側に引き寄せられる。引き寄せられる可動電極１４０５は、最終的に図１５に示すように、絶縁膜１４０６に接触して動作を停止する。
【０００５】
ここで、可動電極１４０５の固定電極１４０４との対向面の面積をＳ、可動電極１４０５と固定電極１４０４との間の空間の誘電率をε、可動電極１４０５と固定電極１４０４との間の距離、すなわち絶縁膜１４０６の膜厚をｄとすると、図１５に示す静電アクチュエータの静電容量Ｃ１は、「Ｃ１＝εＳ／ｄ・・・（１）」により計算できる。
【０００６】
次に、可動電極１４０５が絶縁膜１４０６に接触した状態で、スイッチ１４０８を検出回路１４１０に切り替えれば、絶縁膜１４０６に蓄積された電荷量を検出回路によって検出することができる。このようにして検出した電荷量が一定値を超えた場合、マトリクススイッチ１４０７の接続状態を変更し、可動電極１４０５に駆動用電源１４０９を接続して電圧を印加し、固定電極１４０４を０Ｖに接続する。この接続切り替えにより、絶縁膜１４０６に対する電荷の蓄積が解消される。この接続切り替えは、蓄積された電荷によって可動電極１４０５絶縁膜１４０６から離れなくなる現象（特許文献１中でスティクションと表現している）を防ぐ効果がある。なお、特許文献１では、絶縁膜１４０６に蓄積される電荷量を低減させるために、駆動用の電圧として正あるいは負のバイポーラ電圧を推奨している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２４２６０７号公報
【特許文献２】特許第４３７３３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した技術では、入力信号に対して素子から出力される信号の絶対的な量を把握（測定）することが容易ではないという問題があった。例えば、ＭＥＭＳ素子では、上述のことにより、検出できる信号量により可動部の変位を正確に把握することが困難である。前述したアクチュエータの場合、可動電極１４０５を絶縁膜１４０６に接触させて使用しており、固定電極１４０４と可動電極１４０５との距離ｄは常に一定の値となり、可動電極１４０５を中空に浮かせた状態に適用することができない。
【０００９】
また、可動電極を中空に浮かせた状態で使用する例として、ＭＥＭＳ技術を用いて作製したＭＥＭＳミラーがある（特許文献２参照）。この技術では、ＭＥＭＳミラーを駆動するための駆動電圧とＭＥＭＳミラーの傾斜角度との関係を求めるために、ＭＥＭＳミラーを微小面積に分割して各々の静電容量を検出し、検出した静電容量の和を計算することで可動するミラーと固定電極（駆動電極）との間の静電容量を求め、傾斜角を求めるようにしている。この技術によれば、可動部の変位を正確に把握することを可能としている。
【００１０】
しかし特許文献２の方法では、ＭＥＭＳミラーを微小面積に分割し、分割した面積毎に静電容量を検出する必要があるため、手間がかかるという問題があった。なお、特許文献２では、微小面積毎の静電容量を具体的に検出する方法については記載されていないため、ＭＥＭＳミラーと駆動電極との距離を求める方法が不明である。
【００１１】
本発明は、以上のような問題点を解消するためになされたものであり、素子から出力される信号の絶対的な量がより容易に把握できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る回路装置は、入力信号に対して既知の信号量を出力する第１素子と、入力信号に対して未知の信号量を出力する第２素子と、第１素子および第２素子に同じ入力信号を供給する電源と、電源より供給される電圧が印加された第１素子より出力される信号量を検出する第１検出回路と、電源より供給される電圧が印加された第２素子より出力される信号量を検出する第２検出回路と、第１検出回路が検出した信号量と第２検出回路が検出した信号量との差分に対応する信号を出力する差分回路とを少なくとも備える。
【００１３】
上記回路装置において、第１素子より第１検出回路に出力される信号の切り替えを行う第１スイッチと、第２素子より第２検出回路に出力される信号の切り替えを行う第２スイッチとを備えるようにしてもよい。
【００１４】
上記回路装置において、第１素子および第２素子は、同一の構造を有するものであってもよい。
【００１５】
上記回路装置において、電源は、周期的に変化する電圧を供給するものであればよい。
【００１６】
上記回路装置において、例えば、第１素子は、容量素子から構成され、第２素子は、対向して配置されて互いの距離が可変とされた２つの電極から構成されている。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、入力信号に対して既知の信号量を出力する第１素子の出力と、入力信号に対して未知の信号量を出力する第２素子の出力との差分を取るようにしたので、素子から出力される信号の絶対的な量がより容易に把握できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１における回路装置の構成を示す構成図である。
【図２】図２は、本発明の実施例１における回路装置の構成を示す回路図である。
【図３】図３は、実施例１における静電アクチュエータ２０２の構成を示す構成図である。
【図４】図４は、実施例１における回路装置の動作を説明するためのタイミングチャートである。
【図５】図５は、固定電極２２４と可動電極２２５との距離ｄと信号量Ｖｏｕｔとの関係を示す特性図である。
【図６】図６は、本発明の実施例２における回路装置の構成を示す回路図である。
【図７】図７は、第１素子６０１の回路構成例を示す回路図である。
【図８】図８は、本発明の実施例３における回路装置の構成を示す回路図である。
【図９】図９は、本発明の実施例４における回路装置の構成を示す回路図である。
【図１０】図１０は、第１スイッチ９０７，第２スイッチ９０８，第３スイッチ９３１，第４スイッチ９３２の回路構成例を示す回路図である。
【図１１】図１１は、本発明の実施例５における回路装置の構成を示す回路図である。
【図１２】図１２は、本発明の実施の形態２における回路装置の構成を示す構成図である。
【図１３】図１３は、ＭＥＭＳ技術を用いて作製された素子の構成例を示す構成図である。
【図１４】図１４は、静電アクチュエータの構成を示す構成図である。
【図１５】図１５は、静電アクチュエータの構成を示す構成図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。
【００２０】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における回路装置の構成を示す構成図である。この回路装置は、入力信号に対して既知の信号量を出力する第１素子１０１と、入力信号に対して未知の信号量を出力する第２素子１０２と、第１素子１０１および第２素子１０２に同じ入力信号を供給する電源１０３と、電源１０３より供給される電圧が印加された第１素子１０１より出力される信号量を検出する第１検出回路１０４と、電源１０３より供給される電圧が印加された第２素子１０２より出力される信号量を検出する第２検出回路１０５と、第１検出回路１０４が検出した信号量と第２検出回路１０５が検出した信号量との差分に対応する信号を出力する差分回路１０６とを備える。
【００２１】
この回路装置によれば、第１素子１０１は、入力信号に対して既知の信号量を出力するため、第１検出回路１０４より出力される信号量は、既知の値となる。一方、第２素子１０２は、入力信号に対して出力される信号量は不明であるが、第２検出回路１０５より出力される信号量は、差分回路１０６で第１検出回路１０４より出力される信号量との差分が取られる。この結果、第２検出回路１０５より出力される信号量は、差分回路１０６より出力される差分値と、既知である第１検出回路１０４より出力される信号量とにより、求めることができる。また、本実施の形態１によれば、第２素子１０２より複数の信号を取り出すことが必要ではない。このように、本実施の形態１によれば、第２素子１０２から出力される信号の絶対的な量がより容易に把握できるようになる。
【００２２】
以下、実施例を用いてより詳細な説明をする。
【００２３】
［実施例１］
はじめに、実施例１について説明する。図２は、実施例１における回路装置の構成を示す回路図である。この回路装置は、半導体容量素子（第１素子）２０１と、ＭＥＭＳ技術を用いて作製した静電アクチュエータ（第２素子）２０２と、パルス電圧Ｐ１を出力する電源２０３とを備える。静電アクチュエータ２０２は、図３に示すように、基板２２１の上に支持部２１２により支持された梁部２２３を備え、基板２２１に形成された固定電極２２４に対向し、梁部２２３に可動電極２２５を備えている。可動電極２２５が、端子２１０に接続されている。ここで、半導体容量素子２０１の容量値は、静電アクチュエータ２０２の容量値より小さい値であることが望ましい。
【００２４】
また、この回路装置は、半導体容量素子２０１より出力される信号量を検出する第１検出回路２０４と、静電アクチュエータ２０２より出力される信号量を検出する第２検出回路２０５と、第１検出回路２０４が検出した信号量と第２検出回路２０５が検出した信号量との差分に対応する信号を出力する差分回路２０６とを備える。第１検出回路２０４は、入力側のＮＭＯＳＦＥＴと、半導体容量と、定電流源に接続するＰＭＯＳＦＥＴとで構成されている。第２検出回路２０５も同様の構成であり、各ＦＥＴのゲート長，ゲート幅などの物理的なパラメータや、半導体容量値、定電流源の電流値は、両者において同じ値とする。また、差分回路２０６は、抵抗素子およびオペアンプ回路から構成されている。
【００２５】
上述した構成に加え、実施例１では、半導体容量素子２０１と第１検出回路２０４との間に第１スイッチ２０７を備え、静電アクチュエータ２０２と第２検出回路２０５との間に第２スイッチ２０８を備えている。
【００２６】
以下、実施例１の回路装置の動作について、図４を用いて説明する。図４は、Ｐ１，Ｓ１，Ｓ２，Ｄ１，Ｄ２，Ｖｏｕｔのタイミングチャートであり、横軸は経過時間、縦軸は電圧値を示している。まず、Ｐ１は、電源２０３からの出力であり、周期が一定のパルス電圧である。また、Ｓ１は、第１スイッチ２０７および第２スイッチ２０８のオンおよびオフを切り替える（ゲート電極に入力される）信号である。また、Ｓ２は、第１検出回路２０４および第２検出回路２０５の入力側のＮＭＯＳＦＥＴのゲート電極に入力する信号である。また、Ｄ１は、第１検出回路２０４で検出される信号量であり、Ｄ２は、第２検出回路２０５で検出される信号量である。また、Ｖｏｕｔは、差分回路２０６からの出力である。
【００２７】
図４に示すように、Ｐ１の電圧値があるタイミングで０Ｖになった時（ａ）、Ｓ１（第１スイッチ２０７および第２スイッチ２０８）をＯＮする（ｂ）。Ｓ１がＯＮになることで、半導体容量素子２０１に蓄積された電荷が、第１スイッチ２０７を介して第１検出回路２０４の半導体容量に移動する。同様に、静電アクチュエータ２０２に蓄積された電荷が、第２スイッチ２０８を介して第２検出回路２０５の半導体容量に移動する。これらの結果、第１検出回路２０４および第２検出回路２０５では、各電荷量を信号量Ｄ１および信号量Ｄ２として検出して出力する（ｄ）。なお、Ｄ１およびＤ２は電圧値である。
【００２８】
次に、差分回路２０６で、Ｄ１とＤ２の差分を計算し、信号量Ｖｏｕｔを電圧値として出力する（ｅ）。この後、Ｓ２をＯＮし、第１検出回路２０４および第２検出回路２０５のＮＭＯＳＦＥＴをオン状態とし、第１検出回路２０４および第２検出回路２０５の半導体容量に蓄積されている電荷量を、ＮＭＯＳＦＥＴを介してグランド電極に移動させて蓄積されている電荷量を０にする（ｃ）。
【００２９】
なお、電源２０３から出力される電圧は、パルス電圧以外に、三角波、正弦波などのように周期的に電圧が変化するものであれば如何なる電圧であっても問題ない。また、実施例１において、Ｄ１，Ｄ２，Ｖｏｕｔは電圧値としたが、電圧値以外に、電流、電荷、容量、あるいはインダクタンス、抵抗といった信号量を用いても問題ないことは明らかである。
【００３０】
上述した実施の形態１によれば、以下に示すように、静電アクチュエータ２０２の電極間の距離を、Ｖｏｕｔの変化として検出することができる。まず、静電アクチュエータ２０２の固定電極２２４と可動電極２２５との距離をｄとする。また、固定電極２２４と可動電極２２５との間に蓄積される静電容量をＣ１とする。また、可動電極２２５の固定電極２２４との対向面の面積Ｓを１００μｍ2とする。また、固定電極２２４と可動電極２２５との間の空間の誘電率εを８．８５４１８７８２×１０-12Ｆ／ｍとする。また、固定電極２２４と可動電極２２５との距離ｄが、０．２２μｍから０．４４μｍまで変化した場合を考える。
【００３１】
このとき、固定電極２２４と可動電極２２５との間に蓄積される静電容量Ｃ１は、「Ｃ１＝εＳ／ｄ・・・（１）」に基づいて変化し、信号量Ｖｏｕｔも変化する。図５に、信号量Ｖｏｕｔと距離ｄとの関係を示す。図５に示すように、距離ｄの変化を、信号量Ｖｏｕｔの変化として検出することができる。従って、Ｖｏｕｔにより、静電アクチュエータ２０２における可動電極２２５の位置を検出することが可能である。
【００３２】
なお、実施例１において、電源２０３から出力されるパルス電圧Ｐ１の電圧値やパルスの幅の調整を行うためのフィードバック回路を新たに設け、このフィードバック回路にＶｏｕｔを入力し、フィードバック回路がＶｏｕｔをもとに電源２０３から出力されるパルス電圧Ｐ１の電圧値やパルスの幅の調整することで、静電アクチュエータ２０２の可動電極２２５を所望の位置に駆動できることは言うまでも無い。フィードバック回路が、実施例１の回路装置を構成している半導体装置と同一の半導体基板上にモノリシックに形成されていてもよい。また、これらが、ディスクリートに構成されていてもよい。例えば、フィードバック回路がパーソナルコンピュータ等の演算機能を持つ計算機であってもよいことは言うまでも無い。
【００３３】
また、実施例１のように、第２素子を静電アクチュエータなどの機械的な可動構造部を持つ素子とした場合、一般的に可動構造部の共振周波数は高くとも数百ｋＨｚ程度であることが知られている。一方、電源は、例えば数ＭＨｚの周波数で動作させることが可能である。従って、第２素子の可動構造部の共振周波数よりも早い周期で変化する電圧を電源から供給することで、差分回路による信号量の出力要する時間を短縮することができる。また、第２素子の機械的な動作に影響を与えることなく差分回路による信号量が検出できるという利点がある。
【００３４】
ここで、実施例１の静電アクチュエータ２０２として、図１３，図１４を用いて説明した静電アクチュエータを用いてもよいことは言うまでもない。実施例１によれば、固定電極を絶縁膜に接触させる必要がなく、可動電極を中空に浮いた状態でも使用できるという利点がある。また、特許文献１では、絶縁膜に蓄積される電荷量を低減させるために駆動用の電圧として正あるいは負のバイポーラ電圧を推奨しているが、本発明では絶縁膜に蓄積される電荷量を低減させる必要がないため、第２素子に供給する電圧が正あるいは負のバイポーラ電圧である必要はない。
【００３５】
また、実施例１の静電アクチュエータの代わりに、特許文献２のＭＥＭＳミラーを用いてもよいことは言うまでもない。この場合、ＭＥＭＳミラーを微小面積に分割することなく、ＭＥＭＳミラーを駆動させる駆動電極（固定電極）とＭＥＭＳミラーとの間の静電容量を検出すればよいので、ミラーを微小面積に分割した面積毎に静電容量を検出する必要はなく、手間を省くことができる。このように、本発明は、第２素子として、静電アクチュエータに限らず、ＭＥＭＳ技術を用いて作製されたスイッチ、圧力センサ、加速度センサ、イオンセンサなどの様々な素子に適用可能である。
【００３６】
また、第２素子が、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路と同一の半導体基板上に形成した構造であっても問題ない。また、第２素子が、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路と別の半導体基板上に形成した構造であっても問題ない。
【００３７】
さらに、電源、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路は、同じ半導体基板上に形成されていてもよい。また、電源、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路が別の半導体基板上に形成されていても問題ないことは言うまでもない。
【００３８】
［実施例２］
次に、実施例２について説明する。図６は、実施例２における回路装置の構成を示す回路図である。この回路装置は、第１素子６０１と、静電アクチュエータ（第２素子）２０２と、電源２０３と、第１検出回路６０４と、第２検出回路６０５と、差分回路２０６と、第１スイッチ２０７と、第２スイッチ２０８を備えている。本実施例では、まず、第１素子６０１を図７に示す回路構成とした。また、実施例１の第１検出回路２０４を構成している容量素子を図７に示す回路構成の回路６４１とした第１検出回路６０４とし、実施例１の第２検出回路２０５を構成している容量素子を図７に示す回路構成の回路６５１とした第２検出回路６０５としている。他の構成は、実施例１と同様である。
【００３９】
図７に示す回路構成は、電源７０１，ＮＯＴ回路７０２，ＡＮＤ回路７０３，およびＮＭＯＳＦＥＴ７０４から構成され、容量Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ６，Ｃ７，Ｃ８を選択して切り替え可能としている。この結果、実施例２によれば、静電アクチュエータ２０２の特性に応じて第１素子６０１の値を適切かつ簡単に設定することが可能になるという利点がある。同様に、第１検出回路６０４および第２検出回路６０５の出力（信号量）を、静電アクチュエータ２０２の特性に応じて適切かつ簡単に設定することが可能になるという利点がある。
【００４０】
［実施例３］
次に，実施例３について説明する。図８は、実施例３における回路装置の構成を示す回路図である。この回路装置は、半導体容量素子（第１素子）２０１と、静電アクチュエータ（第２素子）２０２と、第１検出回路２０４と、第２検出回路２０５と、差分回路２０６と、第１スイッチ２０７と、第２スイッチ２０８を備えている。これらの構成は、実施例１と同様である。
【００４１】
実施例３では、図２を用いて説明した実施例１の電源２０３と半導体容量素子２０１および静電アクチュエータ２０２と電源２０３との間のダイオードを、ＰＭＯＳＦＥＴ８３１，ＰＭＯＳＦＥＴ８３２としている。また、ＰＭＯＳＦＥＴ８３１およびＰＭＯＳＦＥＴ８３２に各々電源を供給する電源８０３を用いている。このように構成することで、半導体容量素子２０１と第１検出回路２０４との間の信号量と、静電アクチュエータ２０２と第２検出回路２０５との間の信号量との間の影響を低減することができる。また、ダイオードを用いる場合に比較して、実施例３によれば、消費電力を低減できるようになる。
【００４２】
［実施例４］
次に、実施例４について説明する。図９は、実施例４における回路装置の構成を示す回路図である。この回路装置は、実施例３の回路装置の第１スイッチ２０７，第２スイッチ２０８，ＰＭＯＳＦＥＴ８３１，およびＰＭＯＳＦＥＴ８３２を、図１０に示す回路構成とした第１スイッチ９０７，第２スイッチ９０８，第３スイッチ９３１，第４スイッチ９３２に変更している。
【００４３】
図１０に示すスイッチは、ＮＭＯＳＦＥＴ１００１，ＰＭＯＳＦＥＴ１００２，ＮＭＯＳＦＥＴ１００３，ＰＭＯＳＦＥＴ１００４，ＮＯＴ回路１００５，ＮＯＴ回路１００６，ＮＯＴ回路１００７，抵抗素子１００８，およびダイオード素子１００９を組み合わせたＣＭＯＳスイッチである。
【００４４】
このようにＣＭＯＳスイッチより構成することで、単体のＭＯＳＦＥＴスイッチを用いる場合と比較し、オン状態における抵抗値を下げることが可能となり、消費電力を低減できるメリットがある。また、図１０に示すような回路構成のＣＭＯＳとすることで、第１スイッチ９０７および第２スイッチ９０８が、ＯＮまたはＯＦＦのどちらかのみの状態を取るため、単体のＭＯＳＦＥＴスイッチを用いる場合と比較し、スイッチとしての動作をより安定させることが可能である。
【００４５】
［実施例５］
次に、実施例５について説明する。図１１は、実施例５における回路装置の構成を示す回路図である。この回路装置は、実施例４における回路装置の半導体容量素子２０１，第１検出回路２０４の容量素子，第２検出回路２０５の容量素子を、図７に示す回路構成とした第１素子６０１，回路６４１，回路６５１に変更し、第１検出回路２０４および第２検出回路２０５を、第１検出回路６０４および第２検出回路６０５としている。他の構成は、実施例４と同様である。
【００４６】
実施例５によれば、まず、実施例２と同様に、静電アクチュエータ２０２の特性に応じ、第１素子６０１の値を適切かつ簡単に設定することが可能になるという利点がある。また、第１検出回路６０４および第２検出回路６０５の出力（信号量）を、静電アクチュエータ２０２の特性に応じて適切かつ簡単に設定することが可能になるという利点がある。また、実施例５によれば、実施例４と同様に、ＣＭＯＳスイッチの回路構成を用いることで、消費電流を減らすことができる。
【００４７】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図１２は、本発明の実施の形態２における回路装置の構成を示す構成図である。この回路装置は、入力信号に対して未知の信号量を出力する素子１２０１と、素子１２０１に入力信号を供給する電源１２０２と、電源１２０２より供給される電圧が印加された素子１２０１より出力される信号量を検出する検出回路１２０３と、入力信号が未入力の素子１２０１より出力される信号量を検出回路１２０３で検出した初期信号量が記憶されている記憶部１２０４と、検出回路１２０３が検出した信号量と記憶部１２０４より出力される初期信号量との差分に対応する信号を出力する差分回路１２０５とを少なくとも備える。なお、記憶部１２０４には、様々な記憶方法による手段を組み合わせ可能な範囲で適用可能であることは言うまでもない。
【００４８】
素子１２０１，電源１２０２，検出回路１２０３，および差分回路１２０５は、前述した実施の形態１における第２素子１０２，電源１０３，第２検出回路１０５，および差分回路１０６と同様である。
【００４９】
この回路装置では、差分回路１２０５において、電源１２０２より供給される電圧が印加された素子１２０１より出力される信号量より初期信号量が差し引かれる。ここで、初期信号量は、検出回路１２０３で検出される入力信号が未入力の素子１２０１より出力される信号量である。従って、差分回路１２０５から出力される信号量は、電源１２０２より供給される入力信号（電圧）のみに対応する絶対的なものとなる。また、本実施の形態２によれば、素子１２０１より複数の信号を取り出すことが必要ではない。このように、本実施の形態２によれば、素子１２０１から出力される信号の絶対的な量がより容易に把握できるようになる。
【００５０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者（当業者）により、多くの組み合わせおよび変形が実施可能であることは明白である。例えば、上述では、第２素子は、対向して配置されて互いの距離が可変とされた２つの電極から構成されているものとしたが、これに限るものではない。第２素子は、例えば圧電素子から構成されていてもよいことは、当業者であれば容易に理解できる。また、上述では、第１素子は、容量素子から構成し、検出回路においても容量素子を用いるようにしたが、これに限るものではなく、インダクタンスおよび抵抗なおどの半導体素子であってもよく、第２素子と同様の構成のＭＥＭＳ素子であってもよい。いずれにしても、第１素子は、入力信号に対して既知の信号量を出力するものであればよい。
【符号の説明】
【００５１】
１０１…第１素子、１０２…第２素子、１０３…電源、１０４…第１検出回路、１０５…第２検出回路、１０６…差分回路、１２０１…素子、１２０２…電源、１２０３…検出回路、１２０４…記憶部、１２０５…差分回路。
【技術分野】
【０００１】
本発明は、ＭＥＭＳや圧電素子などの素子を駆動するための回路装置に関するものである。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を用いて作製された各種センサやスイッチなどが、盛んに研究開発されている。ＭＥＭＳ技術を用いて作製された各種センサやスイッチなどの素子を使用する場合の従来例について、図１３を用いて説明する。これらの素子は、駆動用電源１３０１より素子１３０２に対して電圧を供給して素子１３０２を動作させ、素子１３０２より出力される信号を検出回路１３０３で検出している。
【０００３】
以下、ＭＥＭＳ技術を用いて作製された静電アクチュエータを例に、より詳細に説明する（特許文献１参照）。図１４は、静電アクチュエータの構成を示す構成図である。静電アクチュエータは、基板１４０１の上に支持部１４０２により支持された梁部１４０３を備え、基板１４０１に形成された固定電極１４０４に対向し、梁部１４０３に可動電極１４０５を備えている。また、固定電極１４０４の可動電極１４０５との対向面には、絶縁膜１４０６が形成されている。また、固定電極１４０４および可動電極１４０５には、マトリクススイッチ１４０７およびスイッチ１４０８を介し、駆動用電源１４０９および検出回路１４１０が接続されている。
【０００４】
図１４では、スイッチ１４０８は、駆動用電源１４０９に接続され、固定電極１４０４に駆動用電源１４０９が接続され、可動電極１４０５は０ボルトに接続されている。このように接続して固定電極１４０４に駆動用電源１４０９から電圧を印加すると、静電引力によって可動電極１４０５が固定電極１４０４の側に引き寄せられる。引き寄せられる可動電極１４０５は、最終的に図１５に示すように、絶縁膜１４０６に接触して動作を停止する。
【０００５】
ここで、可動電極１４０５の固定電極１４０４との対向面の面積をＳ、可動電極１４０５と固定電極１４０４との間の空間の誘電率をε、可動電極１４０５と固定電極１４０４との間の距離、すなわち絶縁膜１４０６の膜厚をｄとすると、図１５に示す静電アクチュエータの静電容量Ｃ１は、「Ｃ１＝εＳ／ｄ・・・（１）」により計算できる。
【０００６】
次に、可動電極１４０５が絶縁膜１４０６に接触した状態で、スイッチ１４０８を検出回路１４１０に切り替えれば、絶縁膜１４０６に蓄積された電荷量を検出回路によって検出することができる。このようにして検出した電荷量が一定値を超えた場合、マトリクススイッチ１４０７の接続状態を変更し、可動電極１４０５に駆動用電源１４０９を接続して電圧を印加し、固定電極１４０４を０Ｖに接続する。この接続切り替えにより、絶縁膜１４０６に対する電荷の蓄積が解消される。この接続切り替えは、蓄積された電荷によって可動電極１４０５絶縁膜１４０６から離れなくなる現象（特許文献１中でスティクションと表現している）を防ぐ効果がある。なお、特許文献１では、絶縁膜１４０６に蓄積される電荷量を低減させるために、駆動用の電圧として正あるいは負のバイポーラ電圧を推奨している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２４２６０７号公報
【特許文献２】特許第４３７３３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した技術では、入力信号に対して素子から出力される信号の絶対的な量を把握（測定）することが容易ではないという問題があった。例えば、ＭＥＭＳ素子では、上述のことにより、検出できる信号量により可動部の変位を正確に把握することが困難である。前述したアクチュエータの場合、可動電極１４０５を絶縁膜１４０６に接触させて使用しており、固定電極１４０４と可動電極１４０５との距離ｄは常に一定の値となり、可動電極１４０５を中空に浮かせた状態に適用することができない。
【０００９】
また、可動電極を中空に浮かせた状態で使用する例として、ＭＥＭＳ技術を用いて作製したＭＥＭＳミラーがある（特許文献２参照）。この技術では、ＭＥＭＳミラーを駆動するための駆動電圧とＭＥＭＳミラーの傾斜角度との関係を求めるために、ＭＥＭＳミラーを微小面積に分割して各々の静電容量を検出し、検出した静電容量の和を計算することで可動するミラーと固定電極（駆動電極）との間の静電容量を求め、傾斜角を求めるようにしている。この技術によれば、可動部の変位を正確に把握することを可能としている。
【００１０】
しかし特許文献２の方法では、ＭＥＭＳミラーを微小面積に分割し、分割した面積毎に静電容量を検出する必要があるため、手間がかかるという問題があった。なお、特許文献２では、微小面積毎の静電容量を具体的に検出する方法については記載されていないため、ＭＥＭＳミラーと駆動電極との距離を求める方法が不明である。
【００１１】
本発明は、以上のような問題点を解消するためになされたものであり、素子から出力される信号の絶対的な量がより容易に把握できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る回路装置は、入力信号に対して既知の信号量を出力する第１素子と、入力信号に対して未知の信号量を出力する第２素子と、第１素子および第２素子に同じ入力信号を供給する電源と、電源より供給される電圧が印加された第１素子より出力される信号量を検出する第１検出回路と、電源より供給される電圧が印加された第２素子より出力される信号量を検出する第２検出回路と、第１検出回路が検出した信号量と第２検出回路が検出した信号量との差分に対応する信号を出力する差分回路とを少なくとも備える。
【００１３】
上記回路装置において、第１素子より第１検出回路に出力される信号の切り替えを行う第１スイッチと、第２素子より第２検出回路に出力される信号の切り替えを行う第２スイッチとを備えるようにしてもよい。
【００１４】
上記回路装置において、第１素子および第２素子は、同一の構造を有するものであってもよい。
【００１５】
上記回路装置において、電源は、周期的に変化する電圧を供給するものであればよい。
【００１６】
上記回路装置において、例えば、第１素子は、容量素子から構成され、第２素子は、対向して配置されて互いの距離が可変とされた２つの電極から構成されている。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、入力信号に対して既知の信号量を出力する第１素子の出力と、入力信号に対して未知の信号量を出力する第２素子の出力との差分を取るようにしたので、素子から出力される信号の絶対的な量がより容易に把握できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１における回路装置の構成を示す構成図である。
【図２】図２は、本発明の実施例１における回路装置の構成を示す回路図である。
【図３】図３は、実施例１における静電アクチュエータ２０２の構成を示す構成図である。
【図４】図４は、実施例１における回路装置の動作を説明するためのタイミングチャートである。
【図５】図５は、固定電極２２４と可動電極２２５との距離ｄと信号量Ｖｏｕｔとの関係を示す特性図である。
【図６】図６は、本発明の実施例２における回路装置の構成を示す回路図である。
【図７】図７は、第１素子６０１の回路構成例を示す回路図である。
【図８】図８は、本発明の実施例３における回路装置の構成を示す回路図である。
【図９】図９は、本発明の実施例４における回路装置の構成を示す回路図である。
【図１０】図１０は、第１スイッチ９０７，第２スイッチ９０８，第３スイッチ９３１，第４スイッチ９３２の回路構成例を示す回路図である。
【図１１】図１１は、本発明の実施例５における回路装置の構成を示す回路図である。
【図１２】図１２は、本発明の実施の形態２における回路装置の構成を示す構成図である。
【図１３】図１３は、ＭＥＭＳ技術を用いて作製された素子の構成例を示す構成図である。
【図１４】図１４は、静電アクチュエータの構成を示す構成図である。
【図１５】図１５は、静電アクチュエータの構成を示す構成図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。
【００２０】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における回路装置の構成を示す構成図である。この回路装置は、入力信号に対して既知の信号量を出力する第１素子１０１と、入力信号に対して未知の信号量を出力する第２素子１０２と、第１素子１０１および第２素子１０２に同じ入力信号を供給する電源１０３と、電源１０３より供給される電圧が印加された第１素子１０１より出力される信号量を検出する第１検出回路１０４と、電源１０３より供給される電圧が印加された第２素子１０２より出力される信号量を検出する第２検出回路１０５と、第１検出回路１０４が検出した信号量と第２検出回路１０５が検出した信号量との差分に対応する信号を出力する差分回路１０６とを備える。
【００２１】
この回路装置によれば、第１素子１０１は、入力信号に対して既知の信号量を出力するため、第１検出回路１０４より出力される信号量は、既知の値となる。一方、第２素子１０２は、入力信号に対して出力される信号量は不明であるが、第２検出回路１０５より出力される信号量は、差分回路１０６で第１検出回路１０４より出力される信号量との差分が取られる。この結果、第２検出回路１０５より出力される信号量は、差分回路１０６より出力される差分値と、既知である第１検出回路１０４より出力される信号量とにより、求めることができる。また、本実施の形態１によれば、第２素子１０２より複数の信号を取り出すことが必要ではない。このように、本実施の形態１によれば、第２素子１０２から出力される信号の絶対的な量がより容易に把握できるようになる。
【００２２】
以下、実施例を用いてより詳細な説明をする。
【００２３】
［実施例１］
はじめに、実施例１について説明する。図２は、実施例１における回路装置の構成を示す回路図である。この回路装置は、半導体容量素子（第１素子）２０１と、ＭＥＭＳ技術を用いて作製した静電アクチュエータ（第２素子）２０２と、パルス電圧Ｐ１を出力する電源２０３とを備える。静電アクチュエータ２０２は、図３に示すように、基板２２１の上に支持部２１２により支持された梁部２２３を備え、基板２２１に形成された固定電極２２４に対向し、梁部２２３に可動電極２２５を備えている。可動電極２２５が、端子２１０に接続されている。ここで、半導体容量素子２０１の容量値は、静電アクチュエータ２０２の容量値より小さい値であることが望ましい。
【００２４】
また、この回路装置は、半導体容量素子２０１より出力される信号量を検出する第１検出回路２０４と、静電アクチュエータ２０２より出力される信号量を検出する第２検出回路２０５と、第１検出回路２０４が検出した信号量と第２検出回路２０５が検出した信号量との差分に対応する信号を出力する差分回路２０６とを備える。第１検出回路２０４は、入力側のＮＭＯＳＦＥＴと、半導体容量と、定電流源に接続するＰＭＯＳＦＥＴとで構成されている。第２検出回路２０５も同様の構成であり、各ＦＥＴのゲート長，ゲート幅などの物理的なパラメータや、半導体容量値、定電流源の電流値は、両者において同じ値とする。また、差分回路２０６は、抵抗素子およびオペアンプ回路から構成されている。
【００２５】
上述した構成に加え、実施例１では、半導体容量素子２０１と第１検出回路２０４との間に第１スイッチ２０７を備え、静電アクチュエータ２０２と第２検出回路２０５との間に第２スイッチ２０８を備えている。
【００２６】
以下、実施例１の回路装置の動作について、図４を用いて説明する。図４は、Ｐ１，Ｓ１，Ｓ２，Ｄ１，Ｄ２，Ｖｏｕｔのタイミングチャートであり、横軸は経過時間、縦軸は電圧値を示している。まず、Ｐ１は、電源２０３からの出力であり、周期が一定のパルス電圧である。また、Ｓ１は、第１スイッチ２０７および第２スイッチ２０８のオンおよびオフを切り替える（ゲート電極に入力される）信号である。また、Ｓ２は、第１検出回路２０４および第２検出回路２０５の入力側のＮＭＯＳＦＥＴのゲート電極に入力する信号である。また、Ｄ１は、第１検出回路２０４で検出される信号量であり、Ｄ２は、第２検出回路２０５で検出される信号量である。また、Ｖｏｕｔは、差分回路２０６からの出力である。
【００２７】
図４に示すように、Ｐ１の電圧値があるタイミングで０Ｖになった時（ａ）、Ｓ１（第１スイッチ２０７および第２スイッチ２０８）をＯＮする（ｂ）。Ｓ１がＯＮになることで、半導体容量素子２０１に蓄積された電荷が、第１スイッチ２０７を介して第１検出回路２０４の半導体容量に移動する。同様に、静電アクチュエータ２０２に蓄積された電荷が、第２スイッチ２０８を介して第２検出回路２０５の半導体容量に移動する。これらの結果、第１検出回路２０４および第２検出回路２０５では、各電荷量を信号量Ｄ１および信号量Ｄ２として検出して出力する（ｄ）。なお、Ｄ１およびＤ２は電圧値である。
【００２８】
次に、差分回路２０６で、Ｄ１とＤ２の差分を計算し、信号量Ｖｏｕｔを電圧値として出力する（ｅ）。この後、Ｓ２をＯＮし、第１検出回路２０４および第２検出回路２０５のＮＭＯＳＦＥＴをオン状態とし、第１検出回路２０４および第２検出回路２０５の半導体容量に蓄積されている電荷量を、ＮＭＯＳＦＥＴを介してグランド電極に移動させて蓄積されている電荷量を０にする（ｃ）。
【００２９】
なお、電源２０３から出力される電圧は、パルス電圧以外に、三角波、正弦波などのように周期的に電圧が変化するものであれば如何なる電圧であっても問題ない。また、実施例１において、Ｄ１，Ｄ２，Ｖｏｕｔは電圧値としたが、電圧値以外に、電流、電荷、容量、あるいはインダクタンス、抵抗といった信号量を用いても問題ないことは明らかである。
【００３０】
上述した実施の形態１によれば、以下に示すように、静電アクチュエータ２０２の電極間の距離を、Ｖｏｕｔの変化として検出することができる。まず、静電アクチュエータ２０２の固定電極２２４と可動電極２２５との距離をｄとする。また、固定電極２２４と可動電極２２５との間に蓄積される静電容量をＣ１とする。また、可動電極２２５の固定電極２２４との対向面の面積Ｓを１００μｍ2とする。また、固定電極２２４と可動電極２２５との間の空間の誘電率εを８．８５４１８７８２×１０-12Ｆ／ｍとする。また、固定電極２２４と可動電極２２５との距離ｄが、０．２２μｍから０．４４μｍまで変化した場合を考える。
【００３１】
このとき、固定電極２２４と可動電極２２５との間に蓄積される静電容量Ｃ１は、「Ｃ１＝εＳ／ｄ・・・（１）」に基づいて変化し、信号量Ｖｏｕｔも変化する。図５に、信号量Ｖｏｕｔと距離ｄとの関係を示す。図５に示すように、距離ｄの変化を、信号量Ｖｏｕｔの変化として検出することができる。従って、Ｖｏｕｔにより、静電アクチュエータ２０２における可動電極２２５の位置を検出することが可能である。
【００３２】
なお、実施例１において、電源２０３から出力されるパルス電圧Ｐ１の電圧値やパルスの幅の調整を行うためのフィードバック回路を新たに設け、このフィードバック回路にＶｏｕｔを入力し、フィードバック回路がＶｏｕｔをもとに電源２０３から出力されるパルス電圧Ｐ１の電圧値やパルスの幅の調整することで、静電アクチュエータ２０２の可動電極２２５を所望の位置に駆動できることは言うまでも無い。フィードバック回路が、実施例１の回路装置を構成している半導体装置と同一の半導体基板上にモノリシックに形成されていてもよい。また、これらが、ディスクリートに構成されていてもよい。例えば、フィードバック回路がパーソナルコンピュータ等の演算機能を持つ計算機であってもよいことは言うまでも無い。
【００３３】
また、実施例１のように、第２素子を静電アクチュエータなどの機械的な可動構造部を持つ素子とした場合、一般的に可動構造部の共振周波数は高くとも数百ｋＨｚ程度であることが知られている。一方、電源は、例えば数ＭＨｚの周波数で動作させることが可能である。従って、第２素子の可動構造部の共振周波数よりも早い周期で変化する電圧を電源から供給することで、差分回路による信号量の出力要する時間を短縮することができる。また、第２素子の機械的な動作に影響を与えることなく差分回路による信号量が検出できるという利点がある。
【００３４】
ここで、実施例１の静電アクチュエータ２０２として、図１３，図１４を用いて説明した静電アクチュエータを用いてもよいことは言うまでもない。実施例１によれば、固定電極を絶縁膜に接触させる必要がなく、可動電極を中空に浮いた状態でも使用できるという利点がある。また、特許文献１では、絶縁膜に蓄積される電荷量を低減させるために駆動用の電圧として正あるいは負のバイポーラ電圧を推奨しているが、本発明では絶縁膜に蓄積される電荷量を低減させる必要がないため、第２素子に供給する電圧が正あるいは負のバイポーラ電圧である必要はない。
【００３５】
また、実施例１の静電アクチュエータの代わりに、特許文献２のＭＥＭＳミラーを用いてもよいことは言うまでもない。この場合、ＭＥＭＳミラーを微小面積に分割することなく、ＭＥＭＳミラーを駆動させる駆動電極（固定電極）とＭＥＭＳミラーとの間の静電容量を検出すればよいので、ミラーを微小面積に分割した面積毎に静電容量を検出する必要はなく、手間を省くことができる。このように、本発明は、第２素子として、静電アクチュエータに限らず、ＭＥＭＳ技術を用いて作製されたスイッチ、圧力センサ、加速度センサ、イオンセンサなどの様々な素子に適用可能である。
【００３６】
また、第２素子が、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路と同一の半導体基板上に形成した構造であっても問題ない。また、第２素子が、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路と別の半導体基板上に形成した構造であっても問題ない。
【００３７】
さらに、電源、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路は、同じ半導体基板上に形成されていてもよい。また、電源、第１素子、第１および第２のスイッチ、第１および第２の検出回路、差分回路が別の半導体基板上に形成されていても問題ないことは言うまでもない。
【００３８】
［実施例２］
次に、実施例２について説明する。図６は、実施例２における回路装置の構成を示す回路図である。この回路装置は、第１素子６０１と、静電アクチュエータ（第２素子）２０２と、電源２０３と、第１検出回路６０４と、第２検出回路６０５と、差分回路２０６と、第１スイッチ２０７と、第２スイッチ２０８を備えている。本実施例では、まず、第１素子６０１を図７に示す回路構成とした。また、実施例１の第１検出回路２０４を構成している容量素子を図７に示す回路構成の回路６４１とした第１検出回路６０４とし、実施例１の第２検出回路２０５を構成している容量素子を図７に示す回路構成の回路６５１とした第２検出回路６０５としている。他の構成は、実施例１と同様である。
【００３９】
図７に示す回路構成は、電源７０１，ＮＯＴ回路７０２，ＡＮＤ回路７０３，およびＮＭＯＳＦＥＴ７０４から構成され、容量Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ６，Ｃ７，Ｃ８を選択して切り替え可能としている。この結果、実施例２によれば、静電アクチュエータ２０２の特性に応じて第１素子６０１の値を適切かつ簡単に設定することが可能になるという利点がある。同様に、第１検出回路６０４および第２検出回路６０５の出力（信号量）を、静電アクチュエータ２０２の特性に応じて適切かつ簡単に設定することが可能になるという利点がある。
【００４０】
［実施例３］
次に，実施例３について説明する。図８は、実施例３における回路装置の構成を示す回路図である。この回路装置は、半導体容量素子（第１素子）２０１と、静電アクチュエータ（第２素子）２０２と、第１検出回路２０４と、第２検出回路２０５と、差分回路２０６と、第１スイッチ２０７と、第２スイッチ２０８を備えている。これらの構成は、実施例１と同様である。
【００４１】
実施例３では、図２を用いて説明した実施例１の電源２０３と半導体容量素子２０１および静電アクチュエータ２０２と電源２０３との間のダイオードを、ＰＭＯＳＦＥＴ８３１，ＰＭＯＳＦＥＴ８３２としている。また、ＰＭＯＳＦＥＴ８３１およびＰＭＯＳＦＥＴ８３２に各々電源を供給する電源８０３を用いている。このように構成することで、半導体容量素子２０１と第１検出回路２０４との間の信号量と、静電アクチュエータ２０２と第２検出回路２０５との間の信号量との間の影響を低減することができる。また、ダイオードを用いる場合に比較して、実施例３によれば、消費電力を低減できるようになる。
【００４２】
［実施例４］
次に、実施例４について説明する。図９は、実施例４における回路装置の構成を示す回路図である。この回路装置は、実施例３の回路装置の第１スイッチ２０７，第２スイッチ２０８，ＰＭＯＳＦＥＴ８３１，およびＰＭＯＳＦＥＴ８３２を、図１０に示す回路構成とした第１スイッチ９０７，第２スイッチ９０８，第３スイッチ９３１，第４スイッチ９３２に変更している。
【００４３】
図１０に示すスイッチは、ＮＭＯＳＦＥＴ１００１，ＰＭＯＳＦＥＴ１００２，ＮＭＯＳＦＥＴ１００３，ＰＭＯＳＦＥＴ１００４，ＮＯＴ回路１００５，ＮＯＴ回路１００６，ＮＯＴ回路１００７，抵抗素子１００８，およびダイオード素子１００９を組み合わせたＣＭＯＳスイッチである。
【００４４】
このようにＣＭＯＳスイッチより構成することで、単体のＭＯＳＦＥＴスイッチを用いる場合と比較し、オン状態における抵抗値を下げることが可能となり、消費電力を低減できるメリットがある。また、図１０に示すような回路構成のＣＭＯＳとすることで、第１スイッチ９０７および第２スイッチ９０８が、ＯＮまたはＯＦＦのどちらかのみの状態を取るため、単体のＭＯＳＦＥＴスイッチを用いる場合と比較し、スイッチとしての動作をより安定させることが可能である。
【００４５】
［実施例５］
次に、実施例５について説明する。図１１は、実施例５における回路装置の構成を示す回路図である。この回路装置は、実施例４における回路装置の半導体容量素子２０１，第１検出回路２０４の容量素子，第２検出回路２０５の容量素子を、図７に示す回路構成とした第１素子６０１，回路６４１，回路６５１に変更し、第１検出回路２０４および第２検出回路２０５を、第１検出回路６０４および第２検出回路６０５としている。他の構成は、実施例４と同様である。
【００４６】
実施例５によれば、まず、実施例２と同様に、静電アクチュエータ２０２の特性に応じ、第１素子６０１の値を適切かつ簡単に設定することが可能になるという利点がある。また、第１検出回路６０４および第２検出回路６０５の出力（信号量）を、静電アクチュエータ２０２の特性に応じて適切かつ簡単に設定することが可能になるという利点がある。また、実施例５によれば、実施例４と同様に、ＣＭＯＳスイッチの回路構成を用いることで、消費電流を減らすことができる。
【００４７】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図１２は、本発明の実施の形態２における回路装置の構成を示す構成図である。この回路装置は、入力信号に対して未知の信号量を出力する素子１２０１と、素子１２０１に入力信号を供給する電源１２０２と、電源１２０２より供給される電圧が印加された素子１２０１より出力される信号量を検出する検出回路１２０３と、入力信号が未入力の素子１２０１より出力される信号量を検出回路１２０３で検出した初期信号量が記憶されている記憶部１２０４と、検出回路１２０３が検出した信号量と記憶部１２０４より出力される初期信号量との差分に対応する信号を出力する差分回路１２０５とを少なくとも備える。なお、記憶部１２０４には、様々な記憶方法による手段を組み合わせ可能な範囲で適用可能であることは言うまでもない。
【００４８】
素子１２０１，電源１２０２，検出回路１２０３，および差分回路１２０５は、前述した実施の形態１における第２素子１０２，電源１０３，第２検出回路１０５，および差分回路１０６と同様である。
【００４９】
この回路装置では、差分回路１２０５において、電源１２０２より供給される電圧が印加された素子１２０１より出力される信号量より初期信号量が差し引かれる。ここで、初期信号量は、検出回路１２０３で検出される入力信号が未入力の素子１２０１より出力される信号量である。従って、差分回路１２０５から出力される信号量は、電源１２０２より供給される入力信号（電圧）のみに対応する絶対的なものとなる。また、本実施の形態２によれば、素子１２０１より複数の信号を取り出すことが必要ではない。このように、本実施の形態２によれば、素子１２０１から出力される信号の絶対的な量がより容易に把握できるようになる。
【００５０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者（当業者）により、多くの組み合わせおよび変形が実施可能であることは明白である。例えば、上述では、第２素子は、対向して配置されて互いの距離が可変とされた２つの電極から構成されているものとしたが、これに限るものではない。第２素子は、例えば圧電素子から構成されていてもよいことは、当業者であれば容易に理解できる。また、上述では、第１素子は、容量素子から構成し、検出回路においても容量素子を用いるようにしたが、これに限るものではなく、インダクタンスおよび抵抗なおどの半導体素子であってもよく、第２素子と同様の構成のＭＥＭＳ素子であってもよい。いずれにしても、第１素子は、入力信号に対して既知の信号量を出力するものであればよい。
【符号の説明】
【００５１】
１０１…第１素子、１０２…第２素子、１０３…電源、１０４…第１検出回路、１０５…第２検出回路、１０６…差分回路、１２０１…素子、１２０２…電源、１２０３…検出回路、１２０４…記憶部、１２０５…差分回路。
【特許請求の範囲】
【請求項１】
入力信号に対して既知の信号量を出力する第１素子と、
入力信号に対して未知の信号量を出力する第２素子と、
前記第１素子および前記第２素子に同じ入力信号を供給する電源と、
前記電源より供給される電圧が印加された前記第１素子より出力される信号量を検出する第１検出回路と、
前記電源より供給される電圧が印加された前記第２素子より出力される信号量を検出する第２検出回路と、
前記第１検出回路が検出した信号量と前記第２検出回路が検出した信号量との差分に対応する信号を出力する差分回路と
を少なくとも備えることを特徴とする回路装置。
【請求項２】
請求項１記載の回路装置において、
前記第１素子より前記第１検出回路に出力される信号の切り替えを行う第１スイッチと、
前記第２素子より前記第２検出回路に出力される信号の切り替えを行う第２スイッチと
を備えることを特徴とする回路装置。
【請求項３】
請求項１または２記載の回路装置において、
前記第１素子および前記第２素子は、同一の構造を有することを特徴とする回路装置。
【請求項４】
請求項１〜３のいずれか１項に記載の回路装置において、
前記電源は、周期的に変化する電圧を供給することを特徴とする回路装置。
【請求項５】
請求項１〜４のいずれか１項に記載の回路装置において、
前記第１素子は、容量素子から構成され、
前記第２素子は、対向して配置されて互いの距離が可変とされた２つの電極から構成されていることを特徴とする回路装置。
【請求項６】
入力信号に対して未知の信号量を出力する素子と、
前記素子に入力信号を供給する電源と、
前記電源より供給される電圧が印加された前記素子より出力される信号量を検出する検出回路と、
入力信号が未入力の前記素子より出力される信号量を前記検出回路で検出した初期信号量が記憶されている記憶手段と、
前記検出回路が検出した信号量と前記記憶手段より出力される前記初期信号量との差分に対応する信号を出力する差分回路と
を少なくとも備えることを特徴とする回路装置。
【請求項１】
入力信号に対して既知の信号量を出力する第１素子と、
入力信号に対して未知の信号量を出力する第２素子と、
前記第１素子および前記第２素子に同じ入力信号を供給する電源と、
前記電源より供給される電圧が印加された前記第１素子より出力される信号量を検出する第１検出回路と、
前記電源より供給される電圧が印加された前記第２素子より出力される信号量を検出する第２検出回路と、
前記第１検出回路が検出した信号量と前記第２検出回路が検出した信号量との差分に対応する信号を出力する差分回路と
を少なくとも備えることを特徴とする回路装置。
【請求項２】
請求項１記載の回路装置において、
前記第１素子より前記第１検出回路に出力される信号の切り替えを行う第１スイッチと、
前記第２素子より前記第２検出回路に出力される信号の切り替えを行う第２スイッチと
を備えることを特徴とする回路装置。
【請求項３】
請求項１または２記載の回路装置において、
前記第１素子および前記第２素子は、同一の構造を有することを特徴とする回路装置。
【請求項４】
請求項１〜３のいずれか１項に記載の回路装置において、
前記電源は、周期的に変化する電圧を供給することを特徴とする回路装置。
【請求項５】
請求項１〜４のいずれか１項に記載の回路装置において、
前記第１素子は、容量素子から構成され、
前記第２素子は、対向して配置されて互いの距離が可変とされた２つの電極から構成されていることを特徴とする回路装置。
【請求項６】
入力信号に対して未知の信号量を出力する素子と、
前記素子に入力信号を供給する電源と、
前記電源より供給される電圧が印加された前記素子より出力される信号量を検出する検出回路と、
入力信号が未入力の前記素子より出力される信号量を前記検出回路で検出した初期信号量が記憶されている記憶手段と、
前記検出回路が検出した信号量と前記記憶手段より出力される前記初期信号量との差分に対応する信号を出力する差分回路と
を少なくとも備えることを特徴とする回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−１５２８８０（Ｐ２０１２−１５２８８０Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１６２４９（Ｐ２０１１−１６２４９）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００１０２７３９）エヌ・ティ・ティ・アドバンステクノロジ株式会社 (265)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００１０２７３９）エヌ・ティ・ティ・アドバンステクノロジ株式会社 (265)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
[ Back to top ]