情報処理装置
【目的】 Ｉ／Ｏアクセスの処理効率を上げてＣＰＵの実行効率を向上する情報処理装置を提供することである。
【構成】 ＣＰＵ１がアドレス及びデータバス６を介してＩ／Ｏコントローラ３をアクセスし、このＩ／Ｏコントローラ３がアドレス及びデータバス６の占有／解放の切り替えを行なう。その後、Ｉ／Ｏコントローラ３がＩ／Ｏポート４を介して入出力装置５をアクセスし、Ｉ／Ｏポート４と入出力装置５間でデータのやりとりを行ない、ＣＰＵ１がＩ／Ｏアクセス命令をＩ／Ｏコントローラ３に送出した時に、アドレス及びデータバス６は解放されてＣＰＵ１は次の命令を実行できる。さらに、Ｉ／Ｏコントローラ３はデータのやりとりが終了すると、ＣＰＵ１にＩ／Ｏレスポンス信号線７を介してＩ／Ｏレスポンス信号を送出して、ＣＰＵ１がＩ／Ｏアクセス結果の処理を行なう。
【構成】 ＣＰＵ１がアドレス及びデータバス６を介してＩ／Ｏコントローラ３をアクセスし、このＩ／Ｏコントローラ３がアドレス及びデータバス６の占有／解放の切り替えを行なう。その後、Ｉ／Ｏコントローラ３がＩ／Ｏポート４を介して入出力装置５をアクセスし、Ｉ／Ｏポート４と入出力装置５間でデータのやりとりを行ない、ＣＰＵ１がＩ／Ｏアクセス命令をＩ／Ｏコントローラ３に送出した時に、アドレス及びデータバス６は解放されてＣＰＵ１は次の命令を実行できる。さらに、Ｉ／Ｏコントローラ３はデータのやりとりが終了すると、ＣＰＵ１にＩ／Ｏレスポンス信号線７を介してＩ／Ｏレスポンス信号を送出して、ＣＰＵ１がＩ／Ｏアクセス結果の処理を行なう。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、情報処理装置に係り、特に入出力装置をコントロールするＣＰＵを備えた情報処理装置に関する。
【０００２】
【従来の技術】従来の情報処理装置は、図２の（Ａ）に示すように、ＣＰＵ１が、入出力装置５とのデータのやりとりを行なう時、ＣＰＵ１はＩ／Ｏポート１４にアクセスを行ない、ＣＰＵ１とＩ／Ｏポート１４間で、アドレス及びデータバス６は占有されてしまう。
【０００３】この時、ＣＰＵ１はＩ／Ｏアクセスの処理が終了するまで、何も処理を行なえず、Ｉ／Ｏアクセスの処理が終了してから、ＣＰＵ１は次の処理を行なう。
【０００４】ＣＰＵ１の処理能力を上げるためには、内部の処理をパイプライン化して、処理効率を上げているものもあるが、パイプラインの効果はＣＰＵ１内部のみ有効で、ＣＰＵ１外部のバス上でのパイプライン処理は不可能である。
【０００５】
【発明が解決しようとする課題】従来の情報処理装置では、ＣＰＵ１がＩ／Ｏポート１４をアクセスして、入出力装置５とのデータのやりとりを行なう時、ＣＰＵ１とＩ／Ｏポート１４間で、アドレス及びデータバス６は占有されてしまい、ＣＰＵ１はＩ／Ｏアクセスの処理が終了するまで、何も処理を行なえない。
【０００６】Ｉ／Ｏアクセスの処理が終了すると、ＣＰＵ１は次の処理を行なうが、このＩ／Ｏアクセスによる処理時間は、図２の（Ｂ）に示すように、メモリアクセスによる処理時間に比べかなり長いものであり、プログラムの実行速度に悪影響を与えている。
【０００７】また、Ｉ／Ｏアクセス中は、入出力装置５とのデータのやりとりが完了するまで、アドレス及びデータバス６を占有している。
【０００８】本発明の目的は、Ｉ／Ｏアクセスの処理効率を上げてＣＰＵの実行効率を向上する情報処理装置を提供することである。
【０００９】
【課題を解決するための手段】上述の目的を達成するために、本発明の情報処理装置は、ＣＰＵと、このＣＰＵの指令の下に、入出力装置の入出力を制御するプログラムが格納されたメモリと、このプログラムの制御により上記入出力装置の入出力を制御するＩ／Ｏコントローラと、このＩ／Ｏコントローラの出力信号に基づいて上記入出力装置のデータの入出力を行なうＩ／Ｏポートとを具備し、上記ＣＰＵがＩ／Ｏアクセス信号をＩ／Ｏコントローラに送出することで、上記Ｉ／Ｏコントローラからリクエスト信号を上記ＣＰＵへ送出してアドレスバス及びデータバスを開放し、上記Ｉ／Ｏポートと入出力装置とのデータの入出力処理終了後、上記Ｉ／Ｏコントローラからレスポンス信号を上記ＣＰＵに送出して入出力を制御することを特徴とする。
【００１０】
【実施例】次に、本発明の情報処理装置における一実施例について、図１を参照して説明する。
【００１１】図１は、本発明の一実施例による構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【００１２】本発明の情報処理装置における一実施例は、図１に示すように、アドレス及びデータバス６を介して各種周辺装置とのデータ処理を行なうＣＰＵ１と、データの入出力を制御するプログラムが格納されたメモリ２と、このプログラムの制御によりデータの入出力が終了した時にＩ／Ｏレスポンス信号線７を介してレスポンス信号をＣＰＵ１に送出するＩ／Ｏコントローラ３と、このＩ／Ｏコントローラ３の出力信号に基づいてデータの入出力を行なうＩ／Ｏポート４と、このＩ／Ｏポート４によりデータの入出力が制御される入出力装置５とで構成される。
【００１３】図１の（Ｂ）に示すように、本発明の情報処理装置における一実施例の動作は、ＣＰＵ１がアドレス及びデータバス６を介してＩ／Ｏコントローラ３をアクセスし、このＩ／Ｏコントローラ３がアドレス及びデータバス６の占有／解放の切り替えを行なう。
【００１４】その後、Ｉ／Ｏコントローラ３がＩ／Ｏポート４を介して入出力装置５をアクセスし、Ｉ／Ｏポート４と入出力装置５間でデータのやりとりを行なう。
【００１５】さらに、ＣＰＵ１がＩ／Ｏアクセス命令をＩ／Ｏコントローラ３に送出すると（Ｉ／ＯＲＱＵ：Ｉ／Ｏリクエスト）、Ｉ／Ｏコントローラ４がＩ／Ｏポート４へのアクセスを行なわれ、この時にアドレス及びデータバス６は解放されるので、ＣＰＵ１は次の命令を実行することができる。
【００１６】ただし、実行される命令がＩ／Ｏアクセスの場合、以前のＩ／Ｏアクセス処理が終了するまで実行されずに待たされるが、メモリアクセスが連続する場合は、その命令は実行されていく。
【００１７】また、Ｉ／Ｏコントローラ３はＩ／Ｏポート４へアクセスを行ない、データのやりとりが終了すると、ＣＰＵ１にアクセス準備完了を知らせるため、Ｉ／Ｏレスポンス信号線７を介してＩ／Ｏレスポンス信号をＣＰＵ１に送出し、ＣＰＵ１がＩ／Ｏアクセス結果の処理を行なう（ＩＯＲＥＳ：Ｉ／Ｏレスポンス）。
【００１８】つまり、ＣＰＵ１はメモリアクセス処理とＩ／Ｏアクセス処理を平行して実行でき、かつＩ／Ｏアクセス処理中のアドレス及びデータバス６の解放を行ない、ＣＰＵ１の実行効率を上げることができる。
【００１９】従って、ＣＰＵ１はＩ／Ｏリクエスト機能を備え、Ｉ／Ｏからのアクセス準備完了の信号を受けてから、Ｉ／Ｏリクエスト時のＩ／Ｏ命令を実行することにより、外部バスを含めたパイプライン動作が可能となり、ＣＰＵ１の実行効率を上げることができる。
【００２０】次に、従来の情報処理装置について、図２を参照して説明する。
【００２１】図２は、従来例の構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【００２２】従来の情報処理装置は、図２の（Ａ）に示すように、アドレス及びデータバス６を介して各種周辺装置とのデータ処理を行なうＣＰＵ１と、データの入出力を制御するプログラムが格納されたメモリ２と、このプログラムの制御によりデータの入出力を行なうＩ／Ｏポート１４と、このＩ／Ｏポート１４によりデータの入出力が制御される入出力装置５とで構成される。
【００２３】図２の（Ｂ）に示すように、従来の情報処理装置の動作は、ＣＰＵ１が入出力装置５とデータのやりとりを行なう時、ＣＰＵ１はアドレス及びデータバス６を介して、Ｉ／Ｏポート１４へアクセスを行なう。
【００２４】この時、ＣＰＵ１はＩ／Ｏアクセスの処理が終了するまで、何も処理を行なえず、Ｉ／Ｏアクセスの処理が終了してから、ＣＰＵ１は次の処理を行なう。
【００２５】つまり、ＣＰＵ１はメモリアクセス処理か、Ｉ／Ｏアクセス処理のどちらか１つしか実行できない。
【００２６】
【発明の効果】本発明の情報処理装置によれば、入出力装置の入出力を制御するＩ／Ｏコントローラを備えることで、Ｉ／ＯアクセスによるＣＰＵの占有時間を低減し、かつプログラムの実行速度を向上させる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【図２】従来例の構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【符号の説明】
１ ＣＰＵ
２ メモリ
３ Ｉ／Ｏコントローラ
４，１４ Ｉ／Ｏポート
５ 入出力装置
６ アドレスバス及びデータバス
７ レスポンス信号（Ｉ／Ｏレスポンス信号線）
Ｉ／ＯＲＥＱ レスポンス信号（Ｉ／Ｏレスポンス）
Ｉ／ＯＲＱＵ リクエスト信号（Ｉ／Ｏリクエスト）
【０００１】
【産業上の利用分野】本発明は、情報処理装置に係り、特に入出力装置をコントロールするＣＰＵを備えた情報処理装置に関する。
【０００２】
【従来の技術】従来の情報処理装置は、図２の（Ａ）に示すように、ＣＰＵ１が、入出力装置５とのデータのやりとりを行なう時、ＣＰＵ１はＩ／Ｏポート１４にアクセスを行ない、ＣＰＵ１とＩ／Ｏポート１４間で、アドレス及びデータバス６は占有されてしまう。
【０００３】この時、ＣＰＵ１はＩ／Ｏアクセスの処理が終了するまで、何も処理を行なえず、Ｉ／Ｏアクセスの処理が終了してから、ＣＰＵ１は次の処理を行なう。
【０００４】ＣＰＵ１の処理能力を上げるためには、内部の処理をパイプライン化して、処理効率を上げているものもあるが、パイプラインの効果はＣＰＵ１内部のみ有効で、ＣＰＵ１外部のバス上でのパイプライン処理は不可能である。
【０００５】
【発明が解決しようとする課題】従来の情報処理装置では、ＣＰＵ１がＩ／Ｏポート１４をアクセスして、入出力装置５とのデータのやりとりを行なう時、ＣＰＵ１とＩ／Ｏポート１４間で、アドレス及びデータバス６は占有されてしまい、ＣＰＵ１はＩ／Ｏアクセスの処理が終了するまで、何も処理を行なえない。
【０００６】Ｉ／Ｏアクセスの処理が終了すると、ＣＰＵ１は次の処理を行なうが、このＩ／Ｏアクセスによる処理時間は、図２の（Ｂ）に示すように、メモリアクセスによる処理時間に比べかなり長いものであり、プログラムの実行速度に悪影響を与えている。
【０００７】また、Ｉ／Ｏアクセス中は、入出力装置５とのデータのやりとりが完了するまで、アドレス及びデータバス６を占有している。
【０００８】本発明の目的は、Ｉ／Ｏアクセスの処理効率を上げてＣＰＵの実行効率を向上する情報処理装置を提供することである。
【０００９】
【課題を解決するための手段】上述の目的を達成するために、本発明の情報処理装置は、ＣＰＵと、このＣＰＵの指令の下に、入出力装置の入出力を制御するプログラムが格納されたメモリと、このプログラムの制御により上記入出力装置の入出力を制御するＩ／Ｏコントローラと、このＩ／Ｏコントローラの出力信号に基づいて上記入出力装置のデータの入出力を行なうＩ／Ｏポートとを具備し、上記ＣＰＵがＩ／Ｏアクセス信号をＩ／Ｏコントローラに送出することで、上記Ｉ／Ｏコントローラからリクエスト信号を上記ＣＰＵへ送出してアドレスバス及びデータバスを開放し、上記Ｉ／Ｏポートと入出力装置とのデータの入出力処理終了後、上記Ｉ／Ｏコントローラからレスポンス信号を上記ＣＰＵに送出して入出力を制御することを特徴とする。
【００１０】
【実施例】次に、本発明の情報処理装置における一実施例について、図１を参照して説明する。
【００１１】図１は、本発明の一実施例による構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【００１２】本発明の情報処理装置における一実施例は、図１に示すように、アドレス及びデータバス６を介して各種周辺装置とのデータ処理を行なうＣＰＵ１と、データの入出力を制御するプログラムが格納されたメモリ２と、このプログラムの制御によりデータの入出力が終了した時にＩ／Ｏレスポンス信号線７を介してレスポンス信号をＣＰＵ１に送出するＩ／Ｏコントローラ３と、このＩ／Ｏコントローラ３の出力信号に基づいてデータの入出力を行なうＩ／Ｏポート４と、このＩ／Ｏポート４によりデータの入出力が制御される入出力装置５とで構成される。
【００１３】図１の（Ｂ）に示すように、本発明の情報処理装置における一実施例の動作は、ＣＰＵ１がアドレス及びデータバス６を介してＩ／Ｏコントローラ３をアクセスし、このＩ／Ｏコントローラ３がアドレス及びデータバス６の占有／解放の切り替えを行なう。
【００１４】その後、Ｉ／Ｏコントローラ３がＩ／Ｏポート４を介して入出力装置５をアクセスし、Ｉ／Ｏポート４と入出力装置５間でデータのやりとりを行なう。
【００１５】さらに、ＣＰＵ１がＩ／Ｏアクセス命令をＩ／Ｏコントローラ３に送出すると（Ｉ／ＯＲＱＵ：Ｉ／Ｏリクエスト）、Ｉ／Ｏコントローラ４がＩ／Ｏポート４へのアクセスを行なわれ、この時にアドレス及びデータバス６は解放されるので、ＣＰＵ１は次の命令を実行することができる。
【００１６】ただし、実行される命令がＩ／Ｏアクセスの場合、以前のＩ／Ｏアクセス処理が終了するまで実行されずに待たされるが、メモリアクセスが連続する場合は、その命令は実行されていく。
【００１７】また、Ｉ／Ｏコントローラ３はＩ／Ｏポート４へアクセスを行ない、データのやりとりが終了すると、ＣＰＵ１にアクセス準備完了を知らせるため、Ｉ／Ｏレスポンス信号線７を介してＩ／Ｏレスポンス信号をＣＰＵ１に送出し、ＣＰＵ１がＩ／Ｏアクセス結果の処理を行なう（ＩＯＲＥＳ：Ｉ／Ｏレスポンス）。
【００１８】つまり、ＣＰＵ１はメモリアクセス処理とＩ／Ｏアクセス処理を平行して実行でき、かつＩ／Ｏアクセス処理中のアドレス及びデータバス６の解放を行ない、ＣＰＵ１の実行効率を上げることができる。
【００１９】従って、ＣＰＵ１はＩ／Ｏリクエスト機能を備え、Ｉ／Ｏからのアクセス準備完了の信号を受けてから、Ｉ／Ｏリクエスト時のＩ／Ｏ命令を実行することにより、外部バスを含めたパイプライン動作が可能となり、ＣＰＵ１の実行効率を上げることができる。
【００２０】次に、従来の情報処理装置について、図２を参照して説明する。
【００２１】図２は、従来例の構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【００２２】従来の情報処理装置は、図２の（Ａ）に示すように、アドレス及びデータバス６を介して各種周辺装置とのデータ処理を行なうＣＰＵ１と、データの入出力を制御するプログラムが格納されたメモリ２と、このプログラムの制御によりデータの入出力を行なうＩ／Ｏポート１４と、このＩ／Ｏポート１４によりデータの入出力が制御される入出力装置５とで構成される。
【００２３】図２の（Ｂ）に示すように、従来の情報処理装置の動作は、ＣＰＵ１が入出力装置５とデータのやりとりを行なう時、ＣＰＵ１はアドレス及びデータバス６を介して、Ｉ／Ｏポート１４へアクセスを行なう。
【００２４】この時、ＣＰＵ１はＩ／Ｏアクセスの処理が終了するまで、何も処理を行なえず、Ｉ／Ｏアクセスの処理が終了してから、ＣＰＵ１は次の処理を行なう。
【００２５】つまり、ＣＰＵ１はメモリアクセス処理か、Ｉ／Ｏアクセス処理のどちらか１つしか実行できない。
【００２６】
【発明の効果】本発明の情報処理装置によれば、入出力装置の入出力を制御するＩ／Ｏコントローラを備えることで、Ｉ／ＯアクセスによるＣＰＵの占有時間を低減し、かつプログラムの実行速度を向上させる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【図２】従来例の構成図（Ａ）及びＩ／Ｏアクセス図（Ｂ）である。
【符号の説明】
１ ＣＰＵ
２ メモリ
３ Ｉ／Ｏコントローラ
４，１４ Ｉ／Ｏポート
５ 入出力装置
６ アドレスバス及びデータバス
７ レスポンス信号（Ｉ／Ｏレスポンス信号線）
Ｉ／ＯＲＥＱ レスポンス信号（Ｉ／Ｏレスポンス）
Ｉ／ＯＲＱＵ リクエスト信号（Ｉ／Ｏリクエスト）
【特許請求の範囲】
【請求項１】 ＣＰＵと、このＣＰＵの指令の下に、入出力装置の入出力を制御するプログラムが格納されたメモリと、このプログラムの制御により上記入出力装置の入出力を制御するＩ／Ｏコントローラと、このＩ／Ｏコントローラの出力信号に基づいて上記入出力装置のデータの入出力を行なうＩ／Ｏポートとを具備し、上記ＣＰＵがＩ／Ｏアクセス信号をＩ／Ｏコントローラに送出することで、上記Ｉ／Ｏコントローラからリクエスト信号を上記ＣＰＵへ送出してアドレスバス及びデータバスを開放し、上記Ｉ／Ｏポートと入出力装置とのデータの入出力処理終了後、上記Ｉ／Ｏコントローラからレスポンス信号を上記ＣＰＵに送出して入出力を制御することを特徴とする情報処理装置。
【請求項１】 ＣＰＵと、このＣＰＵの指令の下に、入出力装置の入出力を制御するプログラムが格納されたメモリと、このプログラムの制御により上記入出力装置の入出力を制御するＩ／Ｏコントローラと、このＩ／Ｏコントローラの出力信号に基づいて上記入出力装置のデータの入出力を行なうＩ／Ｏポートとを具備し、上記ＣＰＵがＩ／Ｏアクセス信号をＩ／Ｏコントローラに送出することで、上記Ｉ／Ｏコントローラからリクエスト信号を上記ＣＰＵへ送出してアドレスバス及びデータバスを開放し、上記Ｉ／Ｏポートと入出力装置とのデータの入出力処理終了後、上記Ｉ／Ｏコントローラからレスポンス信号を上記ＣＰＵに送出して入出力を制御することを特徴とする情報処理装置。
【図２】
【図１】
【図１】
【公開番号】特開平５−２０４８１３
【公開日】平成５年（１９９３）８月１３日
【国際特許分類】
【出願番号】特願平４−１０４０５
【出願日】平成４年（１９９２）１月２３日
【出願人】（０００００１９３７）日本電気ホームエレクトロニクス株式会社 (8)
【公開日】平成５年（１９９３）８月１３日
【国際特許分類】
【出願日】平成４年（１９９２）１月２３日
【出願人】（０００００１９３７）日本電気ホームエレクトロニクス株式会社 (8)
[ Back to top ]