接点出力回路
【課題】保護継電器や監視制御機器のトリップ出力や投入遮断指令などを行う接点出力回路において、ＣＰＵの暴走等による誤動作の可能性を低減することを目的とする。
【解決手段】本発明は、ＣＰＵが暴走した場合でも、従来の二重化出力回路に加えトリップ回路の前段にリード信号のラッチ回路とライト信号のラッチ回路を追加し、両方のラッチ回路の出力のＡＮＤ条件によりトリップ信号を出力することで誤動作を減少させることができる。
【解決手段】本発明は、ＣＰＵが暴走した場合でも、従来の二重化出力回路に加えトリップ回路の前段にリード信号のラッチ回路とライト信号のラッチ回路を追加し、両方のラッチ回路の出力のＡＮＤ条件によりトリップ信号を出力することで誤動作を減少させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護継電器や監視制御機器のトリップ出力、投入／遮断指令や、異常時や故障などが発生したとき警報出力を発生するための接点出力回路に関するものである。
【背景技術】
【０００２】
高信頼度が要求される保護継電器や監視制御機器では、入力変換部、ＡＤ変換部、演算処理部、ディジタル入出力部、伝送部、表示・整定部、電源部などの、構成部分を最大限二重化して、第１のリレー要素の判定を行う部分と、第２のリレー要素の判定を行う部分とに分離し、両方の要素の判定結果のＡＮＤ条件でトリップを行うように構成し、一つの部位の故障ではミストリップを送出しないように工夫がされている。図５は従来の一例を示すトリップ制御信号の出力を二重化した回路構成図である。
【０００３】
図５を用いて、従来例の一つの動作例を説明する。本従来例では、演算処理部は、二重化していない。演算処理部は、例えばＣＰＵで構成し、取り込んだ系統の電流電圧信号から演算して、トリップ出力や投入／遮断指令などの接点出力を動作させると判断した場合に、第１のリレー要素の判定結果である制御信号１と、第２のリレー要素の判定結果である制御信号２をＡＮＤ回路へ出力する。ＡＮＤ回路は、図に示したように例えば２つのトランジスタを直列接続して構成することができる。制御信号１と制御信号２のＡＮＤ条件によって接点出力リレーを動作させる。前記の構成によれば、制御信号を２重に設けているのでＣＰＵ出力ポートの片方が故障したとしても、二重化出力の構成を設けているので誤ってトリップ出力や、投入／遮断指令などの接点出力を動作させることはない。
【０００４】
上記のような構成の場合、ＣＰＵが暴走し、図１の制御信号１と制御信号２の両方が保護動作をする状態に保持されると、誤ってトリップ出力や投入／遮断指令などの接点出力を動作させることがある。
【０００５】
上記の問題を解決するにためには、制御信号１と制御信号２用に、それぞれ個別のＣＰＵを組み込んだ構成にすることもある。しかしながら、この場合のディジタル型保護継電器は、ＣＰＵの二重化に伴い、ＬＳＩ素子等の周辺回路部品の点数も多くなり、コストアップにつながるという問題が発生する。
【０００６】
上記の問題を解決するための別の方法として、１つのコンピュータによる主検出リレー要素と事故検出リレー要素の二重化保護処理により、不都合なトリップ出力信号の誤出力を確実に防止する装置が提案されている（特許文献１）。具体的には、ワンチップコンピュータなど、二重化保護処理を実行する１つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できた時に、しゃ断器のトリップ出力を得るパターン判定回路を設けた装置が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３３６８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記の特許文献のパターン判定回路では、パターン判定回路の構成が複雑であるという欠点があった。そこで、簡単な構成で、ＣＰＵが暴走した場合も、誤ってトリップ信号を出さない技術が求められている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、ＣＰＵが暴走した場合でも、従来の二重化出力回路に加えトリップ回路の前段にリード信号のラッチ回路とライト信号のラッチ回路を追加し、両方のラッチ回路の出力のＡＮＤ条件によりトリップ信号を出力している。
【発明の効果】
【００１０】
本発明によれば、ＣＰＵが暴走した場合でも、誤った出力信号をだす可能性を減少させることができる。取り扱いが簡単になるという効果を有する。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施例
【図２】図２は、本発明の第１の実施例の波形図
【図３】図３は、本発明の第２の実施例
【図４】図４は、本発明の第２の実施例の波形図
【図５】図５は、従来の一般的な二重化出力の構成図
【発明を実施するための形態】
【実施例】
【００１２】
図１、図２、を用いて本発明の第１の実施例を説明する。演算処理部は、例えばＣＰＵで構成し、トリップ出力や、投入／遮断指令などの接点出力を動作させるか、あるいは、解除させるかを判断する。例えば、演算処理部で遮断を行うと判断した場合に、演算処理部は、ライト信号を作成し、ラッチ回路１へ、リード信号を作成しラッチ回路２へそれぞれ出力する。前記ラッチ回路は、例えば、Ｄ−フリップフロップで構成することができる。ラッチ回路１は、ライト信号をラッチした制御信号１を出力し、ラッチ回路２は、リード信号をラッチした制御信号２を出力する。この２つの制御信号のＡＮＤ条件により接点出力リレーを動作させる。ＡＮＤ回路は、図１に示すように、例えば２つのトランジスタを直列接続することにより構成することができる。接点信号を任意に解除するために、クリア信号を作成し、ラッチ回路１およびラッチ回路２に出力する。本実施例では、クリア信号は、ラッチ回路１とラッチ回路２に共通にしたが、もちろん各々にクリア信号を設けてもいい。
【００１３】
上記構成のように制御信号にリード信号を用いたことで、例えば、ＣＰＵが暴走し、図２のように連続してライト信号が出た場合でも、リード信号が出ていない状態では、誤ってトリップ出力や投入／遮断命令を送出することはない。リード動作を行うためのリード信号をＡＮＤ条件に加えて制御することで、ＣＰＵがなんらかの原因により暴走したと考えられる場合においての不要動作が低減できる。つまりライト動作だけでなく、リード動作も加えたことで、リード処理を正常にＣＰＵが行えていることが確認されたと同時に出力することになるので、よりＣＰＵが健全であることが確認できていることでもあり、信頼性の向上につながる。
【００１４】
図３、図４、を用いて本発明の第２の実施例について説明する。演算処理部は、例えばＣＰＵで構成し、トリップ出力や、投入／遮断指令などの接点出力を動作させるか、あるいは、解除させるかを判断する。例えば、遮断を行うと判断した場合に、演算処理部は、ライト信号とアドレスバス信号、もしくはデータバス信号をラッチ回路１へ出力する。ラッチ回路１は、フリップフロップ回路とＡＮＤ回路、ＯＲ回路等で構成され、アドレスバス信号または、データバス信号が安定した条件とライト信号のアンド条件により、制御信号１を出力するように構成するとよい。
【００１５】
次に演算処理部は、リード信号とアドレスバス信号をラッチ回路２に入力する。ラッチ回路２は、フリップフロップ回路とＡＮＤ回路、ＯＲ回路等で構成され、アドレスバス信号が安定した条件とリード信号のアンド条件により、制御信号２を出力するように構成するとよい。この２つの制御信号のＡＮＤ条件により接点出力リレーを動作させる。ＡＮＤ回路は、図３に示すように、例えば２つのトランジスタを直列接続することにより構成することができる。また、アドレスバス信号およびデータバス信号を設けたことで、複数の接点出力リレーを動作させることや、機器を構成する上で、必要な各種デバイス（メモリ、表示器、接点入力回路）に対してリード信号やライト信号を共有して使用することができる。さらに、アドレスバス信号や、データバス信号を判定条件に加えたことで、不要動作の可能性を低減でき信頼性を向上することができる。本発明の第２の実施例では、アドレスバス信号、データバス信号を用いたが、汎用出力ポートなどで代用することも可能である。
【産業上の利用可能性】
【００１６】
この発明は、たとえば、保護継電器や監視制御機器などの誤出力を防止する接点出力回路に適応できる。
【符号の説明】
【００１７】
１ 演算処理部
２ ラッチ回路１
３ ラッチ回路２
４ ＡＮＤ回路
５ リレー
【技術分野】
【０００１】
本発明は、保護継電器や監視制御機器のトリップ出力、投入／遮断指令や、異常時や故障などが発生したとき警報出力を発生するための接点出力回路に関するものである。
【背景技術】
【０００２】
高信頼度が要求される保護継電器や監視制御機器では、入力変換部、ＡＤ変換部、演算処理部、ディジタル入出力部、伝送部、表示・整定部、電源部などの、構成部分を最大限二重化して、第１のリレー要素の判定を行う部分と、第２のリレー要素の判定を行う部分とに分離し、両方の要素の判定結果のＡＮＤ条件でトリップを行うように構成し、一つの部位の故障ではミストリップを送出しないように工夫がされている。図５は従来の一例を示すトリップ制御信号の出力を二重化した回路構成図である。
【０００３】
図５を用いて、従来例の一つの動作例を説明する。本従来例では、演算処理部は、二重化していない。演算処理部は、例えばＣＰＵで構成し、取り込んだ系統の電流電圧信号から演算して、トリップ出力や投入／遮断指令などの接点出力を動作させると判断した場合に、第１のリレー要素の判定結果である制御信号１と、第２のリレー要素の判定結果である制御信号２をＡＮＤ回路へ出力する。ＡＮＤ回路は、図に示したように例えば２つのトランジスタを直列接続して構成することができる。制御信号１と制御信号２のＡＮＤ条件によって接点出力リレーを動作させる。前記の構成によれば、制御信号を２重に設けているのでＣＰＵ出力ポートの片方が故障したとしても、二重化出力の構成を設けているので誤ってトリップ出力や、投入／遮断指令などの接点出力を動作させることはない。
【０００４】
上記のような構成の場合、ＣＰＵが暴走し、図１の制御信号１と制御信号２の両方が保護動作をする状態に保持されると、誤ってトリップ出力や投入／遮断指令などの接点出力を動作させることがある。
【０００５】
上記の問題を解決するにためには、制御信号１と制御信号２用に、それぞれ個別のＣＰＵを組み込んだ構成にすることもある。しかしながら、この場合のディジタル型保護継電器は、ＣＰＵの二重化に伴い、ＬＳＩ素子等の周辺回路部品の点数も多くなり、コストアップにつながるという問題が発生する。
【０００６】
上記の問題を解決するための別の方法として、１つのコンピュータによる主検出リレー要素と事故検出リレー要素の二重化保護処理により、不都合なトリップ出力信号の誤出力を確実に防止する装置が提案されている（特許文献１）。具体的には、ワンチップコンピュータなど、二重化保護処理を実行する１つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できた時に、しゃ断器のトリップ出力を得るパターン判定回路を設けた装置が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３３６８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記の特許文献のパターン判定回路では、パターン判定回路の構成が複雑であるという欠点があった。そこで、簡単な構成で、ＣＰＵが暴走した場合も、誤ってトリップ信号を出さない技術が求められている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、ＣＰＵが暴走した場合でも、従来の二重化出力回路に加えトリップ回路の前段にリード信号のラッチ回路とライト信号のラッチ回路を追加し、両方のラッチ回路の出力のＡＮＤ条件によりトリップ信号を出力している。
【発明の効果】
【００１０】
本発明によれば、ＣＰＵが暴走した場合でも、誤った出力信号をだす可能性を減少させることができる。取り扱いが簡単になるという効果を有する。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施例
【図２】図２は、本発明の第１の実施例の波形図
【図３】図３は、本発明の第２の実施例
【図４】図４は、本発明の第２の実施例の波形図
【図５】図５は、従来の一般的な二重化出力の構成図
【発明を実施するための形態】
【実施例】
【００１２】
図１、図２、を用いて本発明の第１の実施例を説明する。演算処理部は、例えばＣＰＵで構成し、トリップ出力や、投入／遮断指令などの接点出力を動作させるか、あるいは、解除させるかを判断する。例えば、演算処理部で遮断を行うと判断した場合に、演算処理部は、ライト信号を作成し、ラッチ回路１へ、リード信号を作成しラッチ回路２へそれぞれ出力する。前記ラッチ回路は、例えば、Ｄ−フリップフロップで構成することができる。ラッチ回路１は、ライト信号をラッチした制御信号１を出力し、ラッチ回路２は、リード信号をラッチした制御信号２を出力する。この２つの制御信号のＡＮＤ条件により接点出力リレーを動作させる。ＡＮＤ回路は、図１に示すように、例えば２つのトランジスタを直列接続することにより構成することができる。接点信号を任意に解除するために、クリア信号を作成し、ラッチ回路１およびラッチ回路２に出力する。本実施例では、クリア信号は、ラッチ回路１とラッチ回路２に共通にしたが、もちろん各々にクリア信号を設けてもいい。
【００１３】
上記構成のように制御信号にリード信号を用いたことで、例えば、ＣＰＵが暴走し、図２のように連続してライト信号が出た場合でも、リード信号が出ていない状態では、誤ってトリップ出力や投入／遮断命令を送出することはない。リード動作を行うためのリード信号をＡＮＤ条件に加えて制御することで、ＣＰＵがなんらかの原因により暴走したと考えられる場合においての不要動作が低減できる。つまりライト動作だけでなく、リード動作も加えたことで、リード処理を正常にＣＰＵが行えていることが確認されたと同時に出力することになるので、よりＣＰＵが健全であることが確認できていることでもあり、信頼性の向上につながる。
【００１４】
図３、図４、を用いて本発明の第２の実施例について説明する。演算処理部は、例えばＣＰＵで構成し、トリップ出力や、投入／遮断指令などの接点出力を動作させるか、あるいは、解除させるかを判断する。例えば、遮断を行うと判断した場合に、演算処理部は、ライト信号とアドレスバス信号、もしくはデータバス信号をラッチ回路１へ出力する。ラッチ回路１は、フリップフロップ回路とＡＮＤ回路、ＯＲ回路等で構成され、アドレスバス信号または、データバス信号が安定した条件とライト信号のアンド条件により、制御信号１を出力するように構成するとよい。
【００１５】
次に演算処理部は、リード信号とアドレスバス信号をラッチ回路２に入力する。ラッチ回路２は、フリップフロップ回路とＡＮＤ回路、ＯＲ回路等で構成され、アドレスバス信号が安定した条件とリード信号のアンド条件により、制御信号２を出力するように構成するとよい。この２つの制御信号のＡＮＤ条件により接点出力リレーを動作させる。ＡＮＤ回路は、図３に示すように、例えば２つのトランジスタを直列接続することにより構成することができる。また、アドレスバス信号およびデータバス信号を設けたことで、複数の接点出力リレーを動作させることや、機器を構成する上で、必要な各種デバイス（メモリ、表示器、接点入力回路）に対してリード信号やライト信号を共有して使用することができる。さらに、アドレスバス信号や、データバス信号を判定条件に加えたことで、不要動作の可能性を低減でき信頼性を向上することができる。本発明の第２の実施例では、アドレスバス信号、データバス信号を用いたが、汎用出力ポートなどで代用することも可能である。
【産業上の利用可能性】
【００１６】
この発明は、たとえば、保護継電器や監視制御機器などの誤出力を防止する接点出力回路に適応できる。
【符号の説明】
【００１７】
１ 演算処理部
２ ラッチ回路１
３ ラッチ回路２
４ ＡＮＤ回路
５ リレー
【特許請求の範囲】
【請求項１】
電力系統からの電圧および電流をセンサ検出信号として取込み、接点出力の動作判定を行う演算処理部と、前記演算処理部により動作するとの条件が成立した場合に動作信号を出力する保護継電器または監視制御機器において、動作信号を出力すると判断したときに、前記演算処理部は、ライト信号をラッチ回路１に、リード信号をラッチ回路２に入力し、ラッチ回路１の出力の制御信号１とラッチ回路２の出力の制御信号２のＡＮＤ条件より接点出力を行うことを特徴とする接点出力回路。
【請求項２】
前記演算処理部で、クリア信号を作成しラッチ回路１とラッチ回路２にクリア信号を入力することを特徴とする請求項１記載の接点出力回路。
【請求項３】
電力系統からの電圧および電流をセンサ検出信号として取込み、接点出力の動作判定を行う演算処理部と、前記演算処理部により動作するとの条件が成立した場合に動作信号を出力する保護継電器または監視制御機器において、動作信号を出力すると判断したときに、前記演算処理部は、ライト信号とアドレスバス信号もしくはデータバス信号をラッチ回路１に、リード信号とアドレスバス信号をラッチ回路２に入力し、ラッチ回路１の出力の制御信号１とラッチ回路２の出力の制御信号２のＡＮＤ条件より接点出力を行うことを特徴とする接点出力回路。
【請求項１】
電力系統からの電圧および電流をセンサ検出信号として取込み、接点出力の動作判定を行う演算処理部と、前記演算処理部により動作するとの条件が成立した場合に動作信号を出力する保護継電器または監視制御機器において、動作信号を出力すると判断したときに、前記演算処理部は、ライト信号をラッチ回路１に、リード信号をラッチ回路２に入力し、ラッチ回路１の出力の制御信号１とラッチ回路２の出力の制御信号２のＡＮＤ条件より接点出力を行うことを特徴とする接点出力回路。
【請求項２】
前記演算処理部で、クリア信号を作成しラッチ回路１とラッチ回路２にクリア信号を入力することを特徴とする請求項１記載の接点出力回路。
【請求項３】
電力系統からの電圧および電流をセンサ検出信号として取込み、接点出力の動作判定を行う演算処理部と、前記演算処理部により動作するとの条件が成立した場合に動作信号を出力する保護継電器または監視制御機器において、動作信号を出力すると判断したときに、前記演算処理部は、ライト信号とアドレスバス信号もしくはデータバス信号をラッチ回路１に、リード信号とアドレスバス信号をラッチ回路２に入力し、ラッチ回路１の出力の制御信号１とラッチ回路２の出力の制御信号２のＡＮＤ条件より接点出力を行うことを特徴とする接点出力回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１８８６９９（Ｐ２０１１−１８８６９９Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５４１４６（Ｐ２０１０−５４１４６）
【出願日】平成２２年３月１１日（２０１０．３．１１）
【出願人】（０００００３９４２）日新電機株式会社 (328)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月１１日（２０１０．３．１１）
【出願人】（０００００３９４２）日新電機株式会社 (328)
【Ｆターム（参考）】
[ Back to top ]