説明

画像表示駆動装置及び画像表示システム

【課題】画像データの読み出しを高速化し、表示エリアの移動をきめ細かに行なう。
【解決手段】不要データ判定回路32がデータ転送要求にかかる表示エリアの画像データの先頭のアドレスが内部バス6のバス幅の先頭のアドレスと合致するか否かを判定し、合致しないと判定したときは、アドレス発生回路11には先頭アドレスを0と出力する。このときSDRAM4からから読み出された内部バス6のバス幅の転送データには、無効データを含むことになる。この場合には、不要データ判定回路32が無効データを含んでいるのは無効データの位置データをラインバッファ書き込み回路33に出力する。ラインバッファ書き込み回路33は、このデータに基づいて、読み出した1つのバス幅分のデータのうちの無効データをラインバッファ12に書き込まないようにする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、記憶装置に記憶されている画像データのうちの一部のデータ転送要求があったときに、当該データ転送要求にかかる画像データを記憶装置から読み出して表示装置に出力して表示させる画像表示駆動装置及び画像表示システムに関する。
【背景技術】
【0002】
船舶に搭載されるレーダ表示装置においては、自船舶を中心とした所定範囲の海域の海図を示す画像が表示される。この画像の表示はSDRAMなどの記憶装置に広い範囲の海域の画像の画像データ(以下では、当該画像の範囲を「画像データエリア」という)を格納しておき、その画像データの一部、すなわち、当該画像中の自船舶を中心とした所定範囲の部分の画像(以下では、当該画像の範囲を「表示エリア」という)のみを指定して読み出し、ラインバッファに一時保存して、液晶ディスプレイなどの表示装置に表示させるようにしている。この場合、船舶は海上を刻々と移動しているため、画像データエリア中のどの範囲の表示エリアを表示するかも刻々と変化する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平8−255107号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
図6は、レーダ表示装置に搭載される表示システム101の構成例を示すブロック図である。この表示システム101は、画像を表示する液晶ディスプレイ(LCD)2と、LCD2を制御する液晶駆動装置(LCDC)3と、LCD2に表示する画像データを格納した記憶装置であるSDRAM4と、SDRAM4を制御するメモリコントローラ5と、LCDC3とSDRAM4とを接続する内部バス6と、各部を集中的に制御するCPU7とを備えている。SDRAM4には、広い範囲の海域の画像の画像データが格納されており、その画像データの画像データエリアの範囲内でCPU7が表示エリアを指定して画像データを読み出して、LCD2に表示させる。
【0005】
すなわち、LCDC3は、CPU7から先頭のピクセルを指定してデータ転送要求があったときは、当該データ転送要求からアドレス発生回路11でSDRAM4の画像データの読み出し範囲を指定するアドレスを生成して、メモリコントローラ5を介してSDRAM4から必要な画像データを読み出す。この画像データは内部バス6を介してラインバッファ12にバースト転送され、ラインバッファ12からLCD2に出力される。
【0006】
ところで、表示システム101において、SDRAM4から必要な表示エリアの画像データをバースト転送によりラインバッファに読み出す際には、所定のバースト長ごとにデータを読み出すことになる。例えば、バースト長が8の場合に、SDRAM4から読み出すデータアドレスが、0,1,2,3,4,5,6,7,…であるときは、SDRAMバースト長の先頭アドレスと読み出しデータアドレスの先頭アドレスとが一致している。すなわち、バースト長の先頭アドレスは、0,8,16,…となるからである。この場合は、データアドレス0〜7、データアドレス8〜15、…のようにバースト長ごとにデータが読み出される。
【0007】
しかしながら、例えば、CPU7からのデータ転送要求による先頭ピクセルの設定がSDRAM4のデータアドレスの3〜10であったときは、アドレス発生回路11からの内部バス6に出力される転送要求のアドレスは3〜10となり、バースト長の先頭アドレスと読み出しデータアドレスの先頭アドレスとは一致していない。この場合は、最初のバースト長分のデータ読み出しでメモリコントローラ5から出力されるSDRAM4から読み出すデータアドレスは、最初に3,4,5,6,7,0,1,2となり、データアドレス0,1,2の分は周回することになり、不要なアクセスサイクルとなる。また、データアドレス8,9,10,11,12,13,14,15にもアクセスされ、11〜15も不要なアクセスサイクルになる。アドレス発生回路11からの次のデータ転送要求もSDRAM4のデータアドレスの11〜18となり、同様に、メモリコントローラ5から出力されるSDRAM4から読み出すデータアドレスは、最初に11,12,13,14,15,8,9,10となり、データアドレス8,9,10の分は周回することになり、不要なアクセスサイクルとなる。また、データアドレス16,17,18,19,20,21,22,23にもアクセスされ、19〜23は不要なアクセスとなる。
【0008】
図7は、この場合の内部バス6の動作と、SDRAM4へのアクセスとを経時的に説明する説明図である。符号(111)の「3‐10」とあるのは、アドレス発生回路11が発生し、内部バス6へ出力するSDRAM4のアドレス3〜10へのデータ転送要求を意味し、符号(112)の「3‐7‐0」とあるのは、メモリコントローラ5が発生するSDRAM4のデータアドレスの3,4,5,6,7,0,1,2(データアドレス0,1,2の分は周回)にアクセスすることを意味し、符号(113)の「8‐15」とあるのは、メモリコントローラ5が発生するSDRAM4のデータアドレスの8,9,10,11,12,13,14,15にアクセスすることを意味し、符号(114)の「3‐10」とあるのは、SDRAM4のデータアドレス3〜10のデータがメモリコントローラ5より内部バス6を介してLCDC3へ転送されることを意味している。
【0009】
同様に、符号(115)の「11‐18」とあるのは、アドレス発生回路11が発生し、内部バス6へ出力するSDRAM4のアドレス11〜18へのデータ転送要求を意味し、符号(116)の「11‐15‐8」とあるのは、メモリコントローラ5が発生するSDRAM4のデータアドレスの11,12,13,14,15,8,9,10(データアドレス8,9,10の分は周回)にアクセスすることを意味し、符号(117)の「16‐23」とあるのは、メモリコントローラ5が発生するSDRAM4のデータアドレスの16,17,18,19,20,21,22,23にアクセスすることを意味し、符号(118)の「11‐18」とあるのは、SDRAM4のデータアドレス11〜18のデータがメモリコントローラ5より内部バス6を介してLCDC3へ転送されることを意味している。
【0010】
このように、SDRAMバースト長の先頭アドレスと読み出しデータアドレスの先頭アドレスとが一致しないときは、不要なデータアクセスサイクルが発生する。そして、画像データのような大きなデータを読み出す場合は、このような不要なデータサイクルによりデータ読み出し速度が低下し、当該データ読み出しにより内部バス6が占有されて、他の処理に悪影響を与える恐れがあるため、必然的に内部バス6の高速化が必要になり、そのため、内部バス6の消費電流が増加し、回路規模の増大を招いてしまうという不具合がある。また、このような不具合を生じないようにすると、バースト長の先頭アドレスと読み出しデータアドレスの先頭アドレスとを合致させざるを得ず、表示エリアの移動はバースト長の先頭アドレスごとにしか行なえなくなり、表示エリアの移動をきめ細かに行うことができないという不具合がある。
【0011】
次に、別の課題について説明する。まず、図6において、内部バス6のバス幅が32bit、画像データの1ピクセル(画素)のデータ量が8bitであるときには、内部バス6では4ピクセルごとに画像データの転送を行うことになる。
【0012】
この場合に、CPU7からデータ転送要求による先頭ピクセルの設定により、アドレス発生回路11で発生された表示エリアの先頭アドレスと、内部バス6のバス幅の先頭アドレスが合致する場合、例えば、データ転送をCPU7から要求された表示エリアの先頭アドレスが0の場合には、内部バス6の1回のデータ転送では、アドレス0〜3のデータが転送されることになる。すなわち、ビット0〜7でアドレス0のデータ、ビット8〜15でアドレス1のデータ、ビット16〜23でアドレス2のデータ、ビット24〜31でアドレス3のデータが転送される。
【0013】
これに対して、CPU7からデータ転送要求による先頭ピクセルの設定により、アドレス発生回路11で発生された表示エリアの先頭アドレスと、内部バス6のバス幅の先頭アドレスとが合致しない場合、例えば、データ転送をCPU7から要求された表示エリアの先頭アドレスが2の場合には、SDRAM4のデータ読み出しは開始位置が異なる。すなわち、この場合には、ビット16〜23でアドレス0のデータ、ビット24〜31でアドレス1のデータが転送され、ビット0〜7とビット8〜15とは何れも無効データとなる。
【0014】
この場合には、無効データをLCD2に出力するわけにはいかず、さらに、無効データの転送によるバス転送効率劣化を防ぐため、CPU7からデータ転送を要求された表示エリアの先頭アドレスと、内部バス6のバス幅の先頭アドレスとを合致させるような処理が増加し、また、バス幅の先頭アドレスと読み出しデータアドレスの先頭アドレスとを合致させざるを得ず、表示エリアの移動はバス幅の先頭アドレスごとにしか行なえなくなり(上記の例では4ピクセルごと)、表示エリアの移動をきめ細かに行うことができないという不具合がある。
【0015】
さらに、別の課題について説明する。図8は、レーダ表示装置に搭載される画像表示システム121の構成例を示すブロック図である。この表示システム101において、図6と同一符号の回路要素等は図6と同様であるため、詳細な説明は省略する。
【0016】
この画像表示システム121は、複数のレイヤを有する画像データをLCD2に表示する装置である。この例では、画像データはレイヤ0とレイヤ1の2つのレイヤを備えており、図9に示すように、SDRAM4のアドレス0000以下にレイヤ0の画像データ、アドレス1000以下にレイヤ1の画像データがそれぞれ記憶されている。SDRAM4の各アドレスには、ビット0〜15の16ビットの画像データが格納されている。
【0017】
そして、レイヤ0とレイヤ1の同じピクセル位置で相関関係がある場合は、レイヤ0とレイヤ1の同じピクセル位置のデータのSDRAM4におけるアドレスが異なるため、CPU7はレイヤ0エリアとレイヤ1エリアの同一ピクセルのデータにそれぞれアクセスして(レイヤの数と同一回数だけアクセスして)、同一ピクセルの各レイヤの相関関係をとり、SDRAM4のレイヤ0エリアとレイヤ1エリアにそれぞれ格納する(ここでもレイヤの数と同一回数だけSDRAM4にアクセスする)。
【0018】
画像データを読み出すときは、アドレス0000以下のデータを順次読み出し、レイヤ0とレイヤ1のデータの切れ目はアドレスの切れ目(アドレス999と1000との間)にあるので、この切れ目を分離回路102で判断し、レイヤ0の画像データはレイヤ0ラインバッファ12に格納し、レイヤ1の画像データはレイヤ1ラインバッファ13に格納する。そして、画面合成回路14でレイヤ0ラインバッファ12の格納データとレイヤ1ラインバッファ13の格納データとを合成してLCD2に出力する。
【0019】
しかしながら、このように複数のレイヤの相関関係をとる場合においては、前述のようにCPU7はレイヤ0エリアとレイヤ1エリアの同一ピクセルのデータにそれぞれアクセスするので、レイヤの数と同一回数だけSDRAM4にアクセスすることになる。また、同一ピクセルの各レイヤの相関関係をとった後も、SDRAM4のレイヤ0エリアとレイヤ1エリアにそれぞれ格納するので、ここでもレイヤの数と同一回数だけSDRAM4にアクセスすることになる。このように、表示システム121は、異なるレイヤの相関をとるためにSDRAM4の異なるアドレス位置に多数回アクセスすることになるため、SDRAM4からデータを高速で読み出すことができず、画像処理能力が低下してしまうという不具合がある。
【0020】
そこで、本発明の目的は、前述の不具合を解決して、画像データの読み出しを高速化し、また、表示エリアの移動をきめ細かに行なうことができるようにすることである。
【課題を解決するための手段】
【0021】
(1)本発明は、SDRAMに記憶されている画像データの一部のデータ転送要求があったときに、当該当該データ転送要求にかかる前記画像データを前記SDRAMから読み出して表示装置に出力する画像表示駆動装置において、前記SDRAMから読み出した前記画像データを一時保存するバッファと、前記バッファに一時保存されている画像データを表示装置に出力する出力手段と、前記データ転送要求があったときは、当該データ転送要求にかかる前記画像データの先頭のアドレスが前記SDRAMと前記バッファとを接続しているバスのバス幅の先頭のアドレスと合致するか否かを判定する先頭アドレス判定手段と、前記先頭アドレス判定手段により前記両先頭アドレスが合致していないと判定したときは、前記データ転送要求にかかる前記画像データの先頭のアドレスを前記バスのバス幅の先頭アドレスに変換する先頭アドレス変換手段と、前記データ転送要求に基づいて前記画像データを前記SDRAMから読み出す画像データ読出手段と、前記先頭アドレス判定手段により前記両先頭アドレスが合致しないと判定したときは、前記画像データ読出手段で読み出した前記画像データのうち、前記データ転送要求には含まれていないが前記画像データ読出手段で読み出した前記画像データには含まれているものを判定する不要画像データ判定手段と、前記画像データ読出手段で読み出した前記画像データを前記不要画像データ判定手段により前記データ転送要求には含まれていないと判定した部分を除いて前記バッファに記憶する記憶手段と、を備えていることを特徴とする画像表示駆動装置である。
【0022】
(2)別の本発明は、表示装置と、SDRAMとを備え、前記SDRAMに記憶されている画像データの一部のデータ転送要求があったときに、当該当該データ転送要求にかかる前記画像データを前記SDRAMから読み出して前記表示装置に出力する画像表示システムにおいて、前記SDRAMは、前記画像データとして複数のレイヤからなる画像データを記憶していて、前記各レイヤの同一のピクセルのデータは前記SDRAMの同一のアドレスに記憶されており、前記レイヤごとに複数個設けられ、前記各レイヤの画像データをそれぞれ一時保存するバッファと、前記バッファに一時保存されている画像データを表示装置に出力する出力手段と、前記データ転送要求があったときは、当該データ転送要求にかかる前記画像データについて、前記アドレスごとに同一の前記ピクセルにかかる前記各レイヤのデータを前記SDRAMから順次読み出す画像データ読出手段と、前記画像データ読出手段により読み出した同一の前記ピクセルの異なる前記レイヤのデータをレイヤごとに分離するデータ分離手段と、前記データ分離手段により分離後の前記各レイヤのデータを前記各バッファにそれぞれ記憶する記憶手段と、を備えていることを特徴とする画像表示システムである。
【発明の効果】
【0023】
(1)の発明によれば、バス幅の先頭アドレスと読み出しデータアドレスの先頭アドレスとが一致していない場合でも、SDRAMからの画像データの転送はバス幅ごとに行われ、転送後の画像データから無効データを除去するようにするので、画像データの読み出しを高速化することができ、また、表示エリアの移動をきめ細かに行なうことができる。
【0024】
(2)の発明によれば、SDRAMのあるアドレスからあるレイヤのデータを読み出し、異なるアドレスから別のレイヤのデータを読み出すという2度手間、あるいは、SDRAMのあるアドレスにあるレイヤのデータを格納し、異なるアドレスに別のレイヤのデータを格納するという2度手間を防止することができるので、SDRAMからデータを高速で読み出すことができ、画像処理能力を向上させることができる。
【図面の簡単な説明】
【0025】
【図1】本発明の実施の形態1にかかる画像表示システムの電気的な接続を示すブロック図である。
【図2】図1の画像表示システムの動作の説明図である。
【図3】本発明の実施の形態2にかかる画像表示システムの電気的な接続を示すブロック図である。
【図4】本発明の実施の形態3にかかる画像表示システムの電気的な接続を示すブロック図である。
【図5】図4におけるSDRAMでの画像データのデータ構成の説明図である。
【図6】本発明の課題を説明する画像表示システムの電気的な接続を示すブロック図である。
【図7】図6の画像表示システムの動作の説明図である。
【図8】本発明の課題を説明する画像表示システムの電気的な接続を示すブロック図である。
【図9】本発明の課題を説明する画像表示システムの電気的な接続を示すブロック図である。
【発明を実施するための形態】
【0026】
以下、発明の実施の形態を複数例説明する。
【0027】
[実施の形態1]
図1は、本実施の形態にかかる画像表示システム1の電気的な接続を示すブロック図である。画像表示システム1は、画像を表示する液晶ディスプレイ(LCD)2と、LCD2を制御する画像表示駆動装置となる液晶駆動装置(LCDC)3と、LCD2に表示する画像データを格納した記憶装置であるSDRAM4と、SDRAM4を制御してSDRAM読出し手順に従って画像データを読み出すメモリコントローラ5と、LCDC3とSDRAM4とを接続する内部バス6と、各部を集中的に制御するCPU7とを備えている。SDRAM4には、広い範囲の海域の画像の画像データが格納されており、その画像データの画像データエリアの範囲内でCPU7が表示エリアを指定して画像データを読み出して、LCD2に表示させる。
【0028】
すなわち、LCDC3は、CPU7から先頭のピクセルを指定してデータ転送要求があったときは、当該データ転送要求からアドレス発生回路11でSDRAM4の画像データの読み出し範囲を指定するアドレスを生成して、メモリコントローラ5を介してSDRAM4から必要な画像データを読み出す。この画像データは内部バス6を介してラインバッファ12にバースト転送され、ラインバッファ12からLCD2に出力される。
【0029】
CPU7からのデータ転送要求は、データを読み出す表示エリアの先頭のピクセルの位置を指定することにより行なう。このデータ転送要求に対しては、まず、先頭アドレス補正回路21において、当該データ転送要求にかかる表示エリアの画像データの先頭のアドレスがSDRAMバースト長の先頭のアドレスと合致するか否かを判定する。本例でバースト長は8である。よって、例えば、データ転送要求にかかる先頭のアドレスが0であれば、当該データ転送要求にかかる表示エリアの画像データの先頭のアドレスがSDRAMバースト長の先頭のアドレスと合致することになる。この場合は、データ転送要求にかかる先頭のアドレスを0のままとして当該データ転送要求をアドレス発生回路11に出力する。これに基づき、アドレス発生回路11は、バースト長に合致したアドレスを発生してSDRAM4からデータを読み出し、ラインバッファ12に格納する。よって、SDRAM4からは、データアドレス0〜7、データアドレス8〜15、…のようにバースト長ごとにデータが読み出される。
【0030】
次に、先頭アドレス補正回路21において、当該データ転送要求にかかる表示エリアの画像データの先頭のアドレスがSDRAMバースト長の先頭のアドレスと合致しないと判定したときは、当該先頭アドレス補正回路21は、データ転送要求で指定された先頭のピクセル位置を含むSDRAMバースト長の先頭アドレスに補正して、アドレスアドレス発生回路11に出力する。例えば、CPU7からのデータ転送要求による先頭ピクセルがSDRAM4のデータアドレス3であったときは、データアドレス0に補正することになる。
【0031】
これに基づき、アドレス発生回路11は、データアドレス0〜7のデータ転送要求を内部バス6へ出力し、メモリコントローラ5によりSDRAM4のデータアドレス0〜7にアクセスされ、データを読み出すことになる。以下、同様のデータの読み出しを行なう。
【0032】
図2は、この場合の内部バス6の動作と、SDRAM4へのアクセスとを経時的に説明する説明図である。CPU7からのデータ転送要求による先頭ピクセルがSDRAM4のデータアドレス3であったときは、先頭アドレス補正回路21により、当該データ転送要求の先頭ピクセル位置は、アドレス0に変換され、アドレス補正回路21により内部バス6へアドレス0〜7へのデータ転送要求が出力され、メモリコントローラ5により、SDRAM4のアドレス0〜7へアクセスされ(符号(2)の「0‐7」にアクセスされ、内部バス6にはSDRAM4のアドレス0〜7が読み出される(符号(3)の「0‐7」)。
【0033】
以後、アドレス発生回路11により、SDRAM4のアドレス8〜15へのデータ転送要求(符号(4)の「8‐15」)は、メモリコントローラにより、そのままSDRAM4のアドレス8〜15(符号(5)の「8‐15」)にアクセスされ、内部バス6にはSDRAM4のアドレス8〜15(符号(6)の「8‐15」)が読み出される。
【0034】
このように読み出した先頭の画像データには不要なピクセルのデータを含んでいる。例えば、アドレス3の先頭ピクセル設定に対しては、アドレス0〜7が読み出されるので、アドレス0〜2のデータは不要である。
【0035】
図1に戻り、先頭アドレス補正回路21は、前述のように先頭ピクセルを変換するので、当該変換前のデータ転送要求では含まれないが、当該変換後のデータ転送要求には含まれるアドレスが何であるか(この例ではアドレス0〜2)を特定し、このデータをラインバッファ書き込み回路22に出力する。
【0036】
そして、ラインバッファ書き込み回路22では、このデータに基づいて、読み出したアドレス0〜7の画像データから不要なアドレス0〜2の画像データを削除してラインバッファ12に書き込む。
【0037】
以上説明した画像表示システム1によれば、バースト長の先頭アドレスと読み出しデータアドレスの先頭アドレスとが一致していない場合でも、SDRAM4からの画像データの読み出しはバースト長ごとに行われ、読み出し後の画像データから不要なものを除去するようにするので、周回による不要なアクセスサイクルを防止して、画像データの読み出しを高速化することができるので、結果的にバス速度を低下させることができ、消費電流の低減、回路規模の削減を図ることができる。また、表示エリアの移動をきめ細かに行なうことができる。
【0038】
[実施の形態2]
図3は、本実施の形態にかかる画像表示システム31の電気的な接続を示すブロック図である。画像表示システム31は、画像を表示する液晶ディスプレイ(LCD)2と、LCD2を制御する画像表示駆動装置となる液晶駆動装置(LCDC)3と、LCD2に表示する画像データを格納した記憶装置であるSDRAM4と、SDRAM4を制御するメモリコントローラ5と、LCDC3とSDRAM4とを接続する内部バス6と、各部を集中的に制御するCPU7とを備えている。SDRAM4には、広い範囲の海域の画像の画像データが格納されており、その画像データの画像データエリアの範囲内でCPU7が表示エリアを指定して画像データを読み出して、LCD2に表示させる。
【0039】
すなわち、LCDC3は、CPU7から先頭のピクセルを指定してデータ転送要求があったときは、当該データ転送要求からアドレス発生回路11でSDRAM4の画像データの読み出し範囲を指定するアドレスを生成して、メモリコントローラ5を介してSDRAM4から必要な画像データを読み出す。この画像データは内部バス6を介してラインバッファ12にバースト転送され、ラインバッファ12からLCD2に出力される。
【0040】
CPU7からのデータ転送要求は、データを読み出す表示エリアの先頭のピクセルの位置を指定することにより行なう。このデータ転送要求に対しては、まず、不要データ判定回路32において、当該データ転送要求にかかる表示エリアの画像データの先頭のアドレスが内部バス6のバス幅の先頭のアドレスと合致するか否かを判定する。すなわち、画像表示システム31においては、内部バス6のバス幅は32bitであり、画像データの1ピクセルは8bitである。よって、内部バス6を介して画像データを4ピクセル分ずつ読み出すことになる。よって、例えば、データ転送要求にかかる先頭のアドレスが0であれば、当該データ転送要求にかかる表示エリアの画像データの先頭のアドレスがバス幅の先頭のアドレスと合致することになる。この場合は、データ転送要求にかかる先頭のアドレスを0のままとして当該データ転送要求をアドレス発生回路11に出力する。これに基づき、アドレス発生回路11は、内部バス6のバス幅の先頭アドレスに合致したアドレスを発生してSDRAM4からデータを読み出し、ラインバッファ12に格納する。よって、SDRAM4からは、バス幅に応じて、データアドレス0〜3、データアドレス4〜7、…のように4ピクセルずつデータが転送される。すなわち、データアドレス0〜3であれば、ビット0〜7、ビット8〜15、ビット16〜23、ビット24〜31でそれぞれ1ピクセルのデータを転送する。
【0041】
次に、不要データ判定回路32において、当該データ転送要求にかかる表示エリアの画像データの先頭のアドレスがバス幅の先頭のアドレスと合致しないと判定したときは、アドレス発生回路11には先頭アドレスを0と出力する。このときSDRAM4からから読み出された内部バス6のバス幅の転送データには、無効データを含むことになる。例えば、データ転送要求にかかる表示エリアの画像データの先頭のアドレスが2のときは、バス幅の先頭のアドレスと合致しないことになり、この場合は、不要データ判定回路32において先頭アドレスを0と変換されるため、ビット16〜23、ビット24〜31でそれぞれ1ピクセル、合計2ピクセル分のデータを転送する。そして、ビット0〜7、ビット8〜15は無効データとなる。以後、アドレス発生回路11により内部バス6のバス幅の先頭アドレスに合致したデータ転送要求が内部バス6に出力されることにより、無効データを含まないデータ転送が行なわれる。
【0042】
このようにして読み出した先頭の画像データには無効データを含んでいる。この場合には、不要データ判定回路32において、無効データを含んでいるのは当該無効データの位置データをラインバッファ書き込み回路33に出力する。前記の例では、ビット0〜7、ビット8〜15が無効データであると位置データを出力する。
【0043】
そして、ラインバッファ書き込み回路33では、このデータに基づいて、読み出した1つのバス幅分のデータのうちビット0〜7、ビット8〜15の無効データをラインバッファ12に書き込まないようにする。
【0044】
以上説明した画像表示システム31によれば、バス幅の先頭アドレスと読み出しデータアドレスの先頭アドレスとが一致していない場合でも、SDRAM4からの画像データの転送はバス幅ごとに行われ、転送後の画像データから無効データを除去するようにするので、画像データの読み出しを高速化することができ、また、表示エリアの移動をきめ細かに行なうことができる。
【0045】
[実施の形態3]
図4は、本実施の形態にかかる画像表示システム41の電気的な接続を示すブロック図である。画像表示システム41は、画像を表示する液晶ディスプレイ(LCD)2と、LCD2を制御する画像表示駆動装置となる液晶駆動装置(LCDC)3と、LCD2に表示する画像データを格納した記憶装置であるSDRAM4と、SDRAM4を制御するメモリコントローラ5と、LCDC3とSDRAM4とを接続する内部バス6と、各部を集中的に制御するCPU7とを備えている。SDRAM4には、広い範囲の海域の画像の画像データが格納されており、その画像データの画像データエリアの範囲内でCPU7が表示エリアを指定して画像データを読み出して、LCD2に表示させる。
【0046】
本実施の形態では、画像データは、複数のレイヤ、本例ではレイヤ0とレイヤ1の2つのレイヤを備えている。このレイヤ0とレイヤ1とは同一のピクセルについて相関関係を有している。CPU7は、SDRAM4からレイヤ0とレイヤ1の画像データを読み出し、同一ピクセルのデータで相関処理を行い、再度レイヤ0とレイヤ1の画像データをSDRAM4のレイヤ0の格納領域とレイヤ1の格納領域にそれぞれ格納する。
【0047】
図5は、SDRAM4におけるレイヤ0とレイヤ1の画像データの格納について説明する説明図である。SDRAM4においては、レイヤ0とレイヤ1の同一のピクセルの画像データについては同一のアドレスのデータエリアに格納している。例えば、レイヤ0の1ピクセル分、レイヤ1の1ピクセル分ともにデータ量が8bitであれば、SDRAM4の1つのアドレスのデータエリアのビット0〜7にレイヤ0の1ピクセル分のデータを格納し、ビット8〜15にレイヤ1の1ピクセル分のデータを格納する。
【0048】
これにより、同一ピクセルの相関を取るためにCPU7がレイヤ0とレイヤ1のデータをSDRAM4から読み出すときは、同一のアドレスからデータを読み出せば同一のピクセルのレイヤ0とレイヤ1のデータが含まれているので、SDRAM4のあるアドレスからレイヤ0のデータを読み出し、異なるアドレスからレイヤ1のデータを読み出すという2度手間を防止することができる。また、レイヤ0とレイヤ1の同一ピクセルのデータの相関をとった後、レイヤ0とレイヤ1の同一ピクセルのデータをSDRAM4に再度格納する場合にも、同一のアドレスに同一ピクセルのレイヤ0とレイヤ1のデータを格納する。すなわち、SDRAM4の同一のアドレスのデータエリアのビット0〜7にレイヤ0の1ピクセル分のデータを格納し、ビット8〜15にレイヤ1の1ピクセル分のデータを格納する。よって、SDRAM4のあるアドレスにレイヤ0のデータを格納し、異なるアドレスにレイヤ1のデータを格納するという2度手間を防止することができる。
【0049】
図4に戻り、以上のようなSDRAM4における画像データのデータ構成であるときに、CPU7から先頭のピクセルを指定してデータ転送要求があったときは、LCDC3は、当該データ転送要求からアドレス発生回路11でSDRAM4の画像データの読み出し範囲を指定するアドレスを生成して、メモリコントローラ5を介してSDRAM4から必要な画像データをアドレスごとに順次読み出す。この画像データは内部バス6を介してバースト転送される。
【0050】
この読み出された画像データは、前述のとおり、同一アドレスにレイヤ0とレイヤ1の同一ピクセルのデータを含んでいるので、分離回路42により、同一アドレスに格納された同一ピクセルのレイヤ0とレイヤ1との切れ目(ビット0〜7とビット8〜15)において分離し、分離後のレイヤ0のデータとレイヤ1のデータは、レイヤ0ラインバッファ43、レイヤ1ラインバッファ44にそれぞれ格納する。このように、レイヤ0ラインバッファ43、レイヤ1ラインバッファ44にそれぞれ格納されたレイヤ0のデータとレイヤ1のデータは、画面合成回路45で合成されて、LCD2に出力される。
【0051】
以上説明した画像表示システム41によれば、SDRAM4のあるアドレスからレイヤ0のデータを読み出し、異なるアドレスからレイヤ1のデータを読み出すという2度手間、あるいは、SDRAM4のあるアドレスにレイヤ0のデータを格納し、異なるアドレスにレイヤ1のデータを格納するという2度手間を防止することができるので、SDRAM4からデータを高速で読み出すことができ、画像処理能力を向上させることができる。
【0052】
なお、画像表示システム41において、前述とは異なりレイヤ間の相関のない画像データを扱う場合もありうる。その場合は、図4、図5を参照して説明した画像表示システム41の構成によると、SDRAM4からの画像データの読み出し速度が逆に低下することが考えられる。
【0053】
そこで、1台の画像表示システムにより、図4、図5を参照して説明した画像表示システム41の構成と、図8、図9を参照して説明した前述の画像表示システム121の構成とを切り替えられるようにしてもよい。
【0054】
すなわち、レイヤ間の相関のある画像データを扱う場合には、図5を参照して説明したようにSDRAM4の同一のアドレスに複数の各レイヤの同一ピクセルのデータを格納し、SDRAM4から読み出した画像データについては、分離回路42により、同一ピクセルのレイヤ0とレイヤ1のデータをSDRAM4の同一のアドレスのデータの中でレイヤごとに分離して、レイヤ0ラインバッファ43、レイヤ1ラインバッファ44にそれぞれ格納する。
【0055】
一方、レイヤ間の相関のない画像データを扱う場合には、図9を参照して説明したようにSDRAM4の異なるアドレスにそれぞれ各レイヤの画像データを格納し、SDRAM4から読み出した画像データについては、分離回路42により、SDRAM4の違いによりレイヤ0とレイヤ1のデータに分離して、レイヤ0ラインバッファ43、レイヤ1ラインバッファ44にそれぞれ格納する。
【符号の説明】
【0056】
1 画像表示システム
2 液晶ディスプレイ
3 液晶駆動装置
4 SDRAM
6 内部バス
11 アドレス発生回路
12 ラインバッファ
21 先頭アドレス補正回路
22 ラインバッファ書き込み回路

【特許請求の範囲】
【請求項1】
SDRAMに記憶されている画像データの一部のデータ転送要求があったときに、当該当該データ転送要求にかかる前記画像データを前記SDRAMから読み出して表示装置に出力する画像表示駆動装置において、
前記SDRAMから読み出した前記画像データを一時保存するバッファと、
前記バッファに一時保存されている画像データを表示装置に出力する出力手段と、
前記データ転送要求があったときは、当該データ転送要求にかかる前記画像データの先頭のアドレスが前記SDRAMと前記バッファとを接続しているバスのバス幅の先頭のアドレスと合致するか否かを判定する先頭アドレス判定手段と、
前記先頭アドレス判定手段により前記両先頭アドレスが合致していないと判定したときは、前記データ転送要求にかかる前記画像データの先頭のアドレスを前記バスのバス幅の先頭アドレスに変換する先頭アドレス変換手段と、
前記データ転送要求に基づいて前記画像データを前記SDRAMから読み出す画像データ読出手段と、
前記先頭アドレス判定手段により前記両先頭アドレスが合致しないと判定したときは、前記画像データ読出手段で読み出した前記画像データのうち、前記データ転送要求には含まれていないが前記画像データ読出手段で読み出した前記画像データには含まれているものを判定する不要画像データ判定手段と、
前記画像データ読出手段で読み出した前記画像データを前記不要画像データ判定手段により前記データ転送要求には含まれていないと判定した部分を除いて前記バッファに記憶する記憶手段と、
を備えていることを特徴とする画像表示駆動装置。
【請求項2】
表示装置と、SDRAMとを備え、前記SDRAMに記憶されている画像データの一部のデータ転送要求があったときに、当該当該データ転送要求にかかる前記画像データを前記SDRAMから読み出して前記表示装置に出力する画像表示システムにおいて、
前記SDRAMは、前記画像データとして複数のレイヤからなる画像データを記憶していて、前記各レイヤの同一のピクセルのデータは前記SDRAMの同一のアドレスに記憶されており、
前記レイヤごとに複数個設けられ、前記各レイヤの画像データをそれぞれ一時保存するバッファと、
前記バッファに一時保存されている画像データを表示装置に出力する出力手段と、
前記データ転送要求があったときは、当該データ転送要求にかかる前記画像データについて、前記アドレスごとに同一の前記ピクセルにかかる前記各レイヤのデータを前記SDRAMから順次読み出す画像データ読出手段と、
前記画像データ読出手段により読み出した同一の前記ピクセルの異なる前記レイヤのデータをレイヤごとに分離するデータ分離手段と、
前記データ分離手段により分離後の前記各レイヤのデータを前記各バッファにそれぞれ記憶する記憶手段と、
を備えていることを特徴とする画像表示システム。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate


【公開番号】特開2013−109356(P2013−109356A)
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願番号】特願2012−278699(P2012−278699)
【出願日】平成24年12月20日(2012.12.20)
【分割の表示】特願2007−229874(P2007−229874)の分割
【原出願日】平成19年9月5日(2007.9.5)
【出願人】(000004330)日本無線株式会社 (1,186)
【Fターム(参考)】