発光素子駆動回路および発光素子異常検出方法
【課題】発光素子の異常検出の精度を向上させる、発光素子駆動回路および発光素子異常検出方法を提供する。
【解決手段】発光素子駆動回路１は、２以上の直列に接続された同数の発光素子を含む素子列１０ａ、１０ｂを備える。素子列１０ａ、１０ｂは、並列に接続されている。比較回路３０は、素子列１０ａ、１０ｂの中央の発光素子間または中央の発光素子の一端における、それぞれの電圧に基づき、素子列１０ａ、１０ｂの電圧差を検出する。比較回路３０は、素子列１０ａ、１０ｂの電圧差が所定の範囲を超えている場合には、素子列１０ａ、１０ｂの内、いずれかの発光素子に異常があると判定する。比較回路３０は、判定結果を発光素子駆動回路１の外部に通知する。
【解決手段】発光素子駆動回路１は、２以上の直列に接続された同数の発光素子を含む素子列１０ａ、１０ｂを備える。素子列１０ａ、１０ｂは、並列に接続されている。比較回路３０は、素子列１０ａ、１０ｂの中央の発光素子間または中央の発光素子の一端における、それぞれの電圧に基づき、素子列１０ａ、１０ｂの電圧差を検出する。比較回路３０は、素子列１０ａ、１０ｂの電圧差が所定の範囲を超えている場合には、素子列１０ａ、１０ｂの内、いずれかの発光素子に異常があると判定する。比較回路３０は、判定結果を発光素子駆動回路１の外部に通知する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路および発光素子異常検出方法に関する。
【背景技術】
【０００２】
発光ダイオード（以下、ＬＥＤと記す）などの発光素子は様々な機器に用いられており、ＬＥＤの劣化、個別特性、故障、不具合などの異常を検出する技術が開発されている。異常の検出方法としては、各ＬＥＤに流れる電流を、抵抗を用いて電圧変換し、その電圧が所定の範囲内にあるか否かを判定する方法や、ＬＥＤに流れる電流の合計を、抵抗を用いて電圧変換し、その電圧が所定の範囲内にあるか否かを判定する方法がある。
【０００３】
特許文献１に開示されている発光素子駆動回路は、直列に接続された複数のＬＥＤを含むＬＥＤ列を複数備え、並列に接続された各ＬＥＤ列のカソード側の電圧の内、最も低い電圧を検出する。検出した電圧が基準電圧を下回る場合は、基準電圧と等しくなるように、各ＬＥＤ列にかかる電圧を制御する。
【０００４】
特許文献２に開示されている点灯装置は、ＬＥＤの両端電圧を検出し、検出した電圧が予めＬＥＤの短絡判別用に規定した所定の値以下の場合には、ＬＥＤに流れる電流を制限する。
【０００５】
特許文献３に開示されているＬＥＤ照明保護回路は、直列に接続された複数のＬＥＤから成るＬＥＤ列を複数備え、並列に接続された各ＬＥＤ列の中点における電圧を２個のトランジスタで監視して、中点の電圧が所定の範囲を超えていることを検出すると、ＬＥＤに異常があると判定し、電流を停止する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１０９００６号公報
【特許文献２】特開２０１０−１２９６１２号公報
【特許文献３】特開２０１０−２７８０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１、２、３に開示されている技術では、検出した電圧が所定の範囲にあるか否かに基づき、ＬＥＤの異常を検出している。ＬＥＤの順方向電圧は、例えば温度などのＬＥＤの外部の影響を受けて変化する。ＬＥＤが正常であるにも関わらず、誤ってＬＥＤに異常があると判定することを防ぐには、ＬＥＤの外部の影響による電圧変化の誤差を考慮し、正常とされる所定の範囲を、所望の範囲より広く設定しなければならない。そのため、例えば、多数の直列に接続されたＬＥＤを備える回路において、１個のＬＥＤがショートした場合の電圧変化のように、考慮された誤差より小さい変化については、異常として検出することができない。
【０００８】
本発明は、上述の状況に鑑みてなされたものであり、発光素子の異常検出の精度を向上させる、発光素子駆動回路および発光素子異常検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の第１の観点に係る発光素子駆動回路は、
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列と、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差検出手段と、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定手段と、
を備えることを特徴とする。
【００１０】
本発明の第２の観点に係る発光素子異常検出方法は、
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列を備える、発光素子駆動回路が行う、発光素子異常検出方法であって、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差分検出ステップと、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定ステップと、
を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、発光素子の異常検出の精度を向上させる、発光素子駆動回路および発光素子異常検出方法を提供することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係る発光素子駆動回路の構成例を示すブロック図である。
【図２】本発明の実施の形態２に係る発光素子駆動回路の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお図中、同一または同等の部分には同一の符号を付す。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１に係る発光素子駆動回路の構成例を示すブロック図である。発光素子駆動回路１（以下、駆動回路１と記す）は、発光素子であるＬＥＤが直列に接続された発光素子列（以下、素子列と記す）１０ａ、１０ｂを備える。素子列１０ａ、１０ｂは並列に接続されている。素子列１０ａ、１０ｂにそれぞれ含まれるＬＥＤの数は同じである。駆動回路１は、素子列１０ａの検出位置における電圧と、素子列１０ｂの検出位置における電圧との電圧差に基づき、ＬＥＤの異常の有無を判定し、判定結果を駆動回路１の外部に通知する。駆動回路１の各部について以下に説明する。
【００１５】
コンデンサ２１は、素子列１０ａ、１０ｂと並列に接続され、インダクタ２２は、コンデンサ２１および素子列１０ａ、１０ｂのカソード側と直列に接続され、他端は、Ｎ型ＭＯＳトランジスタ２４（以下、ＮＭＯＳ２４と記す）のドレインおよびダイオード２３に接続されている。素子列１０ａ、１０ｂのカソード側は、比較回路３０にも接続されている。ＮＭＯＳ２４のソースは、接地されている。ＮＭＯＳ２４のゲートは、ゲート電源２６に接続されている。
【００１６】
コンデンサ２１、インダクタ２２、ダイオード２３およびＮＭＯＳ２４により、直流電源２５の電圧の降圧を行う。素子列１０ａ、１０ｂのアノード側には、降圧された電圧が供給される。
【００１７】
比較回路３０は、素子列１０ａ内の、中央のＬＥＤ間または中央のＬＥＤの一端における電圧を検出する。そして、素子列１０ｂ内の、素子列１０ａ内での検出位置と同じ位置での電圧を検出する。同じ位置とは、同じＬＥＤ間または同じＬＥＤの一端を意味する。中央のＬＥＤ間とは、その位置よりアノード側のＬＥＤの数と、カソード側のＬＥＤの数とが同じである位置を意味する。比較回路３０は、素子列１０ａ内の検出位置での電圧と、素子列１０ｂ内の検出位置での電圧に基づき、素子列１０ａ、１０ｂの電圧差を検出する。
【００１８】
素子列１０ａ、１０ｂの電圧差が所定の範囲を超えている場合には、比較回路３０は、素子列１０ａ、１０ｂ内の、いずれかのＬＥＤに異常があると判定し、判定結果を駆動回路１の外部に通知する。所定の範囲を超えている場合とは、素子列１０ａ、１０ｂの電圧差が基準値を超えていることを意味する。所定の範囲は、例えば、ＬＥＤの個別特性による順方向電圧のばらつきを考慮して決定される。素子列１０ａ、１０ｂは共に、例えば温度などのＬＥＤの外部からの影響を受けるので、所定の範囲を決定する際に、ＬＥＤの外部からの影響は考慮しなくともよい。
【００１９】
比較回路３０は例えば以下のようにＬＥＤの異常を検出する。素子列１０ａの電圧の検出位置より、アノード側に位置するＬＥＤの１つが、短絡故障した場合には、検出位置における電圧は、大きくなる。一方、素子列１０ａの電圧の検出位置より、カソード側に位置するＬＥＤの１つが、短絡故障した場合には、検出位置における電圧は、小さくなる。また、素子列１０ａの電圧の検出位置より、アノード側に位置するＬＥＤの１つが、開放故障した場合には、検出位置における電圧は、小さくなる。一方、素子列１０ａの電圧の検出位置より、カソード側に位置するＬＥＤの１つが、開放故障した場合には、検出位置における電圧は、大きくなる。
【００２０】
上述のように素子列１０ａの電圧の検出位置における電圧が変化すると、素子列１０ｂの電圧の検出位置における電圧との電圧差が変化する。そして、素子列１０ａ、１０ｂの電圧差が基準値を超えると、比較回路３０は素子列１０ａ、１０ｂ内のいずれかのＬＥＤに異常があると判定する。比較回路３０は、判定結果を駆動回路１の外部に通知する。
【００２１】
図１には、２つの素子列１０ａ、１０ｂを備える駆動回路１の例を示したが、駆動回路１は、任意の数の素子列１０を備えることができる。図１の例では、比較回路３０は、素子列１０ａ、１０ｂのどちらに含まれるＬＥＤに異常があるかを判定することができない。しかし、駆動回路１が３つ以上の素子列１０を備える場合は、例えば以下のようにＬＥＤの異常がある素子列１０を検出することができる。
【００２２】
駆動回路１は、素子列１０ａ、１０ｂ、１０ｃを備えるとする。比較回路３０は、素子列１０ａ、１０ｂの電圧差、素子列１０ａ、１０ｃの電圧差、および素子列１０ｂ、１０ｃの電圧差を検出する。ここで、素子列１０ａ、１０ｂの電圧差および素子列１０ｂ、１０ｃの電圧差が所定の範囲を超えており、素子列１０ａ、１０ｃの電圧差が所定の範囲内であるとすると、素子列１０ｂ内のＬＥＤに異常があると判定できる。
【００２３】
なお素子列１０ａ、１０ｂにおける電圧は、上述した位置の他に、任意のＬＥＤ間または素子列１０ａ、１０ｂのカソード側において検出するよう構成してもよい。素子列１０ａ、１０ｂのカソード側において検出する際には、素子列１０ａ、１０ｂのカソード側にそれぞれ直列に同じ抵抗値をもつ抵抗を接続し、素子列１０ａ、１０ｂのカソード側の電圧を検出する。素子列１０ａ、１０ｂは、任意の数のＬＥＤを含むことができる。素子列１０ａ、１０ｂに含まれるＬＥＤが１つの場合は、上述のように、素子列１０ａ、１０ｂのカソード側において素子列１０ａ、１０ｂの電圧の検出を行う。
【００２４】
以上説明したとおり、本発明の実施の形態１に係る駆動回路１は、２の素子列内の電圧の検出位置における電圧に基づき、検出された電圧差が所定の範囲内にあるか否かに基づきＬＥＤの異常を検出する。そのため、実施の形態１に係る駆動回路１では、正常とみなす所定の範囲を決める際に、ＬＥＤの外部の影響による電圧変化の誤差を考慮する必要がなく、発光素子の異常検出の精度を向上させることができる。
【００２５】
（実施の形態２）
図２は、本発明の実施の形態２に係る発光素子駆動回路の構成例を示すブロック図である。実施の形態２に係る駆動回路１は、実施の形態１と同様に、ＬＥＤの異常を検出し、異常を検出した場合には、素子列１０ａ、１０ｂに流れる電流および／または素子列１０ａ、１０ｂにかかる電圧を変化させ、保護動作を行う。実施の形態１と異なる、駆動回路１の各部について以下に説明する。
【００２６】
駆動回路１は、実施の形態１の駆動回路１に加え、抵抗２７および制御回路４０を備える。ＮＭＯＳ２４のゲートは、ＧＡＴＥ端子を介して制御回路４０に接続されている。ＮＭＯＳ２４は、抵抗２７を介して接地されている。抵抗２７は、素子列１０ａ、１０ｂを流れる電流の総量を電圧変換するために用いられる。抵抗２７で生じる電圧降下は、ＣＳ端子を介して制御回路に送られる。制御回路４０の一端は、ＧＮＤ端子を介して接地されている。
【００２７】
比較回路３０は、実施の形態１と同様に、素子列１０ａ、１０ｂの電圧差に基づきＬＥＤの異常の有無を判定し、例えば、素子列１０ａ、１０ｂの電圧差が所定の範囲から逸脱している電圧量をＦＢ端子を介して制御回路４０に送る。
【００２８】
制御回路４０は、例えば以下のように保護動作を行う。制御回路４０は、ＦＢ端子の入力に基づき、ゲート電源２６を制御する。ゲート電源２６を制御すると、ＮＭＯＳ２４のゲート電圧が変化し、それに伴ってＮＭＯＳ２４のドレイン電流が変化し、素子列１０ａ、１０ｂに流れる電流の総量を減少させることができる。実施の形態１において説明したとおり、駆動回路１が３つ以上の素子列１０を備える場合には、ＬＥＤの異常が発生した素子列１０を特定できることがある。そこで、素子列１０にそれぞれスイッチまたはスイッチング素子を設け、ＬＥＤの異常が発生した素子列１０には電流が流れなくなるように制御するよう構成してもよい。
【００２９】
なお、ゲート電源２６を制御し、ＮＭＯＳ２４のゲート電圧が閾値を超える時間と超えない時間を制御することにより、素子列１０ａ、１０ｂにかかる電圧を制御するよう構成してもよい。また例えば、比較回路３０でＬＥＤの異常が検出された場合には、素子列１０ａ、１０ｂ内の各ＬＥＤにかかる電圧が、立ち上がり電圧より小さくなるように、素子列１０ａ、１０ｂにかかる電圧を制御するよう構成してもよい。
【００３０】
さらに制御回路４０は、上述の制御において、例えば以下のようにＣＳ端子の入力を考慮するよう構成してもよい。ＣＳ端子の入力は、素子列１０ａ、１０ｂに流れる電流の合計を、抵抗２７を用いて電圧変換した結果である。制御回路４０は、ＣＳ端子の入力が所定の範囲内であるか否かを判定し、判定結果を考慮して、ゲート電源２６の制御を行うよう構成してもよい。所定の範囲とは、素子列１０ａ、１０ｂに流れる電流が過電流とならない範囲である。
【００３１】
以上説明したとおり、本発明の実施の形態２に係る駆動回路１は、実施の形態１と同様に発光素子の異常検出の精度を向上させることができる。さらに、実施の形態２に係る駆動回路１は、異常が検出されれば、発光素子列に流れる電流および／または発光素子列にかかる電圧を制御することが可能となる。
【００３２】
本発明の実施の形態は上述の実施の形態に限られない。図１、２の例では、降圧回路を設けたが、昇圧回路を設けるよう構成してもよい。
【００３３】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００３４】
（付記１）
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列と、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差検出手段と、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定手段と、
を備えることを特徴とする発光素子駆動回路。
【００３５】
（付記２）
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出手段は、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする付記１に記載の発光素子駆動回路。
【００３６】
（付記３）
前記異常判定手段において、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護手段をさらに備える、
ことを特徴とする付記１または２に記載の発光素子駆動回路。
【００３７】
（付記４）
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列を備える、発光素子駆動回路が行う、発光素子異常検出方法であって、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差分検出ステップと、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定ステップと、
を備えることを特徴とする発光素子異常検出方法。
【００３８】
（付記５）
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出ステップにおいて、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする付記４に記載の発光素子異常検出方法。
【００３９】
（付記６）
前記異常判定ステップにおいて、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護ステップをさらに備える、
ことを特徴とする付記４または５に記載の発光素子異常検出方法。
【符号の説明】
【００４０】
１ 発光素子駆動回路
１０、１０ａ、１０ｂ 発光素子列
２１ コンデンサ
２２ インダクタ
２３ ダイオード
２４ Ｎ型ＭＯＳトランジスタ
２５ 直流電源
２６ ゲート電源
２７ 抵抗
３０ 比較回路
４０ 制御回路
【技術分野】
【０００１】
本発明は、発光素子駆動回路および発光素子異常検出方法に関する。
【背景技術】
【０００２】
発光ダイオード（以下、ＬＥＤと記す）などの発光素子は様々な機器に用いられており、ＬＥＤの劣化、個別特性、故障、不具合などの異常を検出する技術が開発されている。異常の検出方法としては、各ＬＥＤに流れる電流を、抵抗を用いて電圧変換し、その電圧が所定の範囲内にあるか否かを判定する方法や、ＬＥＤに流れる電流の合計を、抵抗を用いて電圧変換し、その電圧が所定の範囲内にあるか否かを判定する方法がある。
【０００３】
特許文献１に開示されている発光素子駆動回路は、直列に接続された複数のＬＥＤを含むＬＥＤ列を複数備え、並列に接続された各ＬＥＤ列のカソード側の電圧の内、最も低い電圧を検出する。検出した電圧が基準電圧を下回る場合は、基準電圧と等しくなるように、各ＬＥＤ列にかかる電圧を制御する。
【０００４】
特許文献２に開示されている点灯装置は、ＬＥＤの両端電圧を検出し、検出した電圧が予めＬＥＤの短絡判別用に規定した所定の値以下の場合には、ＬＥＤに流れる電流を制限する。
【０００５】
特許文献３に開示されているＬＥＤ照明保護回路は、直列に接続された複数のＬＥＤから成るＬＥＤ列を複数備え、並列に接続された各ＬＥＤ列の中点における電圧を２個のトランジスタで監視して、中点の電圧が所定の範囲を超えていることを検出すると、ＬＥＤに異常があると判定し、電流を停止する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１０９００６号公報
【特許文献２】特開２０１０−１２９６１２号公報
【特許文献３】特開２０１０−２７８０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１、２、３に開示されている技術では、検出した電圧が所定の範囲にあるか否かに基づき、ＬＥＤの異常を検出している。ＬＥＤの順方向電圧は、例えば温度などのＬＥＤの外部の影響を受けて変化する。ＬＥＤが正常であるにも関わらず、誤ってＬＥＤに異常があると判定することを防ぐには、ＬＥＤの外部の影響による電圧変化の誤差を考慮し、正常とされる所定の範囲を、所望の範囲より広く設定しなければならない。そのため、例えば、多数の直列に接続されたＬＥＤを備える回路において、１個のＬＥＤがショートした場合の電圧変化のように、考慮された誤差より小さい変化については、異常として検出することができない。
【０００８】
本発明は、上述の状況に鑑みてなされたものであり、発光素子の異常検出の精度を向上させる、発光素子駆動回路および発光素子異常検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の第１の観点に係る発光素子駆動回路は、
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列と、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差検出手段と、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定手段と、
を備えることを特徴とする。
【００１０】
本発明の第２の観点に係る発光素子異常検出方法は、
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列を備える、発光素子駆動回路が行う、発光素子異常検出方法であって、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差分検出ステップと、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定ステップと、
を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、発光素子の異常検出の精度を向上させる、発光素子駆動回路および発光素子異常検出方法を提供することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係る発光素子駆動回路の構成例を示すブロック図である。
【図２】本発明の実施の形態２に係る発光素子駆動回路の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお図中、同一または同等の部分には同一の符号を付す。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１に係る発光素子駆動回路の構成例を示すブロック図である。発光素子駆動回路１（以下、駆動回路１と記す）は、発光素子であるＬＥＤが直列に接続された発光素子列（以下、素子列と記す）１０ａ、１０ｂを備える。素子列１０ａ、１０ｂは並列に接続されている。素子列１０ａ、１０ｂにそれぞれ含まれるＬＥＤの数は同じである。駆動回路１は、素子列１０ａの検出位置における電圧と、素子列１０ｂの検出位置における電圧との電圧差に基づき、ＬＥＤの異常の有無を判定し、判定結果を駆動回路１の外部に通知する。駆動回路１の各部について以下に説明する。
【００１５】
コンデンサ２１は、素子列１０ａ、１０ｂと並列に接続され、インダクタ２２は、コンデンサ２１および素子列１０ａ、１０ｂのカソード側と直列に接続され、他端は、Ｎ型ＭＯＳトランジスタ２４（以下、ＮＭＯＳ２４と記す）のドレインおよびダイオード２３に接続されている。素子列１０ａ、１０ｂのカソード側は、比較回路３０にも接続されている。ＮＭＯＳ２４のソースは、接地されている。ＮＭＯＳ２４のゲートは、ゲート電源２６に接続されている。
【００１６】
コンデンサ２１、インダクタ２２、ダイオード２３およびＮＭＯＳ２４により、直流電源２５の電圧の降圧を行う。素子列１０ａ、１０ｂのアノード側には、降圧された電圧が供給される。
【００１７】
比較回路３０は、素子列１０ａ内の、中央のＬＥＤ間または中央のＬＥＤの一端における電圧を検出する。そして、素子列１０ｂ内の、素子列１０ａ内での検出位置と同じ位置での電圧を検出する。同じ位置とは、同じＬＥＤ間または同じＬＥＤの一端を意味する。中央のＬＥＤ間とは、その位置よりアノード側のＬＥＤの数と、カソード側のＬＥＤの数とが同じである位置を意味する。比較回路３０は、素子列１０ａ内の検出位置での電圧と、素子列１０ｂ内の検出位置での電圧に基づき、素子列１０ａ、１０ｂの電圧差を検出する。
【００１８】
素子列１０ａ、１０ｂの電圧差が所定の範囲を超えている場合には、比較回路３０は、素子列１０ａ、１０ｂ内の、いずれかのＬＥＤに異常があると判定し、判定結果を駆動回路１の外部に通知する。所定の範囲を超えている場合とは、素子列１０ａ、１０ｂの電圧差が基準値を超えていることを意味する。所定の範囲は、例えば、ＬＥＤの個別特性による順方向電圧のばらつきを考慮して決定される。素子列１０ａ、１０ｂは共に、例えば温度などのＬＥＤの外部からの影響を受けるので、所定の範囲を決定する際に、ＬＥＤの外部からの影響は考慮しなくともよい。
【００１９】
比較回路３０は例えば以下のようにＬＥＤの異常を検出する。素子列１０ａの電圧の検出位置より、アノード側に位置するＬＥＤの１つが、短絡故障した場合には、検出位置における電圧は、大きくなる。一方、素子列１０ａの電圧の検出位置より、カソード側に位置するＬＥＤの１つが、短絡故障した場合には、検出位置における電圧は、小さくなる。また、素子列１０ａの電圧の検出位置より、アノード側に位置するＬＥＤの１つが、開放故障した場合には、検出位置における電圧は、小さくなる。一方、素子列１０ａの電圧の検出位置より、カソード側に位置するＬＥＤの１つが、開放故障した場合には、検出位置における電圧は、大きくなる。
【００２０】
上述のように素子列１０ａの電圧の検出位置における電圧が変化すると、素子列１０ｂの電圧の検出位置における電圧との電圧差が変化する。そして、素子列１０ａ、１０ｂの電圧差が基準値を超えると、比較回路３０は素子列１０ａ、１０ｂ内のいずれかのＬＥＤに異常があると判定する。比較回路３０は、判定結果を駆動回路１の外部に通知する。
【００２１】
図１には、２つの素子列１０ａ、１０ｂを備える駆動回路１の例を示したが、駆動回路１は、任意の数の素子列１０を備えることができる。図１の例では、比較回路３０は、素子列１０ａ、１０ｂのどちらに含まれるＬＥＤに異常があるかを判定することができない。しかし、駆動回路１が３つ以上の素子列１０を備える場合は、例えば以下のようにＬＥＤの異常がある素子列１０を検出することができる。
【００２２】
駆動回路１は、素子列１０ａ、１０ｂ、１０ｃを備えるとする。比較回路３０は、素子列１０ａ、１０ｂの電圧差、素子列１０ａ、１０ｃの電圧差、および素子列１０ｂ、１０ｃの電圧差を検出する。ここで、素子列１０ａ、１０ｂの電圧差および素子列１０ｂ、１０ｃの電圧差が所定の範囲を超えており、素子列１０ａ、１０ｃの電圧差が所定の範囲内であるとすると、素子列１０ｂ内のＬＥＤに異常があると判定できる。
【００２３】
なお素子列１０ａ、１０ｂにおける電圧は、上述した位置の他に、任意のＬＥＤ間または素子列１０ａ、１０ｂのカソード側において検出するよう構成してもよい。素子列１０ａ、１０ｂのカソード側において検出する際には、素子列１０ａ、１０ｂのカソード側にそれぞれ直列に同じ抵抗値をもつ抵抗を接続し、素子列１０ａ、１０ｂのカソード側の電圧を検出する。素子列１０ａ、１０ｂは、任意の数のＬＥＤを含むことができる。素子列１０ａ、１０ｂに含まれるＬＥＤが１つの場合は、上述のように、素子列１０ａ、１０ｂのカソード側において素子列１０ａ、１０ｂの電圧の検出を行う。
【００２４】
以上説明したとおり、本発明の実施の形態１に係る駆動回路１は、２の素子列内の電圧の検出位置における電圧に基づき、検出された電圧差が所定の範囲内にあるか否かに基づきＬＥＤの異常を検出する。そのため、実施の形態１に係る駆動回路１では、正常とみなす所定の範囲を決める際に、ＬＥＤの外部の影響による電圧変化の誤差を考慮する必要がなく、発光素子の異常検出の精度を向上させることができる。
【００２５】
（実施の形態２）
図２は、本発明の実施の形態２に係る発光素子駆動回路の構成例を示すブロック図である。実施の形態２に係る駆動回路１は、実施の形態１と同様に、ＬＥＤの異常を検出し、異常を検出した場合には、素子列１０ａ、１０ｂに流れる電流および／または素子列１０ａ、１０ｂにかかる電圧を変化させ、保護動作を行う。実施の形態１と異なる、駆動回路１の各部について以下に説明する。
【００２６】
駆動回路１は、実施の形態１の駆動回路１に加え、抵抗２７および制御回路４０を備える。ＮＭＯＳ２４のゲートは、ＧＡＴＥ端子を介して制御回路４０に接続されている。ＮＭＯＳ２４は、抵抗２７を介して接地されている。抵抗２７は、素子列１０ａ、１０ｂを流れる電流の総量を電圧変換するために用いられる。抵抗２７で生じる電圧降下は、ＣＳ端子を介して制御回路に送られる。制御回路４０の一端は、ＧＮＤ端子を介して接地されている。
【００２７】
比較回路３０は、実施の形態１と同様に、素子列１０ａ、１０ｂの電圧差に基づきＬＥＤの異常の有無を判定し、例えば、素子列１０ａ、１０ｂの電圧差が所定の範囲から逸脱している電圧量をＦＢ端子を介して制御回路４０に送る。
【００２８】
制御回路４０は、例えば以下のように保護動作を行う。制御回路４０は、ＦＢ端子の入力に基づき、ゲート電源２６を制御する。ゲート電源２６を制御すると、ＮＭＯＳ２４のゲート電圧が変化し、それに伴ってＮＭＯＳ２４のドレイン電流が変化し、素子列１０ａ、１０ｂに流れる電流の総量を減少させることができる。実施の形態１において説明したとおり、駆動回路１が３つ以上の素子列１０を備える場合には、ＬＥＤの異常が発生した素子列１０を特定できることがある。そこで、素子列１０にそれぞれスイッチまたはスイッチング素子を設け、ＬＥＤの異常が発生した素子列１０には電流が流れなくなるように制御するよう構成してもよい。
【００２９】
なお、ゲート電源２６を制御し、ＮＭＯＳ２４のゲート電圧が閾値を超える時間と超えない時間を制御することにより、素子列１０ａ、１０ｂにかかる電圧を制御するよう構成してもよい。また例えば、比較回路３０でＬＥＤの異常が検出された場合には、素子列１０ａ、１０ｂ内の各ＬＥＤにかかる電圧が、立ち上がり電圧より小さくなるように、素子列１０ａ、１０ｂにかかる電圧を制御するよう構成してもよい。
【００３０】
さらに制御回路４０は、上述の制御において、例えば以下のようにＣＳ端子の入力を考慮するよう構成してもよい。ＣＳ端子の入力は、素子列１０ａ、１０ｂに流れる電流の合計を、抵抗２７を用いて電圧変換した結果である。制御回路４０は、ＣＳ端子の入力が所定の範囲内であるか否かを判定し、判定結果を考慮して、ゲート電源２６の制御を行うよう構成してもよい。所定の範囲とは、素子列１０ａ、１０ｂに流れる電流が過電流とならない範囲である。
【００３１】
以上説明したとおり、本発明の実施の形態２に係る駆動回路１は、実施の形態１と同様に発光素子の異常検出の精度を向上させることができる。さらに、実施の形態２に係る駆動回路１は、異常が検出されれば、発光素子列に流れる電流および／または発光素子列にかかる電圧を制御することが可能となる。
【００３２】
本発明の実施の形態は上述の実施の形態に限られない。図１、２の例では、降圧回路を設けたが、昇圧回路を設けるよう構成してもよい。
【００３３】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００３４】
（付記１）
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列と、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差検出手段と、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定手段と、
を備えることを特徴とする発光素子駆動回路。
【００３５】
（付記２）
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出手段は、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする付記１に記載の発光素子駆動回路。
【００３６】
（付記３）
前記異常判定手段において、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護手段をさらに備える、
ことを特徴とする付記１または２に記載の発光素子駆動回路。
【００３７】
（付記４）
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列を備える、発光素子駆動回路が行う、発光素子異常検出方法であって、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差分検出ステップと、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定ステップと、
を備えることを特徴とする発光素子異常検出方法。
【００３８】
（付記５）
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出ステップにおいて、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする付記４に記載の発光素子異常検出方法。
【００３９】
（付記６）
前記異常判定ステップにおいて、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護ステップをさらに備える、
ことを特徴とする付記４または５に記載の発光素子異常検出方法。
【符号の説明】
【００４０】
１ 発光素子駆動回路
１０、１０ａ、１０ｂ 発光素子列
２１ コンデンサ
２２ インダクタ
２３ ダイオード
２４ Ｎ型ＭＯＳトランジスタ
２５ 直流電源
２６ ゲート電源
２７ 抵抗
３０ 比較回路
４０ 制御回路
【特許請求の範囲】
【請求項１】
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列と、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差検出手段と、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定手段と、
を備えることを特徴とする発光素子駆動回路。
【請求項２】
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出手段は、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
前記異常判定手段において、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護手段をさらに備える、
ことを特徴とする請求項１または２に記載の発光素子駆動回路。
【請求項４】
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列を備える、発光素子駆動回路が行う、発光素子異常検出方法であって、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差分検出ステップと、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定ステップと、
を備えることを特徴とする発光素子異常検出方法。
【請求項５】
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出ステップにおいて、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする請求項４に記載の発光素子異常検出方法。
【請求項６】
前記異常判定ステップにおいて、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護ステップをさらに備える、
ことを特徴とする請求項４または５に記載の発光素子異常検出方法。
【請求項１】
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列と、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差検出手段と、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定手段と、
を備えることを特徴とする発光素子駆動回路。
【請求項２】
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出手段は、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
前記異常判定手段において、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護手段をさらに備える、
ことを特徴とする請求項１または２に記載の発光素子駆動回路。
【請求項４】
並列に接続される２以上の発光素子列であって、それぞれが１または２以上の直列に接続される同数の発光素子を含む発光素子列を備える、発光素子駆動回路が行う、発光素子異常検出方法であって、
任意の２の前記発光素子列について、１の前記発光素子列内の、任意の前記発光素子間または前記発光素子列のカソード側における電圧と、他方の前記発光素子列内の前記１の発光素子列内での電圧の検出位置と同じ位置における電圧との電圧差を検出する、電圧差分検出ステップと、
前記電圧差が所定の範囲を超えている場合に、前記２の発光素子列の内、いずれかの前記発光素子に異常があると判定する、異常判定ステップと、
を備えることを特徴とする発光素子異常検出方法。
【請求項５】
前記発光素子列は２以上の前記発光素子を含み、
前記電圧差検出ステップにおいて、前記発光素子列内の、中央の前記発光素子間または中央の前記発光素子の一端における電圧に基づき、電圧差を検出する、
ことを特徴とする請求項４に記載の発光素子異常検出方法。
【請求項６】
前記異常判定ステップにおいて、異常があると判定されると、前記２の発光素子列に流れる電流および／または前記２の発光素子列にかかる電圧を変化させて保護動作を行う、回路保護ステップをさらに備える、
ことを特徴とする請求項４または５に記載の発光素子異常検出方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−２１１３５（Ｐ２０１３−２１１３５Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５３３３１（Ｐ２０１１−１５３３３１）
【出願日】平成２３年７月１１日（２０１１．７．１１）
【出願人】（３０００２２３５３）ＮＥＣライティング株式会社 (483)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１１日（２０１１．７．１１）
【出願人】（３０００２２３５３）ＮＥＣライティング株式会社 (483)
【Ｆターム（参考）】
[ Back to top ]