発振回路
【課題】特にＬＣ発振回路において、インダクタをトランス構造とし、１次側の発振による交流信号を２次側より効率的に取り出し、整流した後に、発振回路の電源に帰還させ、省電力化及び電源を供給しない発振継続を可能とする発振回路を提供する。
【解決手段】所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、第一のインダクタＬ１とトランス構造を構成する第二のインダクタＬ２と、第一のインダクタＬ１と直列に接続された第一のコンデンサＣ１と、第二のインダクタＬ２と直列に接続された第二のコンデンサＣ２と、を備え、第二のインダクタＬ２から出力された交流電流を整流し発振回路の電源に帰還させ省電力化及び発振継続を可能とする発振増幅器を提供する。これにより、ＬＣ発振回路において、電源を切断した後の発振回路の発振継続、あるいは発振回路の低消費電力化、あるいは外部への電力供給が可能となる。
【解決手段】所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、第一のインダクタＬ１とトランス構造を構成する第二のインダクタＬ２と、第一のインダクタＬ１と直列に接続された第一のコンデンサＣ１と、第二のインダクタＬ２と直列に接続された第二のコンデンサＣ２と、を備え、第二のインダクタＬ２から出力された交流電流を整流し発振回路の電源に帰還させ省電力化及び発振継続を可能とする発振増幅器を提供する。これにより、ＬＣ発振回路において、電源を切断した後の発振回路の発振継続、あるいは発振回路の低消費電力化、あるいは外部への電力供給が可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信等の情報通信システムの基準クロック、直流電圧変換回路、及び小型発電回路に関する。
【背景技術】
【０００２】
図１に従来の水晶振動子等の圧電素子を用いた発振回路を示す。同回路は各種システムの基準クロックに使用される。
【０００３】
最近では高いＱ値を示すインダクタがＭＥＭＳ（＝Ｍｉｃｒｏ Ｅｌｅｃｔｒｏｎｉｃ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を用いて作成されている。また前記インダクタを備え、圧電素子に匹敵する安定度を持つ図２に示すようなＬＣ発振器が基準クロックとして多用されている。
【０００４】
既存の背景技術として、ロータ、ステータ、コイル、及び前記ロータを回転せしめる機構より構成された機械エネルギーを電気エネルギーに変換する発電装置、前記発電装置のコイルに誘起した交流起電力を整流する整流回路、前記整流回路により整流された電力を蓄える充電可能な２次電源、前記２次電源の過充電を防止する過充電回路からなる発電装置付電子腕時計において、前記過充電防止回路はスイッチング素子と整流素子とが直列接続された構成より成り、かつ前記過充電防止回路は前記発電装置を構成しているコイルに並列接続されている発電装置付電子腕時計のような技術が開示されている（たとえば特許文献１参照）。
【特許文献１】特開２００２−３０３６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし特開２００２−３０３６８６号に開示されている発明では、腕時計を装着した使用者の腕の振りによりコイル（インダクタ）を振動させ、機械エネルギーをコイルから誘起した交流起電力なる電気エネルギーに変換するため、腕の振りのような機械的に運動エネルギーを発生させることが不可欠である。
【０００６】
本発明では、背景技術として例示したように機械的振動により発生したエネルギーを電気エネルギーに変換するのではなく、発振回路の電気的振動から電気エネルギーを取り出すことを目的とする。
【０００７】
さらに、圧電素子の電気的等価回路を図３に示す。同図では、圧電振動子の等価直列抵抗をＲ３１、等価直列容量をＣ３１、等価直列インダクタンスをＬ３１、電極間容量をＣ３０としている。ここで、Ｌ３１とＣ３１は圧電素子の固有振動数ｆ（＝１／２π√Ｌ３１・Ｃ３１）に依存する定数、Ｒ１は振動の減衰に関係する定数である。Ｌ３１とＣ３１は機械的振動を電気的素子に等価的に置き換えたもので現実には存在しない。従ってＬ３１をトランスの１次コイルのように捉え、２次側に設けたインダクタから出力を得ることは不可能である。
【０００８】
しかし、最近のＭＥＭＳ技術の進歩は、基板上にインダクタとキャパシタを設けた発振回路を容易に構成できるまでに至った。
【０００９】
上述のように、従来の圧電素子を用いた発振技術では、Ｌ３１は等価回路上に表現されるのみであって出力を取り出すことは不可能である。本発明は、このような事情に鑑みてなされたものであり、特にＬＣ発振回路において、インダクタをトランス構造とし、１次側の発振による交流信号を２次側より効率的に取り出し、整流した後に、発振回路の電源に帰還させ、省電力化及び電源を供給しない発振継続を可能とする発振回路を提供することを目的とする。また現在は構造的に大型化が避けられず作製が難しいが、今後の技術的進歩により、高いＱ値を持つ超小型コア入りインダクタを作製できれば、1次側インダクタと１次側容量部分でＬ・Ｃ発振回路を構成し、前記1次側インダクタとトランス構造を成す２次側インダクタからの出力を整流し、発振回路の補助電源としての役割をなすことが可能になる。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は、以下のような手段を講じた。すなわち、本発明に係る発振回路は、省電力化及び電源を供給しない発振継続を可能とする発振回路であって、発振源となる発振器に並列に接続された第一のインダクタと、前記第一のインダクタとトランス構造を構成する第二のインダクタと、前記第一のインダクタと直列に接続された第一のコンデンサと、前記第二のインダクタと直列に接続された第二のコンデンサと、を備え、所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、前記第二のインダクタから出力された交流電流を整流し前記発振回路の電源に帰還させることを特徴としている。
【００１１】
また、前記発振回路が有する第一のインダクタをＬ１、第一のコンデンサをＣ１、第二のインダクタをＬ２、第二のコンデンサをＣ２、第一のインダクタと第二のインダクタの相互インダクタンスをＭ、１次側等価入力抵抗をＲｅ、２次側等価負荷抵抗をＲＬ、入力合成等価抵抗をＲｚ、回路側等価抵抗をＲｃｃ、回路側等価容量をＣｃｃ、飽和時等価抵抗をＲｓ、前記発振回路の消費電流をＩｄ、第一のインダクタと第一のコンデンサの共振電流をＩ１、２次側の共振電流をＩ２と表したとき、上記パラメーターの構成を示す等価回路を図４Ａに示す。図４Ａ（ａ）は２次側共振回路、２次側負荷を含む等価回路図であり、図４Ａ（ｂ）は２次側負荷を１次側等価入力抵抗として置換した場合の等価回路である。
【００１２】
また、本発明に係る発振回路の所定の共振条件は、以下の数式を満たすことを特徴としている。
【数１】
【数２】
【数３】
【数４】
【発明の効果】
【００１３】
本発明によれば、以上に示す様な発振回路を構成することにより、ＬＣ発振回路において、電源を切断した後にも発振回路の発振の継続、あるいは発振回路の低消費電力化、あるいは外部への電力供給を可能とする技術を提供する。
【発明を実施するための最良の形態】
【００１４】
図４Ｂに本発明の実施形態に関わる発振増幅器の回路ブロック図を示す。直流電源ＤＣより逆流防止回路Ｃｉｒ１を通して発振回路電源ＶＤＤに接続する。Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）を共振素子とするＬＣ共振回路は、発振器ＯＳＣに接続される。また、上記Ｌ１（第一のインダクタ）はインダクタＬ２（第二のインダクタ）とトランス構造を構成する。Ｌ２（第二のインダクタ）と容量Ｃ２（第二のコンデンサ）の共振周波数は、前記インダクタＬ１（第一のインダクタ）と前記容量Ｃ１（第一のコンデンサ）により決定される１次側発振周波数と等しい。前記Ｌ２（第二のインダクタ）から得られる出力は整流・平滑回路Ｃｉｒ２を通して直流に変換される。出力の一部は発振回路電源へ帰還され、他を通常の出力信号とする。図４Ｂにおいて、Ｉｄは前記発振回路の消費電流を、Ｉ１はＬ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流を、Ｉ２は２次側の共振電流を、ＩＬは２次側の直流負荷電流を示す。
【００１５】
次に、図５に示す本発明の実施形態に関わる発振増幅器の１例を用いて、本発明を詳細に説明する。インバーターの入出力間に、動作点設定用抵抗Ｒ４と、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）からなる直列回路と、をそれぞれ並列に挿入する。また、インバーターの入力と接地間、および出力と接地間にそれぞれコンデンサＣ３、Ｃ４を挿入し発振回路を構成する。さらにＬ２（第二のインダクタ）よりＣ２（第二のコンデンサ）を通して交流出力を得る。前記出力をダイオードＤ２、Ｄ３、Ｄ４、Ｄ５で構成する整流回路へ入力し、直流出力をインダクタＬ３、コンデンサＣ５、Ｃ６で構成する平滑回路を通して発明発振回路の電源ＶＤＤへ入力するとともに、外部出力ＯＵＴとする。
【００１６】
図５のＤ２、Ｄ３、Ｄ４、Ｄ５、Ｌ３、ＩＮＶＩＣ、Ｃ５、Ｃ６を合成し、図６Ａに示す本発明の実施形態に関わる発振増幅器の回路ブロック図Ａの２次側等価入力抵抗ＲＬを得る。さらに上記ＲＬとＬ１（第一のインダクタ）、Ｌ２（第二のインダクタ）、Ｃ２（第二のコンデンサ）を合成し、図６Ｂに示す本発明の実施形態に関わる発振増幅器の回路ブロック図Ｂの１次側等価入力抵抗Ｒｅに変換できる。なお、Ｌ１（第一のインダクタ）とＬ２（第二のインダクタ）のＱ値は十分高く、損失（鉄損・銅損）は無視できるものとする。
【００１７】
前記の（１０１）〜（１０４）式は、以下の過程により導出される。最初に、（１０１）式を導出する。図６Ａに回路解析理論を適応し（１）式、（２）式、（３）式を得る。
また（２）式より（４）式、ω＝ω２とすることにより（５）式を得る。尚、（１）式内のｋは結合係数である。
【数５】
【数６】
【数７】
【数８】
【数９】
【００１８】
（５）式を（１）式へ代入し（６）式に示す入力インピーダンスＺｉｎを得る。
【数１０】
よって、（５）式と（６）式から数式（１０１）が導出される。
【００１９】
次に、（１０２）式を導出する。そして、（５）式を（３）式 へ代入し（７）式を得る。
【数１１】
【００２０】
ここで２次側等価入力抵抗ＲＬの消費電力をＰＬとし（５）式を代入し（８）式を得る。
【数１２】
【００２１】
（８）式へ（６）式に示すＲｅを代入し（９）式を得る。
【数１３】
【００２２】
（９）式と（６）式より１次側電流と２次側電流の関係を示す（１０）式を得る。
【数１４】
よって、（１０）式から（１０２）式が導出される。
【００２３】
次に、（１０３）式を導出する。そして、（１０）式より２次側出力電圧を示す（１１）式を得る。
【数１５】
【００２４】
図６Ｂの結果を図５へ適用し、図７に示す本発明の実施形態に関わる発振増幅器の等価回路図Ａを得る。図７にキルヒホッフの法則を適応し（１２）式、（１３）式を得る。さらに（１３）式を（１２）へ代入し、（１４）式の回路方程式を得る。
【数１６】
【数１７】
【数１８】
ここで（１４）式内のｇｍｐとｇｍｎは、それぞれＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴの相互コンダクタンスである。
【００２５】
（１５）式に示す各インピーダンス条件を（１４）式の回路方程式へ代入し（１６）式、（１７）式を得る。
【数１９】
【数２０】
【数２１】
【００２６】
さらに（１７）式を変形し（１８Ａ）式、（１８Ｂ）式を得る。
【数２２】
【数２３】
【００２７】
さらに、図７を変形し、図８の本発明の実施形態に関わる発振増幅器の等価回路図Ｂを得る。
【００２８】
図８から発振条件として（１９）式、周波数条件として（２０）式を得る。
【数２４】
【数２５】
【００２９】
ここで入力合成等価抵抗Ｒｚを（２１）式に設定する。発明発振回路はＲｚ＜０で発振可能となる。
【数２６】
よって、（２１）式から（１０３）式が導出される。
【００３０】
最後に、（１０４）式を導出する。また発振の飽和状態を想定して（２２）式のように値を定め、その結果（２３）式に示す回路側等価抵抗Ｒｃｃと回路側等価容量Ｃｃｃを得る。（２３）式より図９Ａに示す本発明の実施形態に関わる発振増幅器の等価回路図Ｃを得る。ただし、飽和状態においてはＬ１（第一のインダクタ）の抵抗成分Ｒ１は無視できないため、図９ＡにはＲ１を付加した。
【数２７】
【数２８】
【００３１】
さらに発振の飽和状態においては、等価負性抵抗ＲｃはＲｃ→０と仮定できる。このとき飽和時等価抵抗Ｒｓを設定すると、振動条件を示す（２４）式を得る。
【数２９】
よって、（２４）式から（１０４）式が導出される。
【００３２】
また、リアクタンスＸｌ１、Ｘｃｅを設定し（２４）式を変形し（２５）式を得る。
【数３０】
よって、（２４）、（２５）式から数式４が導出される。
【００３３】
図７及び図９Ａに示すＲｅの電圧をＶＲｅ、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の２端子回路の両端電圧をＶＬＣ、それぞれの合成電圧をＶｉｎとするとき、これらの電圧は図９Ｂのようにベクトル表示できる。Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振周波数から回路等価容量Ｃｃによる周波数ズレによる影響を加味し（２６）式を得る。ここでＬ１（第一のインダクタ）のリアクタンスをＸｌ１とする。
【数３１】
【００３４】
また、等価抵抗Ｒｃの主要パラメーターの相互コンダクタンスＧｍ（＝ｇｍｐ＋ｇｍｎ）は、ｇｍｐ≒ｇｍｎとするとき（２７）式で与えられ、キャリアの構造とドレイン電流Ｉｄで決定される。（２７）式ではコンダクタンス係数をＫ、チャンネル内のキャリア移動度をμ、単位面積あたりのゲート容量をＣｏｘ、チャンネルの幅をＷ、チャンネルの長さをＬとする。
【数３２】
【実施例】
【００３５】
以上の結果より、（１１）式に示す２次出力電圧ＶＬは、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１と相互インダクタンスＸｍにより決定される。例えばＩ１＝１ｍＡｒｍｓ ，Ｘｍ＝５ｋΩとするならばＶＬ（＝Ｘｍ・Ｉ１）＝５Ｖとなる。また、（１０）式よりそのときの２次側の共振電流Ｉ２（＝Ｘｍ／ＲＬ）よりＲＬ＝１ｋΩのときＩ２＝５ｍＡｒｍｓ，ＲＬ＝５ｋΩのときＩ２＝１ｍＡｒｍｓとなる。
【００３６】
但し、（６）式よりその場合の等価入力抵抗Ｒｅ（＝Ｘｍ^２／ＲＬ）はＲＬ＝１ｋΩのときＲｅ＝２５ｋΩ、ＲＬ＝５ｋΩのときＲｅ＝５ｋΩと算出される。よって、図７に示す等価発振回路が発振時に必要とする負性抵抗は、非常に大きい値であることが判る。上記の等価相互インダクタンスＸｍをパラメーターとする、等価負荷抵抗ＲＬに対するＩ２、電圧ＶＬ、等価入力Ｒｅの関係を図１０に示す。
【００３７】
次に図７及び（１８）式、（１９）式、（２１）式より発振条件を求める。ここで発振に必要とする等価負性抵抗Ｒｃ（＝−Ｇｍ・Ｘｃ３・Ｘｃ４）のＧｍは（２７）式に示す様にＣＭＯＳＦＥＴに流す電流Ｉｄと構造により決定される。
【００３８】
例えば Ｘｃ３（＝１／ωＣ３）、Ｘｃ４＝（ １／ωＣ４）、Ｃ３＝Ｃ４＝２０ｐＦ、ω＝２πｆ、ｆ＝５ＭＨｚとするとＸｃ３＝Ｘｃ４≒１．６ｋΩとなる。また、（６）式よりＭ＝１６０μＨ、ｆ＝５ＭＨｚとするとＸｍ≒５ｋΩとなる。
【００３９】
図１１にｇｍをパラメーターとした時の、等価リアクタンスＸｃ３，Ｘｃ４に対する等価負性抵抗‐Ｒｃｃの関係（解析結果）を示す。
【００４０】
図１２にｇｍをパラメーターとした時の等価負荷抵抗ＲＬに対する｜−Ｒｚ｜の関係及び、等価負荷抵抗ＲＬに対する等価入力抵抗Ｒｅと２次側の共振電流Ｉ２と、２次電圧ＶＬの関係（解析結果）を示す。ｇｍ＝１ｍＡ／ＶではＲＬ＞２０ｋΩ出発振可能でありＲｅ＜１ｋΩ、Ｉ２＜０．２ｍＡｒｍｓ以下を示す。ｇｍ＝１０ｍＡ／ＶではＲＬ＞２ｋΩ出発振可能でありＲｅ＜１２ｋΩ、Ｉ２＜２．４ｍＡｒｍｓ以下、を示す。ｇｍ＝１００ｍＡ／ＶではＲＬ＞０．２ｋΩ出発振可能でありＲｅ＜１２０ｋΩ、Ｉ２＜２４ｍＡｒｍｓ以下を示す。即ち、ｇｍを大きくすることで２次側の共振電流Ｉ２として大きい電流を得る事が出来る。
【００４１】
例えば、発振回路の電源電圧を５Ｖ、消費電流を１ｍＡ、ＣＭＯＳＦＥＴのｇｍをｇｍ＝５ｍＡ／Ｖ（Ｇｍ＝２＊５ｍＡ／Ｖ）と想定する。ＶＬ=５Ｖｒｍｓであるとき、適切なトランス（ここではＸｍ＝５ｋΩ）を選択し、さらに整流効率として０．７とすれば、直流出力ＩＬ≒１．７ｍＡｄｃを得る。このときｇｍ=１０ｍＡ /Ｖ、ＲＬ=２ｋΩのときＩ２=２．４ｍＡ、２．４×０．７≒１．７ｍＡである。この出力を発振回路の電源へ帰還することで発振を継続することができる。ここでｒｍｓとは交流を直流換算した値であり、５Ｖｒｍｓ=５Ｖｄｃ、Ｖｒｍｓ=Ｖｐｐ/２√２と換算できる。
【００４２】
次に（２５）式より、図１３に等価回路リアクタンスＸｃｅをパラメーターとした時のＲＬに対する入力合成等価抵抗−Ｒｚと−Ｒｓとの関係（解析結果）を示す。図１３より、Ｘｃｅ≒１０ｋΩのとき、ＲＬ＞２ｋΩの範囲で発振可能となることが分かる。例えば、発振周波数ｆｒｅｑ=５ＭＨｚ，Ｃｅ=３ｐＦのときＸｃｅ≒１０ｋΩ、同じくＬ１=１６０μＨのときＸｌ１≒５ｋΩとなる。
【００４３】
さらに、発明回路が発振飽和時に得られる最大出力を求める。
【００４４】
図５及び図７、図９Ａにおいて、発振回路が飽和状態であってＶｉｎ［ｒｍｓ］≒Ｖｉｎｍａｘ（＝Ｖｄｄ）であると仮定するときの、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１を求める。
【００４５】
（２６）式より解析した結果を、図１４に示す。図１４は、ｔ（＝Ｃ１／Ｃｃ）をパラメーターとした時の負荷抵抗ＲＬに対する入力インピーダンス|Ｚｉｎ|とＬ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１の関係を示すグラフである。同図は、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の直列共振周波数ω１（＝２πｆ１）と、回路等価容量Ｃｃによるｆ１からの周波数のズレが入力インピーダンスＺｉｎに与える影響を示す。また、ｔが小さい程Ｃｃのｆ１に与える影響は小さくなることが分かる。ＲＬが１０ｋΩ以上ではｔの影響が大きく、ＲＬ＝１０ｋΩかつｔ＝０．５のときＩ１≒１．４ｍＡ、ｔ＝０．１またはｔ＝０．０１のときＩ１≒２ｍＡの値を示す。
【００４６】
ここで（９）式、（１０）式、（１１）式に基づき、ｔをパラメーターとするとき、負荷抵抗ＲＬに対する２次側の共振電流Ｉ２と、２次出力電圧ＶＬと、２次出力電力ＰＬとの関係を図１５に示す。またＰＬはＲＬ≒１０ｋΩのときＰＬ≒５ｍＷ、ＲＬ≒５０ｋΩのときＰＬ≒２５ｍＷ、ＲＬ≒２５０ｋΩのときＰＬ≒１７０ｍＷを示す。また同図よりＲＬ＞２ｋΩの範囲でＲｚは負の値となり発振可能となることが判る。
【図面の簡単な説明】
【００４７】
【図１】従来の水晶振動子等の圧電素子を用いた発振回路
【図２】従来のＬＣ発振回路の1例
【図３】圧電素子の電気的等価回路
【図４Ａ】本発明の実施形態に関わる発振増幅器の回路パラメーターの構成を示す等価回路図
【図４Ｂ】本発明の実施形態に関わる発振増幅器の回路ブロック図
【図５】本発明の実施形態に関わる発振増幅器の１例
【図６Ａ】本発明の実施形態に関わる発振増幅器の回路ブロック図Ａ
【図６Ｂ】本発明の実施形態に関わる発振増幅器の回路ブロック図Ｂ
【図７】本発明の実施形態に関わる発振増幅器の等価回路図Ａ
【図８】本発明の実施形態に関わる発振増幅器の等価回路図Ｂ
【図９Ａ】本発明の実施形態に関わる発振増幅器の等価回路図Ｃ
【図９Ｂ】ＶｒｅとＶＬＣとＶｉｎとの関係を示すベクトル表示
【図１０】等価負荷抵抗ＲＬに対するＩ２、電圧ＶＬ、等価入力Ｒｅの関係を示すグラフ
【図１１】ｇｍをパラメーターとした時の、等価リアクタンスＸｃ３，Ｘｃ４に対する等価負性抵抗‐Ｒｃｃの関係（解析結果）を示すグラフ
【図１２Ａ】ｇｍをパラメーターとした時の等価負荷抵抗ＲＬに対する｜-Ｒｚ｜の関係
【図１２Ｂ】等価負荷抵抗ＲＬに対する等価入力抵抗Ｒｅと２次側の共振電流Ｉ２と、２次電圧ＶＬの関係（解析結果）を示すグラフ
【図１３】等価回路リアクタンスＸｃｅをパラメーターとした時のＲＬに対する等価抵抗−Ｒｚと−Ｒｓとの関係（解析結果）を示すグラフ
【図１４】ｔをパラメーターとした時の、負荷抵抗ＲＬに対する入力インピーダンス|Ｚｉｎ|とＬ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１の関係（解析結果）を示すグラフ
【図１５】ｔをパラメーターとするとき、負荷抵抗ＲＬに対する２次側の共振電流Ｉ２と、２次出力ＶＬと、２次出力電力ＰＬとの関係を示すグラフ
【符号の説明】
【００４８】
Ｒ１ Ｌ１（第一のインダクタ）の抵抗成分Ｒ１
Ｒ４ 動作点設定用抵抗
Ｃ１ 第一のコンデンサ
Ｃ２ 第二のコンデンサ
Ｌ１ 第一のインダクタ
Ｌ２ 第二のインダクタ
Ｒ１２ 抵抗
ＩｎｖＩＣ1 インバーター
Ｘｔａｌ1 水晶振動子
Ｌ２０ インダクタ
ＴＲ２１ トランジスタ
Ｒ３１ 圧電振動子の等価直列抵抗
Ｃ３１ 圧電振動子の等価直列容量
Ｌ３１ 圧電振動子の等価直列インダクタンス
Ｃ３０ 圧電振動子の電極間容量
Ｍ 第一のインダクタと第二のインダクタの相互インダクタンス
Ｒｅ 1次側等価入力抵抗
ＲＬ 2次側等価負荷抵抗
Ｒｚ 入力合成等価抵抗
Ｒｓ 飽和時等価抵抗
Ｒｃ 等価負性抵抗
Ｃｃ 回路等価容量
Ｒｃｃ 回路側等価抵抗
Ｃｃｃ 回路側等価容量
Ｉｄ 発振回路の消費電流、ドレイン電流
Ｉ１ 第一のインダクタと第一のコンデンサの共振電流
Ｉ２ ２次側の共振電流
ＩＬ ２次側の直流負荷電流
ＤＣ 直流電源
Ｃｉｒ１ 逆流防止回路
Ｃｉｒ２ 整流・平滑回路
ＶＤＤ 発振回路電源
ＯＳＣ 発振回路
Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ２１、Ｃ２２ コンデンサ
Ｄ２、Ｄ３、Ｄ４、Ｄ５ ダイオード
ＯＵＴ 外部出力
ω、ω２ 共振周波数
ω１ 直列共振周波数
ｋ 結合係数
Ｋ コンダクタンス係数
μ チャンネル内のキャリア移動度
Ｃｏｘ 単位面積あたりのゲート容量
Ｗ チャンネルの幅
Ｌ チャンネルの長さ
Ｚｉｎ 入力インピーダンス
ＰＬ 消費電力、２次出力電力
ｇｍｐ ＰｃｈＭＯＳＦＥＴの相互コンダクタンス
ｇｍｎ ＮｃｈＭＯＳＦＥＴの相互コンダクタンス
Ｇｍ 等価抵抗Ｒｃの主要パラメーターの相互コンダクタンス
Ｘｌ１ インダクタＬ１（第一のインダクタ）のリアクタンス
Ｘｃｅ リアクタンス、等価回路リアクタンス
Ｘｍ 相互インダクタンス、等価相互インダクタンスＸｍ
Ｖｒｅ Ｒｅの両端電圧
ＶＬＣ Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の２端子回路の両端電圧
Ｖｉｎ ＶｒｅとＶＬＣとの合成電圧
ＶＬ ２次出力電圧
ｆｒｅｑ 発振周波数
ｆ 固有振動数
【技術分野】
【０００１】
本発明は、移動体通信等の情報通信システムの基準クロック、直流電圧変換回路、及び小型発電回路に関する。
【背景技術】
【０００２】
図１に従来の水晶振動子等の圧電素子を用いた発振回路を示す。同回路は各種システムの基準クロックに使用される。
【０００３】
最近では高いＱ値を示すインダクタがＭＥＭＳ（＝Ｍｉｃｒｏ Ｅｌｅｃｔｒｏｎｉｃ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を用いて作成されている。また前記インダクタを備え、圧電素子に匹敵する安定度を持つ図２に示すようなＬＣ発振器が基準クロックとして多用されている。
【０００４】
既存の背景技術として、ロータ、ステータ、コイル、及び前記ロータを回転せしめる機構より構成された機械エネルギーを電気エネルギーに変換する発電装置、前記発電装置のコイルに誘起した交流起電力を整流する整流回路、前記整流回路により整流された電力を蓄える充電可能な２次電源、前記２次電源の過充電を防止する過充電回路からなる発電装置付電子腕時計において、前記過充電防止回路はスイッチング素子と整流素子とが直列接続された構成より成り、かつ前記過充電防止回路は前記発電装置を構成しているコイルに並列接続されている発電装置付電子腕時計のような技術が開示されている（たとえば特許文献１参照）。
【特許文献１】特開２００２−３０３６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし特開２００２−３０３６８６号に開示されている発明では、腕時計を装着した使用者の腕の振りによりコイル（インダクタ）を振動させ、機械エネルギーをコイルから誘起した交流起電力なる電気エネルギーに変換するため、腕の振りのような機械的に運動エネルギーを発生させることが不可欠である。
【０００６】
本発明では、背景技術として例示したように機械的振動により発生したエネルギーを電気エネルギーに変換するのではなく、発振回路の電気的振動から電気エネルギーを取り出すことを目的とする。
【０００７】
さらに、圧電素子の電気的等価回路を図３に示す。同図では、圧電振動子の等価直列抵抗をＲ３１、等価直列容量をＣ３１、等価直列インダクタンスをＬ３１、電極間容量をＣ３０としている。ここで、Ｌ３１とＣ３１は圧電素子の固有振動数ｆ（＝１／２π√Ｌ３１・Ｃ３１）に依存する定数、Ｒ１は振動の減衰に関係する定数である。Ｌ３１とＣ３１は機械的振動を電気的素子に等価的に置き換えたもので現実には存在しない。従ってＬ３１をトランスの１次コイルのように捉え、２次側に設けたインダクタから出力を得ることは不可能である。
【０００８】
しかし、最近のＭＥＭＳ技術の進歩は、基板上にインダクタとキャパシタを設けた発振回路を容易に構成できるまでに至った。
【０００９】
上述のように、従来の圧電素子を用いた発振技術では、Ｌ３１は等価回路上に表現されるのみであって出力を取り出すことは不可能である。本発明は、このような事情に鑑みてなされたものであり、特にＬＣ発振回路において、インダクタをトランス構造とし、１次側の発振による交流信号を２次側より効率的に取り出し、整流した後に、発振回路の電源に帰還させ、省電力化及び電源を供給しない発振継続を可能とする発振回路を提供することを目的とする。また現在は構造的に大型化が避けられず作製が難しいが、今後の技術的進歩により、高いＱ値を持つ超小型コア入りインダクタを作製できれば、1次側インダクタと１次側容量部分でＬ・Ｃ発振回路を構成し、前記1次側インダクタとトランス構造を成す２次側インダクタからの出力を整流し、発振回路の補助電源としての役割をなすことが可能になる。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は、以下のような手段を講じた。すなわち、本発明に係る発振回路は、省電力化及び電源を供給しない発振継続を可能とする発振回路であって、発振源となる発振器に並列に接続された第一のインダクタと、前記第一のインダクタとトランス構造を構成する第二のインダクタと、前記第一のインダクタと直列に接続された第一のコンデンサと、前記第二のインダクタと直列に接続された第二のコンデンサと、を備え、所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、前記第二のインダクタから出力された交流電流を整流し前記発振回路の電源に帰還させることを特徴としている。
【００１１】
また、前記発振回路が有する第一のインダクタをＬ１、第一のコンデンサをＣ１、第二のインダクタをＬ２、第二のコンデンサをＣ２、第一のインダクタと第二のインダクタの相互インダクタンスをＭ、１次側等価入力抵抗をＲｅ、２次側等価負荷抵抗をＲＬ、入力合成等価抵抗をＲｚ、回路側等価抵抗をＲｃｃ、回路側等価容量をＣｃｃ、飽和時等価抵抗をＲｓ、前記発振回路の消費電流をＩｄ、第一のインダクタと第一のコンデンサの共振電流をＩ１、２次側の共振電流をＩ２と表したとき、上記パラメーターの構成を示す等価回路を図４Ａに示す。図４Ａ（ａ）は２次側共振回路、２次側負荷を含む等価回路図であり、図４Ａ（ｂ）は２次側負荷を１次側等価入力抵抗として置換した場合の等価回路である。
【００１２】
また、本発明に係る発振回路の所定の共振条件は、以下の数式を満たすことを特徴としている。
【数１】
【数２】
【数３】
【数４】
【発明の効果】
【００１３】
本発明によれば、以上に示す様な発振回路を構成することにより、ＬＣ発振回路において、電源を切断した後にも発振回路の発振の継続、あるいは発振回路の低消費電力化、あるいは外部への電力供給を可能とする技術を提供する。
【発明を実施するための最良の形態】
【００１４】
図４Ｂに本発明の実施形態に関わる発振増幅器の回路ブロック図を示す。直流電源ＤＣより逆流防止回路Ｃｉｒ１を通して発振回路電源ＶＤＤに接続する。Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）を共振素子とするＬＣ共振回路は、発振器ＯＳＣに接続される。また、上記Ｌ１（第一のインダクタ）はインダクタＬ２（第二のインダクタ）とトランス構造を構成する。Ｌ２（第二のインダクタ）と容量Ｃ２（第二のコンデンサ）の共振周波数は、前記インダクタＬ１（第一のインダクタ）と前記容量Ｃ１（第一のコンデンサ）により決定される１次側発振周波数と等しい。前記Ｌ２（第二のインダクタ）から得られる出力は整流・平滑回路Ｃｉｒ２を通して直流に変換される。出力の一部は発振回路電源へ帰還され、他を通常の出力信号とする。図４Ｂにおいて、Ｉｄは前記発振回路の消費電流を、Ｉ１はＬ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流を、Ｉ２は２次側の共振電流を、ＩＬは２次側の直流負荷電流を示す。
【００１５】
次に、図５に示す本発明の実施形態に関わる発振増幅器の１例を用いて、本発明を詳細に説明する。インバーターの入出力間に、動作点設定用抵抗Ｒ４と、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）からなる直列回路と、をそれぞれ並列に挿入する。また、インバーターの入力と接地間、および出力と接地間にそれぞれコンデンサＣ３、Ｃ４を挿入し発振回路を構成する。さらにＬ２（第二のインダクタ）よりＣ２（第二のコンデンサ）を通して交流出力を得る。前記出力をダイオードＤ２、Ｄ３、Ｄ４、Ｄ５で構成する整流回路へ入力し、直流出力をインダクタＬ３、コンデンサＣ５、Ｃ６で構成する平滑回路を通して発明発振回路の電源ＶＤＤへ入力するとともに、外部出力ＯＵＴとする。
【００１６】
図５のＤ２、Ｄ３、Ｄ４、Ｄ５、Ｌ３、ＩＮＶＩＣ、Ｃ５、Ｃ６を合成し、図６Ａに示す本発明の実施形態に関わる発振増幅器の回路ブロック図Ａの２次側等価入力抵抗ＲＬを得る。さらに上記ＲＬとＬ１（第一のインダクタ）、Ｌ２（第二のインダクタ）、Ｃ２（第二のコンデンサ）を合成し、図６Ｂに示す本発明の実施形態に関わる発振増幅器の回路ブロック図Ｂの１次側等価入力抵抗Ｒｅに変換できる。なお、Ｌ１（第一のインダクタ）とＬ２（第二のインダクタ）のＱ値は十分高く、損失（鉄損・銅損）は無視できるものとする。
【００１７】
前記の（１０１）〜（１０４）式は、以下の過程により導出される。最初に、（１０１）式を導出する。図６Ａに回路解析理論を適応し（１）式、（２）式、（３）式を得る。
また（２）式より（４）式、ω＝ω２とすることにより（５）式を得る。尚、（１）式内のｋは結合係数である。
【数５】
【数６】
【数７】
【数８】
【数９】
【００１８】
（５）式を（１）式へ代入し（６）式に示す入力インピーダンスＺｉｎを得る。
【数１０】
よって、（５）式と（６）式から数式（１０１）が導出される。
【００１９】
次に、（１０２）式を導出する。そして、（５）式を（３）式 へ代入し（７）式を得る。
【数１１】
【００２０】
ここで２次側等価入力抵抗ＲＬの消費電力をＰＬとし（５）式を代入し（８）式を得る。
【数１２】
【００２１】
（８）式へ（６）式に示すＲｅを代入し（９）式を得る。
【数１３】
【００２２】
（９）式と（６）式より１次側電流と２次側電流の関係を示す（１０）式を得る。
【数１４】
よって、（１０）式から（１０２）式が導出される。
【００２３】
次に、（１０３）式を導出する。そして、（１０）式より２次側出力電圧を示す（１１）式を得る。
【数１５】
【００２４】
図６Ｂの結果を図５へ適用し、図７に示す本発明の実施形態に関わる発振増幅器の等価回路図Ａを得る。図７にキルヒホッフの法則を適応し（１２）式、（１３）式を得る。さらに（１３）式を（１２）へ代入し、（１４）式の回路方程式を得る。
【数１６】
【数１７】
【数１８】
ここで（１４）式内のｇｍｐとｇｍｎは、それぞれＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴの相互コンダクタンスである。
【００２５】
（１５）式に示す各インピーダンス条件を（１４）式の回路方程式へ代入し（１６）式、（１７）式を得る。
【数１９】
【数２０】
【数２１】
【００２６】
さらに（１７）式を変形し（１８Ａ）式、（１８Ｂ）式を得る。
【数２２】
【数２３】
【００２７】
さらに、図７を変形し、図８の本発明の実施形態に関わる発振増幅器の等価回路図Ｂを得る。
【００２８】
図８から発振条件として（１９）式、周波数条件として（２０）式を得る。
【数２４】
【数２５】
【００２９】
ここで入力合成等価抵抗Ｒｚを（２１）式に設定する。発明発振回路はＲｚ＜０で発振可能となる。
【数２６】
よって、（２１）式から（１０３）式が導出される。
【００３０】
最後に、（１０４）式を導出する。また発振の飽和状態を想定して（２２）式のように値を定め、その結果（２３）式に示す回路側等価抵抗Ｒｃｃと回路側等価容量Ｃｃｃを得る。（２３）式より図９Ａに示す本発明の実施形態に関わる発振増幅器の等価回路図Ｃを得る。ただし、飽和状態においてはＬ１（第一のインダクタ）の抵抗成分Ｒ１は無視できないため、図９ＡにはＲ１を付加した。
【数２７】
【数２８】
【００３１】
さらに発振の飽和状態においては、等価負性抵抗ＲｃはＲｃ→０と仮定できる。このとき飽和時等価抵抗Ｒｓを設定すると、振動条件を示す（２４）式を得る。
【数２９】
よって、（２４）式から（１０４）式が導出される。
【００３２】
また、リアクタンスＸｌ１、Ｘｃｅを設定し（２４）式を変形し（２５）式を得る。
【数３０】
よって、（２４）、（２５）式から数式４が導出される。
【００３３】
図７及び図９Ａに示すＲｅの電圧をＶＲｅ、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の２端子回路の両端電圧をＶＬＣ、それぞれの合成電圧をＶｉｎとするとき、これらの電圧は図９Ｂのようにベクトル表示できる。Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振周波数から回路等価容量Ｃｃによる周波数ズレによる影響を加味し（２６）式を得る。ここでＬ１（第一のインダクタ）のリアクタンスをＸｌ１とする。
【数３１】
【００３４】
また、等価抵抗Ｒｃの主要パラメーターの相互コンダクタンスＧｍ（＝ｇｍｐ＋ｇｍｎ）は、ｇｍｐ≒ｇｍｎとするとき（２７）式で与えられ、キャリアの構造とドレイン電流Ｉｄで決定される。（２７）式ではコンダクタンス係数をＫ、チャンネル内のキャリア移動度をμ、単位面積あたりのゲート容量をＣｏｘ、チャンネルの幅をＷ、チャンネルの長さをＬとする。
【数３２】
【実施例】
【００３５】
以上の結果より、（１１）式に示す２次出力電圧ＶＬは、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１と相互インダクタンスＸｍにより決定される。例えばＩ１＝１ｍＡｒｍｓ ，Ｘｍ＝５ｋΩとするならばＶＬ（＝Ｘｍ・Ｉ１）＝５Ｖとなる。また、（１０）式よりそのときの２次側の共振電流Ｉ２（＝Ｘｍ／ＲＬ）よりＲＬ＝１ｋΩのときＩ２＝５ｍＡｒｍｓ，ＲＬ＝５ｋΩのときＩ２＝１ｍＡｒｍｓとなる。
【００３６】
但し、（６）式よりその場合の等価入力抵抗Ｒｅ（＝Ｘｍ^２／ＲＬ）はＲＬ＝１ｋΩのときＲｅ＝２５ｋΩ、ＲＬ＝５ｋΩのときＲｅ＝５ｋΩと算出される。よって、図７に示す等価発振回路が発振時に必要とする負性抵抗は、非常に大きい値であることが判る。上記の等価相互インダクタンスＸｍをパラメーターとする、等価負荷抵抗ＲＬに対するＩ２、電圧ＶＬ、等価入力Ｒｅの関係を図１０に示す。
【００３７】
次に図７及び（１８）式、（１９）式、（２１）式より発振条件を求める。ここで発振に必要とする等価負性抵抗Ｒｃ（＝−Ｇｍ・Ｘｃ３・Ｘｃ４）のＧｍは（２７）式に示す様にＣＭＯＳＦＥＴに流す電流Ｉｄと構造により決定される。
【００３８】
例えば Ｘｃ３（＝１／ωＣ３）、Ｘｃ４＝（ １／ωＣ４）、Ｃ３＝Ｃ４＝２０ｐＦ、ω＝２πｆ、ｆ＝５ＭＨｚとするとＸｃ３＝Ｘｃ４≒１．６ｋΩとなる。また、（６）式よりＭ＝１６０μＨ、ｆ＝５ＭＨｚとするとＸｍ≒５ｋΩとなる。
【００３９】
図１１にｇｍをパラメーターとした時の、等価リアクタンスＸｃ３，Ｘｃ４に対する等価負性抵抗‐Ｒｃｃの関係（解析結果）を示す。
【００４０】
図１２にｇｍをパラメーターとした時の等価負荷抵抗ＲＬに対する｜−Ｒｚ｜の関係及び、等価負荷抵抗ＲＬに対する等価入力抵抗Ｒｅと２次側の共振電流Ｉ２と、２次電圧ＶＬの関係（解析結果）を示す。ｇｍ＝１ｍＡ／ＶではＲＬ＞２０ｋΩ出発振可能でありＲｅ＜１ｋΩ、Ｉ２＜０．２ｍＡｒｍｓ以下を示す。ｇｍ＝１０ｍＡ／ＶではＲＬ＞２ｋΩ出発振可能でありＲｅ＜１２ｋΩ、Ｉ２＜２．４ｍＡｒｍｓ以下、を示す。ｇｍ＝１００ｍＡ／ＶではＲＬ＞０．２ｋΩ出発振可能でありＲｅ＜１２０ｋΩ、Ｉ２＜２４ｍＡｒｍｓ以下を示す。即ち、ｇｍを大きくすることで２次側の共振電流Ｉ２として大きい電流を得る事が出来る。
【００４１】
例えば、発振回路の電源電圧を５Ｖ、消費電流を１ｍＡ、ＣＭＯＳＦＥＴのｇｍをｇｍ＝５ｍＡ／Ｖ（Ｇｍ＝２＊５ｍＡ／Ｖ）と想定する。ＶＬ=５Ｖｒｍｓであるとき、適切なトランス（ここではＸｍ＝５ｋΩ）を選択し、さらに整流効率として０．７とすれば、直流出力ＩＬ≒１．７ｍＡｄｃを得る。このときｇｍ=１０ｍＡ /Ｖ、ＲＬ=２ｋΩのときＩ２=２．４ｍＡ、２．４×０．７≒１．７ｍＡである。この出力を発振回路の電源へ帰還することで発振を継続することができる。ここでｒｍｓとは交流を直流換算した値であり、５Ｖｒｍｓ=５Ｖｄｃ、Ｖｒｍｓ=Ｖｐｐ/２√２と換算できる。
【００４２】
次に（２５）式より、図１３に等価回路リアクタンスＸｃｅをパラメーターとした時のＲＬに対する入力合成等価抵抗−Ｒｚと−Ｒｓとの関係（解析結果）を示す。図１３より、Ｘｃｅ≒１０ｋΩのとき、ＲＬ＞２ｋΩの範囲で発振可能となることが分かる。例えば、発振周波数ｆｒｅｑ=５ＭＨｚ，Ｃｅ=３ｐＦのときＸｃｅ≒１０ｋΩ、同じくＬ１=１６０μＨのときＸｌ１≒５ｋΩとなる。
【００４３】
さらに、発明回路が発振飽和時に得られる最大出力を求める。
【００４４】
図５及び図７、図９Ａにおいて、発振回路が飽和状態であってＶｉｎ［ｒｍｓ］≒Ｖｉｎｍａｘ（＝Ｖｄｄ）であると仮定するときの、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１を求める。
【００４５】
（２６）式より解析した結果を、図１４に示す。図１４は、ｔ（＝Ｃ１／Ｃｃ）をパラメーターとした時の負荷抵抗ＲＬに対する入力インピーダンス|Ｚｉｎ|とＬ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１の関係を示すグラフである。同図は、Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の直列共振周波数ω１（＝２πｆ１）と、回路等価容量Ｃｃによるｆ１からの周波数のズレが入力インピーダンスＺｉｎに与える影響を示す。また、ｔが小さい程Ｃｃのｆ１に与える影響は小さくなることが分かる。ＲＬが１０ｋΩ以上ではｔの影響が大きく、ＲＬ＝１０ｋΩかつｔ＝０．５のときＩ１≒１．４ｍＡ、ｔ＝０．１またはｔ＝０．０１のときＩ１≒２ｍＡの値を示す。
【００４６】
ここで（９）式、（１０）式、（１１）式に基づき、ｔをパラメーターとするとき、負荷抵抗ＲＬに対する２次側の共振電流Ｉ２と、２次出力電圧ＶＬと、２次出力電力ＰＬとの関係を図１５に示す。またＰＬはＲＬ≒１０ｋΩのときＰＬ≒５ｍＷ、ＲＬ≒５０ｋΩのときＰＬ≒２５ｍＷ、ＲＬ≒２５０ｋΩのときＰＬ≒１７０ｍＷを示す。また同図よりＲＬ＞２ｋΩの範囲でＲｚは負の値となり発振可能となることが判る。
【図面の簡単な説明】
【００４７】
【図１】従来の水晶振動子等の圧電素子を用いた発振回路
【図２】従来のＬＣ発振回路の1例
【図３】圧電素子の電気的等価回路
【図４Ａ】本発明の実施形態に関わる発振増幅器の回路パラメーターの構成を示す等価回路図
【図４Ｂ】本発明の実施形態に関わる発振増幅器の回路ブロック図
【図５】本発明の実施形態に関わる発振増幅器の１例
【図６Ａ】本発明の実施形態に関わる発振増幅器の回路ブロック図Ａ
【図６Ｂ】本発明の実施形態に関わる発振増幅器の回路ブロック図Ｂ
【図７】本発明の実施形態に関わる発振増幅器の等価回路図Ａ
【図８】本発明の実施形態に関わる発振増幅器の等価回路図Ｂ
【図９Ａ】本発明の実施形態に関わる発振増幅器の等価回路図Ｃ
【図９Ｂ】ＶｒｅとＶＬＣとＶｉｎとの関係を示すベクトル表示
【図１０】等価負荷抵抗ＲＬに対するＩ２、電圧ＶＬ、等価入力Ｒｅの関係を示すグラフ
【図１１】ｇｍをパラメーターとした時の、等価リアクタンスＸｃ３，Ｘｃ４に対する等価負性抵抗‐Ｒｃｃの関係（解析結果）を示すグラフ
【図１２Ａ】ｇｍをパラメーターとした時の等価負荷抵抗ＲＬに対する｜-Ｒｚ｜の関係
【図１２Ｂ】等価負荷抵抗ＲＬに対する等価入力抵抗Ｒｅと２次側の共振電流Ｉ２と、２次電圧ＶＬの関係（解析結果）を示すグラフ
【図１３】等価回路リアクタンスＸｃｅをパラメーターとした時のＲＬに対する等価抵抗−Ｒｚと−Ｒｓとの関係（解析結果）を示すグラフ
【図１４】ｔをパラメーターとした時の、負荷抵抗ＲＬに対する入力インピーダンス|Ｚｉｎ|とＬ１（第一のインダクタ）とＣ１（第一のコンデンサ）の共振電流Ｉ１の関係（解析結果）を示すグラフ
【図１５】ｔをパラメーターとするとき、負荷抵抗ＲＬに対する２次側の共振電流Ｉ２と、２次出力ＶＬと、２次出力電力ＰＬとの関係を示すグラフ
【符号の説明】
【００４８】
Ｒ１ Ｌ１（第一のインダクタ）の抵抗成分Ｒ１
Ｒ４ 動作点設定用抵抗
Ｃ１ 第一のコンデンサ
Ｃ２ 第二のコンデンサ
Ｌ１ 第一のインダクタ
Ｌ２ 第二のインダクタ
Ｒ１２ 抵抗
ＩｎｖＩＣ1 インバーター
Ｘｔａｌ1 水晶振動子
Ｌ２０ インダクタ
ＴＲ２１ トランジスタ
Ｒ３１ 圧電振動子の等価直列抵抗
Ｃ３１ 圧電振動子の等価直列容量
Ｌ３１ 圧電振動子の等価直列インダクタンス
Ｃ３０ 圧電振動子の電極間容量
Ｍ 第一のインダクタと第二のインダクタの相互インダクタンス
Ｒｅ 1次側等価入力抵抗
ＲＬ 2次側等価負荷抵抗
Ｒｚ 入力合成等価抵抗
Ｒｓ 飽和時等価抵抗
Ｒｃ 等価負性抵抗
Ｃｃ 回路等価容量
Ｒｃｃ 回路側等価抵抗
Ｃｃｃ 回路側等価容量
Ｉｄ 発振回路の消費電流、ドレイン電流
Ｉ１ 第一のインダクタと第一のコンデンサの共振電流
Ｉ２ ２次側の共振電流
ＩＬ ２次側の直流負荷電流
ＤＣ 直流電源
Ｃｉｒ１ 逆流防止回路
Ｃｉｒ２ 整流・平滑回路
ＶＤＤ 発振回路電源
ＯＳＣ 発振回路
Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ２１、Ｃ２２ コンデンサ
Ｄ２、Ｄ３、Ｄ４、Ｄ５ ダイオード
ＯＵＴ 外部出力
ω、ω２ 共振周波数
ω１ 直列共振周波数
ｋ 結合係数
Ｋ コンダクタンス係数
μ チャンネル内のキャリア移動度
Ｃｏｘ 単位面積あたりのゲート容量
Ｗ チャンネルの幅
Ｌ チャンネルの長さ
Ｚｉｎ 入力インピーダンス
ＰＬ 消費電力、２次出力電力
ｇｍｐ ＰｃｈＭＯＳＦＥＴの相互コンダクタンス
ｇｍｎ ＮｃｈＭＯＳＦＥＴの相互コンダクタンス
Ｇｍ 等価抵抗Ｒｃの主要パラメーターの相互コンダクタンス
Ｘｌ１ インダクタＬ１（第一のインダクタ）のリアクタンス
Ｘｃｅ リアクタンス、等価回路リアクタンス
Ｘｍ 相互インダクタンス、等価相互インダクタンスＸｍ
Ｖｒｅ Ｒｅの両端電圧
ＶＬＣ Ｌ１（第一のインダクタ）とＣ１（第一のコンデンサ）の２端子回路の両端電圧
Ｖｉｎ ＶｒｅとＶＬＣとの合成電圧
ＶＬ ２次出力電圧
ｆｒｅｑ 発振周波数
ｆ 固有振動数
【特許請求の範囲】
【請求項１】
省電力化及び電源を供給しない発振継続を可能とする発振回路であって、
発振源となる発振器に並列に接続された第一のインダクタと、
前記第一のインダクタとトランス構造を構成する第二のインダクタと、
前記第一のインダクタと直列に接続された第一のコンデンサと、
前記第二のインダクタと直列に接続された第二のコンデンサと、を備え、
所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、前記第二のインダクタから出力された交流電流を整流し前記発振回路の電源に帰還させることを特徴とする発振回路。
【請求項２】
前記所定の飽和時の共振条件として、前記発振回路が有する第一のインダクタのインダクタンス値をＬ１、第一のコンデンサの容量値をＣ１、第一のインダクタと第二のインダクタの相互インダクタンス値をＭ、１次側等価入力抵抗をＲｅ、２次側等価入力抵抗をＲＬ、入力合成等価抵抗をＲｚ、回路側等価抵抗をＲｃｃ、回路側等価容量をＣｃｃ、飽和時等価抵抗をＲｓ、前記発振回路の消費電流をＩｄ、第一のインダクタと第一のコンデンサの共振電流をＩ１、２次側の共振電流をＩ２と表したとき、以下の数式を満たすことを特徴とする請求項1記載の発振回路。
【数１】
【数２】
【数３】
【数４】
【請求項１】
省電力化及び電源を供給しない発振継続を可能とする発振回路であって、
発振源となる発振器に並列に接続された第一のインダクタと、
前記第一のインダクタとトランス構造を構成する第二のインダクタと、
前記第一のインダクタと直列に接続された第一のコンデンサと、
前記第二のインダクタと直列に接続された第二のコンデンサと、を備え、
所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、前記第二のインダクタから出力された交流電流を整流し前記発振回路の電源に帰還させることを特徴とする発振回路。
【請求項２】
前記所定の飽和時の共振条件として、前記発振回路が有する第一のインダクタのインダクタンス値をＬ１、第一のコンデンサの容量値をＣ１、第一のインダクタと第二のインダクタの相互インダクタンス値をＭ、１次側等価入力抵抗をＲｅ、２次側等価入力抵抗をＲＬ、入力合成等価抵抗をＲｚ、回路側等価抵抗をＲｃｃ、回路側等価容量をＣｃｃ、飽和時等価抵抗をＲｓ、前記発振回路の消費電流をＩｄ、第一のインダクタと第一のコンデンサの共振電流をＩ１、２次側の共振電流をＩ２と表したとき、以下の数式を満たすことを特徴とする請求項1記載の発振回路。
【数１】
【数２】
【数３】
【数４】
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−４５９０６（Ｐ２０１０−４５９０６Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２０７６３８（Ｐ２００８−２０７６３８）
【出願日】平成２０年８月１２日（２００８．８．１２）
【出願人】（５０８２４５０１３）
【出願人】（５０８２４５２２０）
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月１２日（２００８．８．１２）
【出願人】（５０８２４５０１３）
【出願人】（５０８２４５２２０）
【Ｆターム（参考）】
[ Back to top ]