積層回路材料

【課題】特性インピーダンスを小さくできるために、超高周波又は超高速信号の伝送時においても反射や放射が少なく、かつ低損失である回路材料を提供する。
【解決手段】単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は復数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態(ヘテロ構造)で積層することを特徴とする回路材料の電気抵抗低下方法。

【発明の詳細な説明】
【技術分野】
【0001】
5GHz以上の高周波数の電気信号を伝送する回路の形成材料に関する。
【背景技術】
【0002】
従来、高周波数電気信号を伝送する信号伝送線路において、放射や反射を少なくし、伝送損失を低減した信号伝送線路が特許文献1で提案されている。この信号伝送線路は、図5に示すようにSi基板1上に金属薄膜接地層4を設け、その上に窒化シリコン(SiN)や酸化シリコン(SiO)などの絶縁膜2、金(Au)若しくはアルミニウム(Al)などの高導電性の金属薄膜線路3を設けた構造となっている。
【0003】
更に、より高導電性の銅(Cu)を金属薄膜線路に用いたCu配線構造体が特許文献2に提案されている。図6は、このCu配線構造体の断面構造を示したものであるが、Si基板1上にタングステン(W)や窒化チタン(TiN)などのベースメタル層5を設け、その上に窒化シリコン(SiN)のCu拡散防止絶縁膜7を間に介してCu配線層6と酸化シリコン(SiO2)の絶縁膜2を設けた構造となっている。
また、プリント配線基板上においては、表面粗度の小さい銅箔を張り付けた後にエッチングによってパタンニングしたり、リソグラフによってパタンを構成したのち、めっきによって回路が形成されたりしている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平5−37207号公報
【特許文献2】特開平11−40566号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
基板上の信号伝送線路は図5、図6のように構成されている。
しかしながら、基板の材質が半導体である場合には、基板の抵抗値が低くリーク分が存在し、線路インピーダンスを設計値通りにできないために、数GHz以上の超高周波信号や数Gビット/秒以上の超高速信号を伝送しようとする場合、信号伝送線路よりの放射、反射などが多く、また伝送損失も極めて大きくなるなどの問題点が生じる。又、同一基板上に複数の信号伝送線路を形成した場合に、信号伝送線路の相互間のアイソレーションも悪化するという問題点もある。
【0006】
更に、5GHz以上の高周波数の電気信号は、表皮効果により回路の表層しか流れないため、特性インピーダンスが大きくなり、信号遅延、電力ロス、及び発熱などの諸問題を引き起こす恐れがある。その防止には回路の表面積を大きくすることが有効であるが、小型化が要求されるモバイル機器等の伝送回路の設計において大きな問題を抱えることとなる。
【0007】
そこで、本発明は前記問題点を解消するためになされたもので、特性インピーダンスを小さくできるために、超高周波又は超高速信号の伝送時においても反射や放射が少なく、かつ低損失である回路材料を提供することを目的とする。
【課題を解決するための手段】
【0008】
請求項1記載の発明は、単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は複数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態(ヘテロ構造)で積層することを特徴とする回路材料の電気抵抗低下方法であって、ここで示す原子間結合の安定性は、原子間相互作用エネルギーや原子間のポテンシャルエネルギーの大きさに相当しており、安定状態に近いほど小さい値となる。
【0009】
請求項2記載の発明は、単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は複数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態(ヘテロ構造)で積層した導電性に優れた積層構造を基板上に積層したことを特徴とする積層回路材料である。
【0010】
請求項3記載の発明は、前記拘束層と導体層を拘束層が最外層となるように両者を交合に積層した構造からなる積層構造を基板上に積層した回路材料であって、拘束層と導体層とが原子的整合状態で積層されていることを特徴とする請求項2記載の積層回路材料である。
【0011】
請求項4記載の発明は、前記導体層と拘束層からなる回路材料において、その構造が拘束層/導体層/拘束層の3層構造、若しくは更に拘束層の面上に導体層/拘束層の2層構造を一回乃至複数回繰返し積層した構造からなる積層構造を基板上に積層した回路材料であって、拘束層と導体層並びに導体層と拘束層とが原子的整合状態で積層されていることを特徴とする請求項2並びに請求項3記載の積層回路材料である。
【0012】
請求項5記載の発明は、前記導体層がCu、Au、Ag、Alのいずれかの元素から構成され、前記拘束層が、前記導体層の格子定数に近い格子定数を有する単一乃至複数の元素からなる結晶構造であることを特徴とする請求項2乃至請求項4に記載の積層回路材料である。
【0013】
請求項6記載の発明は、前記導体層が面心構造を基本構造とする結晶構造であることを特徴とする請求項2乃至請求項4記載の積層回路材料である。
【0014】
請求項7記載の発明は、前記拘束層が単原子層若しくは複数原子層からなるCuPd、CuPt、CuAu、PtV、AgIn、AlZr、AuVから選択された少なくとも一つの化合物層を含むことを特徴とする請求項2乃至請求項6記載の積層回路材料であって、上記の化合物はいずれも導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する元素を含んでいる。なお、拘束層の構成元素の原子量は、電子の散乱効果を有効に抑えるためには、拘束層を構成する元素において平均して得られる原子番号ができるだけ大きいことがさらに望ましい。
【0015】
請求項8記載の発明は、前記拘束層及び前記表面層の両者の表面方位が(100)方位又は(111)方位のどちらかの方位を有することを特徴とする請求項2乃至請求項7記載の積層回路材料である。
【0016】
請求項9記載の発明は、前記拘束層の最隣接原子間隔dと前記導体層の最隣接原子間隔dが以下の関係式(1)を満たすことを特徴とする請求項2乃至請求項6及び請求項8記載の積層回路材料である。
{(d−αd/(d1/2<0.07 (1)
ここで、αは1、2、3のいずれかの値である。αが大きくなるほど界面転位が入りやすくなり、αが4を越えると平滑な界面が得られなくなる。
【発明の効果】
【0017】
本発明によれば、電気伝送回路を形成する導体層である金属層を薄くし、且つ金属層との結合力が強く金属層の格子振動を抑制する作用の大きな化合物層を金属層上下面に形成することにより、薄膜の厚み方向に伝達するフォノン強度を低下せしめ、薄膜の面方向に伝搬するフォノンの非弾性散乱を抑制する。このフォノンによる電子の非弾性散乱が抑制されることにより金属層の面方向への抵抗値が小さくなり、そのシート抵抗を小さくでき、信号遅延や電力損失による誤作動を効率よく防止できる。
【図面の簡単な説明】
【0018】
【図1】面心構造を有する化合物層の結晶構造図である。
【図2】実施例1で作製した本発明積層回路材料の原子積層状態を示す説明図である。
【図3】実施例2で作製した本発明積層回路材料の原子積層状態を示す説明図である。
【図4】実施例3で作製した本発明積層回路材料の原子積層状態を示す説明図である。
【図5】従来の信号伝送線路を説明する斜視図である。
【図6】Cuを金属薄膜線路に用いたCu配線構造体の断面図である。
【発明を実施するための形態】
【0019】
導体層である金属層とその格子振動を抑制する拘束層である化合物層を規則的に積層することは、金属層の厚み方向に伝達するフォノンによる導電電子の非弾性散乱を抑制し、面方向に高い電子移動性を示すようになる。従って、より高い電気伝導性が得られ、そのシート抵抗を低減することができる。
【0020】
なお、高い電気導電性、つまり低い導体の直流抵抗が得られるとシート抵抗が低減されるのは、周波数ω、導体の透磁率μ、導体の直流抵抗ρとした場合、交流回路におけるシート抵抗Rsは、Rs=(ωμρ/2)1/2とした関係をもつためである。又、Rsは交流回路における電力損失に関係する導体損失係数や信号遅延に関わる遅延時間に比例する関係をもつため、導体の直流抵抗ρを小さくすると電力損失や信号遅延が起こりにくくなる。又、交流回路におけるシート抵抗Rsは直流抵抗ρの1/2乗に、周波数ω、導体の透磁率μ等から得られる定数を掛けた値になることから、直流抵抗ρ測定することにより、交流回路におけるシート抵抗Rsを評価できる。
【0021】
化合物層を拘束層に用いるのは、導体層のフォノン散乱を抑制するためであるが、化合物層中の電子の移動度が低く、導電性の高い金属層を電気が中心的に流れるため、拘束層の電気抵抗への影響は比較的小さいことになる。通常は、化合物層を拘束層に用いるが金属層も拘束層として用いることができる。拘束層に金属層を用いる場合には、拘束層に化合物層を用いる場合より拘束層中の電子移動度は大きいが、フォノン散乱の抑制効果は逆に小さい場合が多い。
拘束層の総数は、導体層の比抵抗値自体には影響を及ぼさないが、金属層に対する拘束層の割合が大きくなると、薄膜あたりの比抵抗値の値は増加するので、拘束層に対する導体層の原子層比率は大きくすることが望ましいが、導体層の比率が高くなりすぎると、逆に拘束層のフォノン散乱抑制効果が不十分となり比抵抗値が増加するため、拘束層と導体層の比率は、適宜設計する必要がある。拘束層を設けない場合は、導体層内の電子はフォノン散乱を受け、高い抵抗値となる。
【0022】
導体層と化合物層を多積層構造とするのは、高周波電流を流した場合には、表皮効果により導体表面に電流が集中し流れる電流の深さが変化するが、表皮効果により流れる電流の深さが、導体層の厚さよりも深くなる場合、多層の導体層に電流が流れるため導体金属層間で信号同士は結合した状態になり、その位相差がなくなる。導体層の層間で位相差が存在すると信号の立ち上がりがブロードになり、クロック同期が難しくなる。
【0023】
拘束層としては、導体層を構成する元素よりも、安定な結合を形成することが必要である。そのため、導体層を構成する元素の種類によって、拘束層を構成する元素の組合せは異なる。例えば、導体層をCuとした場合、拘束層化合物としては、Cu3Pd,CuPt,CuAu,PtV3等が考えられ、拘束層に用いる単一元素としては、Au、Pt,Ru,W,Zrなどが考えられる。どちらも拘束層に用いることができ、さらに拘束層を構成する元素の原子番号は大きいほど、電子の散乱効果を抑える作用が大きいため、より好ましい。
拘束層として用いる単一原子層又は化合物層の原子間隔をそれぞれ積層する導体層の原子間隔に近い方が望ましく、導体層の種類に応じて、規定する必要がる。導体層と拘束層の最隣接原子間距離の差が広がると、拘束層に整合に導体層の金属層が生成しなくなったり、導体層の金属層に転位が生じ、フォノンの非弾性散乱が起こりやすくなるためのである。
つまり、拘束層は、拘束層が導体層より安定な結合を有することと、導体層と拘束層の原子間隔が小さく両者のミスフィットひずみが小さいことの2つの要件を満足することが必要である。
【0024】
導体層としての金属薄膜の生成方位は(111)面や(100)面が望ましいが、生成方位を(111)面や(100)面として規定している理由を以下に示す。金属薄膜の表面方位が(111)面の場合には、膜の垂直方向が最も原子間距離の離れた方向となるため、膜に平行な方向がイオン核からのシールド効果が大きく、散乱を起こしがたく、電気をもっとも伝達しやすいためである。一方、(100)面の場合には、膜厚方向における原子振動モードが、膜厚に垂直となる成分が大きいため、化合物薄膜によるフォノンの抑制効果が大きくなり、導電方向となる膜厚方向に対する散乱の影響を小さくすることができるためである。更に、本発明においては、導体層を拘束層上に、所定方位の単結晶として積層するので、結晶粒界によるフォノン散乱の影響を受けにくく、さらに自由電子の粒界による直接的な散乱も受けないので、この点でも有利である。
【0025】
拘束層としての化合物層は導体層としての金属層と同じ元素を必ずしも含まなくても良いが、導体層としての金属層と同じ元素を含む場合の方が、化合物層上に均一的に金属層が生成しやすくなるため好ましい。化合物層と導体層としての金属層が同じ元素を含む場合には、その原子位置を核として金属層が生成するため、薄膜がアイランド状にならずに形成されにくいため、欠陥の少ない、フォノン非弾性散乱の少ない回路を形成することができる。
【0026】
図1は、面心構造を有する化合物層の結晶構造の原子配列を示す具体例である。拘束層としての化合物層の結晶構造としては、面心構造を有する結晶構造であるものが望ましく、面心構造の代表例としては、L1、L1、L1などの構造があり、これらを順に、図1(a)、図1(b)、図1(c)に示す。
図1(a)は、L1構造を有するCuPd化合物、CuAu化合物等の場合である。例えば、導体層がCuの場合は、CuPd化合物が望ましく、導体層がAlの場合はAlZr化合物が望ましい。この場合、CuPd化合物の格子定数は0.3676nmで、これと積層するCu導体層の格子定数は0.3615nmである。又、AlZr化合物の格子定数は0.4093nmで、Al導体層の格子定数は0.405nmである。L1構造の代表例としては、CuAu、CuPtがあり、その格子定数は、0.3972nm、0.3777nmであり、Cu導体層に近い値を示す。さらに、面心構造を有するL1構造の化合物も適宜用いることができるが、この場合にも、導体層と化合物層の格子定数との関係から、ミスフィットひずみの大きさと導体層と拘束層の結合状態の安定性を考慮して候補を選定することになる。
【0027】
表1には、前記化合物層の他、その他の例も含めた拘束層の結晶構造とそれと組合せる導体層のミスフィットひずみの関係を示す。表1に示したミスフィットひずみの組合せは拘束層としての役割を果たす候補となることが期待される。これらの拘束層を導体層と組合せて薄膜積層体に適用するためには、拘束層の結合状態が導体層の結合状態より安定である必要がある。例えば、Cuを導体層として、CuAuを拘束層とした場合に、格子定数0.38nmにおいて原子間ポテンシャルを求めると、Cu同士を0.0mRyとして、CuとAuとの間の原子間ポテンシャルは−32.5mRyと低い値を示すことから、CuとAuとの間の原子間の結合状態は、Cu同士の場合より安定な状態にある。
導体層をCuとした場合、その他のCuPd,CuPt,PtV等の化合物やAu、Pt,Ru,W,Zrの単一元素化合物の結合状態はCu同士の場合より安定であることも簡便な計算により確認できる。
【0028】
【表1】

【0029】
本発明は、基板上に拘束層と導体層を積層した積層回路材料に関する発明で後述する実施例はSi基板を用いて構成したが、発明に使用する基板としては、積層回路材料の用途に応じて、Si基板の他、酸化物基板や樹脂基板や化合物半導体などを基板とすることができる。
【実施例】
【0030】
(実施例1)
分子線エピタキシ法により、表2に示す導体層と拘束層の組合せで表面方位(100)のSi単結晶基板上に拘束層としてCuPt化合物を3原子層生成し、その上に導体層としてCuを2原子層、3原子層、4原子層及び10原子層分生成した。これらのCu層の表面方位は(100)である。これらのCu層の上に、更にCuPd化合物を3原子層分生成させて幅0.1mm、長さ3mmの薄膜積層材である本発明例のNo.1〜3、比較例のNo.20を作製した。図2は、本実施例において作成した本発明例のNo.1、No.2の薄膜積層材の内、導体層としてCuを2原子層、3原子層積層した場合を示す。
【0031】
又、同様の原子層形成条件により、拘束層―導体層―拘束層の積層構造で、導体層としてのCu原子層の層数を3層とし、拘束層のCuPt化合物層を10原子層形成した比較例No.21の薄膜積層材を作製した。他の比較例として、Si単結晶基板に拘束層を介さず直接Cu原子層を1原子層(比較例No.22)、3原子層(比較例No.23)及び10原子層(比較例No.24)形成した薄膜積層材を作製した。なお、原子層の層数は、その原子層状態をSPM(走査触針型顕微鏡)並びに透過型電子顕微鏡で観察して求めた。
これらの薄膜積層材を用い、室温並びに77Kで、直流電気抵抗値を直流4端子法により測定した。直流電気抵抗値は室温、77Kでの導体層断面積当りの比抵抗値ρ(μΩcm)、薄膜断面積当りの比抵抗値ρtf(μΩcm)として求めた。その結果を表2に記す。
【0032】
【表2】

【0033】
表2から、本発明例のNo.1〜No.3示す薄膜積層材では、室温の比抵抗値は4原子層までは導体層の原子層数が増加するにつれて、薄膜積層材内の導体層の断面積が増大するために、その比抵抗値は減少する。しかし、連続する導体層の層数が10原子層になると、拘束層によるフォノン振動抑制効果が働かなくなり、逆に非常に高い比抵抗値となることが判る。また、比較例No.21の薄膜積層材を用いた拘束層の厚さが10原子層と厚い場合も、拘束層のフォノン振動抑制効果が働くために導体層の比抵抗値は他の場合と同様に低い値を示すものの、拘束層の厚さが厚いために、比抵抗の高い拘束層も含めた薄膜全体の比抵抗値としては高い値となる。また、拘束層がなく、導体層をSi基板上に直接積層した比較例No,22〜No.24の場合は、フォノン振動を抑制することができないために、室温における比抵抗は、導体層及び薄膜全体ともに高くなった。これに対し、77Kの低温では、表2に示す発明例、比較例のいずれの材料も、低い値を示す。
【0034】
(実施例2)
次に、拘束層に用いる化合物層の相違による比抵抗値の違いを求めた。実施例1と同様の方法で、表面方位(100)の別々のSi単結晶基板上にCuPt、CuAu、CuPdの3種類の化合物層を3原子層形成し、さらに各々のSi基板上に形成した化合物層の上にCu層を3原子層生成した、その上にSi基板上に形成した化合物層と同じ化合物層を3原子層分生成し、寸法幅0.1mm×長さ3mmの本発明例No.4〜No.6の薄膜積層材を作製した。図3は、実施例2で作製した化合物層にCuPt層を使用した本発明例No.5の薄膜積層材を示す。
作製した薄膜積層材の直流抵抗値を実施例1と同様の方法で測定し、薄膜積層材断面積当り及び導体層断面積当りの比抵抗値に換算して求めた。その結果を表3に示す。なお、表3の本発明例No.4のCuPdを拘束層とした試料、並びに比較例No.25の拘束層がない試料は、それぞれ先の実施例1で求めた表2の本発明例No.2、比較例No.23のデータを引用した。
【0035】
【表3】

【0036】
透過電子顕微鏡による観察では、化合物層にCuPd層又はCuPt層を用いた場合では、導体層と拘束層が完全整合状態にあることが判った。CuAu層を拘束層に用いた場合にはCuAu層とCu層の間に界面転位が導入され、CuAu層とCu層界面は完全整合界面にはなっていないことが判った。
【0037】
導体層と拘束層のミスフィットが小さい本発明例No.4のCuPd化合物(ミスフィットひずみ 1.66%)及び本発明例のNo.5のCuPt化合物(ミスフィットひずみ 4.29%)は、室温での導体層断面積当たりの比抵抗値、室温における薄膜断面積当りの比抵抗ともに、拘束層をCuAuで構成した本発明例No.6のミスフィットが9.0%より小さい値を示す。
この理由は、本発明例No.6に示す導体層と拘束層のミスフィットが9.0%と大きい拘束層をCuAu層で構成した場合、界面に転位が導入されるために拘束層をCuPdで構成した本発明例No.4や拘束層をCuPtで構成した本発明例No.5のミスフィットが小さく界面転位が存在しない場合に比べて、界面転位による自由電子の散乱が誘発された結果少し高めの比抵抗値を示す。比較例のNo.25は拘束層が存在しないため、自由電子によるフォノン散乱の抑制効果が存在しないために、比抵抗値は最も悪い結果となった。
【0038】
又、ミスフィット歪は、導体層の原子間距離が広がる方向のプラス側が、マイナス側に比べて、電子の平均自由行程が大きくなり、フォノン散乱が減少するためにどちらかといえばプラス側が望ましい。
【0039】
(実施例3)
実施例1、実施例2では、表面方位が(100)面の結果を示したが、ここでは表面方位が(111)面である導体層をSi基板上に形成した薄膜の電気抵抗の測定結果を示す。導体層の表面方位が(111)面となるように、Si単結晶基板の方位が(111)面のものを用意し、その上に拘束層―導電層―拘束層の順に膜形成を行った。
具体的には、実施例1と同様な方法で、表面方位(111)のSi単結晶基板上に3原子層からなるPtV化合物層を3原子層生成し、その上にCuを3原子層分生成させたところ、Cu層の表面方位は(111)となった。その上に更にPtV化合物を3原子層生成させ、幅0.1mm、長さ3mmの本発明例No.7の薄膜積層材を作製した。
図4には、このPtV化合物層によりCu層を挟んで積層した場合の薄膜積層材を示す。
作製した薄膜積層材の直流抵抗値を実施例1と同様の方法で測定し、薄膜積層材断面積当り及び導体層断面積当りの比抵抗値を求めた。その結果を表4に記す。
【0040】
【表4】

【0041】
表4の本発明例No.7に示す表面方位(111)のPtV化合物層を拘束層として用いた場合の比抵抗値は、表2の本発明例No.1に示す拘束層に表面方位(100)方位のCuPd層を化合物層として用いた場合や表2の本発明例No.2に示す表面方位(100)方位のCuPt層を化合物層として用いた場合を表3のNo.5の薄膜積層材を用いた場合に比較すると、室温、77Kの場合ともにこれらと同様の低い比抵抗値が得られる。このことから、表4の本発明例No.7に示す拘束層として、表面方位(111)のPtV化合物層を拘束層に用いた場合も、拘束層によるフォノン抑制効果が認められる。表4の本発明例No.7の拘束層と導体層のミスフィットひずみは、約7.0%である。このNo.7の結果と
【0042】
に記載した本発明例No.4、No.5、No.6の結果を総合すると、ミスフィット歪みの大きさは、実用レベルとしてはぎりぎり9.0%程度までは許容されるものと考えられる。また、より望ましい範囲としては、7.0%、さらに望ましい範囲としては4.3%と考えられる。
【0043】
(実施例4)
Si基板上に形成する拘束層と導体層の組合せにおいて、導体層にCu以外の元素を用いた場合の結果を示す。尚、ここでは、拘束層と導体層はともに構成元素に共通する元素(同一元素)を含むが、必ずしも両層の構成元素に共通する元素を含む必要はない。ただし、拘束層と導体層が共通元素を含む場合は、導体層の電子軌道が安定するメリットがあるため、ここでは、拘束層と導体層に共通する元素を含む場合を示す。
実施例1と同様の方法で表面方位(100)のSi単結晶基板上に、拘束層としてAgIn、AlZr、AuVの3種類の化合物層を3原子層生成し、その上にそれぞれAg、Al、Auからなる導体層を3原子層分生成し、その上に更に、先の拘束層と同じ化合物層を拘束層として3原子層分生成して幅0.1mm、長さ3mmの本発明例No.8〜No.10の薄膜積層材を作製した。比較例として拘束層を設けず導体層のみを3原子層設けた薄膜積層材を比較例No.26〜No.28として作製した。
作製した薄膜積層材の直流抵抗値を実施例1と同様の方法で測定し、薄膜積層材断面積当り及び導体層断面積当りの比抵抗値を求めた。その結果を表5に示す。
【0044】
【表5】

【0045】
表5の本発明例No.8〜No.10に示すように導体層がCu以外の元素の場合、拘束層AgInと導体層Ag、拘束層AlZrと導体層Al、拘束層AuVと導体層Auのいずれにおいても、拘束層と導体層を拘束層―導体層―拘束層の積層構造とした場合、室温での比抵抗値は、導体層断面積当たりの比抵抗値ρ、薄膜断面積当たり比抵抗値ρtfともに低い値を示す。これに対し、拘束層を設けず導体層のみの拘束層と導体層の積層構造としない比較例No.26〜No,28では、フォノン散乱の抑制効果が認められないために、比抵抗値が高くなっている。このことから、フォノン散乱の抑制効果は、導体層の種類によらず、導体層のフォノン散乱を拘束層で抑制することができれば良いことが判る。
【0046】
(実施例5)
実施例5は、Si基板上に、拘束層と導体層の積層構造を複数回積層した場合の例を示す。表面方位(100)のSi単結晶基板上にPt層を拘束層として単原子層成長させた後に、導体層であるCu層を単原子積層して、更に拘束層のPt層と導体層のCu層を交互に各5層形成した後に、その上に拘束層のPt層を1原子層分形成して、Pt層6層、Cu層5層からなる幅0.1mm、長さ3mmの本発明例No.11の薄膜積層材を作製した。
作製した薄膜積層材の直流抵抗値を実施例1と同様の方法で測定し、薄膜積層材断面積当り及び導体層断面積当りの比抵抗値を求めた。その結果を表6に示す。
【0047】
【表6】

【0048】
表6の本発明例No.11の場合、拘束層が化合物層の場合より、拘束層自身のフォノン散乱抑制効果は少ないが、導体層の層数が5層と多いことと、拘束層であるPt層も導電性があるために比抵抗値が非常に小さい値を示す。このように、拘束層と導体層を複数回繰り返して積層した構成とすることによっても、良好な積層回路材料が得られる。
【0049】
本発明では、本発明の拘束層と導体層を積層する基板としては、Si単結晶を用いたが、基板として、拘束層と導体層が格子整合性を保って積層できれば良く、それを阻害しない限り、任意の基板を用いることができる。また、基板として、拘束層と導体層が格子整合性を保って積層するための手段として、Si単結晶等を数原子層分子線エキタピシー法等により基板上に設ければ、積層回路材料の用途に応じて、Si基板の他、酸化物基板や樹脂基板や化合物半導体などを基板として使用することができる。半導体基板などに応用した高周波高速応答性に優れたデバイス等が得られる。
【符号の説明】
【0050】
1 Si基板
2 絶縁膜
3 金属薄膜線路
4 金属薄膜接地層
5 ベースメタル層
6 Cu配線層
7 Cu拡散防止絶縁層

【特許請求の範囲】
【請求項1】
単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は複数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態(ヘテロ構造)で積層することを特徴とする回路材料の電気抵抗低下方法。
【請求項2】
単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は複数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態(ヘテロ構造)で積層した導電性に優れた積層構造を基板上に積層したことを特徴とする積層回路材料。
【請求項3】
前記拘束層と導体層を拘束層が最外層となるように両者を交合に積層した構造からなる積層構造を基板上に積層した回路材料であって、拘束層と導体層とが原子的整合状態で積層されていることを特徴とする請求項2に記載の積層回路材料。
【請求項4】
前記導体層と拘束層からなる回路材料において、その構造が拘束層/導体層/拘束層の3層構造、若しくは更に拘束層の面上に導体層/拘束層の2層構造を一回乃至複数回繰返し積層した構造からなる積層構造を基板上に積層した回路材料であって、拘束層と導体層並びに導体層と拘束層とが原子的整合状態で積層されていることを特徴とする請求項2、請求項3に記載の積層回路材料。
【請求項5】
前記導体層がCu、Au、Ag、Alのいずれかの元素から構成され、前記拘束層が、前記導体層の格子定数に近い格子定数を有する単一乃至複数の元素からなる結晶構造であることを特徴とする請求項2乃至請求項4に記載の積層回路材料。
【請求項6】
前記導体層が面心構造を基本構造とする結晶構造であることを特徴とする請求項2乃至請求項4に記載の積層回路材料。
【請求項7】
前記拘束層が単原子層若しくは複数原子層からなるCuPd,CuPt,CuAu、PtV、AgIn,AlZr、AuVから選択された少なくとも一つ以上の化合物層からなることを特徴とする請求項2乃至請求項6に記載の積層回路材料。
【請求項8】
前記拘束層及び前記表面層の両者の表面方位が(100)方位又は(111)方位のどちらかの方位を有することを特徴とする請求項2乃至請求項7に記載の積層回路材料。
【請求項9】
前記拘束層の最隣接原子間隔dと前記導体層の最隣接原子間隔dが以下の関係式(1)を満たすことを特徴とする請求項2乃至請求項6及び請求項8に記載の積層回路材料。
{(d−αd/(d1/2<0.09 (1)ここで、αは、1、2、3のいずれかの値である。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2011−155280(P2011−155280A)
【公開日】平成23年8月11日(2011.8.11)
【国際特許分類】
【出願番号】特願2011−56487(P2011−56487)
【出願日】平成23年3月15日(2011.3.15)
【分割の表示】特願2004−103231(P2004−103231)の分割
【原出願日】平成16年3月31日(2004.3.31)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】