電流検出回路および電流測定装置
【課題】電流の検出精度の低下を回避する。
【解決手段】負荷への出力電流Ｉ２を検出するために、ソース端子が電流入力部１１に接続されたトランジスタ素子２１と、素子２１のドレイン端子に接続された抵抗１４と、一端が抵抗１４の他端に接続されて抵抗１４と直列接続されると共に他端が電流出力部１２に接続された抵抗１５と、素子２１のゲート端子を接地する接地抵抗２２と、制御信号Ｓｃにより、一対の出力端子２３ｂ，２３ｃのうちの対応する出力端子と共通端子２３ｄとの間を短絡・開放させるＭＯＳトランジスタ素子Ｔｒａ，Ｔｒｂを有し、出力端子２３ｂが電流入力部１１に接続され、出力端子２３ｃが抵抗１５の一端に接続され、共通端子２３ｄが素子２１のゲート端子に接続されたフォトＭＯＳリレー２３とを備え、抵抗１４，１５の直列回路の両端が出力電流Ｉ２を検出するための検出点Ｐｖ１，Ｐｖ２として規定されている。
【解決手段】負荷への出力電流Ｉ２を検出するために、ソース端子が電流入力部１１に接続されたトランジスタ素子２１と、素子２１のドレイン端子に接続された抵抗１４と、一端が抵抗１４の他端に接続されて抵抗１４と直列接続されると共に他端が電流出力部１２に接続された抵抗１５と、素子２１のゲート端子を接地する接地抵抗２２と、制御信号Ｓｃにより、一対の出力端子２３ｂ，２３ｃのうちの対応する出力端子と共通端子２３ｄとの間を短絡・開放させるＭＯＳトランジスタ素子Ｔｒａ，Ｔｒｂを有し、出力端子２３ｂが電流入力部１１に接続され、出力端子２３ｃが抵抗１５の一端に接続され、共通端子２３ｄが素子２１のゲート端子に接続されたフォトＭＯＳリレー２３とを備え、抵抗１４，１５の直列回路の両端が出力電流Ｉ２を検出するための検出点Ｐｖ１，Ｐｖ２として規定されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出する負荷への出力電流の電流値に応じて電流検出抵抗を切り替え可能（つまり、電流測定レンジを切り替え可能）に構成された電流検出回路、およびこの電流検出回路を備えた電流測定装置に関するものである。
【背景技術】
【０００２】
この種の電流検出回路として下記の特許文献１に開示された電流検出回路を使用して、負荷への出力電流を検出することができる。この電流検出回路５０（従来の技術に記載されている電流検出回路）では、図２に示すように、電流の検出点５１と検出点５４との間にリレー５６および抵抗Ｒ１が並列に接続されると共に、検出点５４と検出点５５との間に抵抗Ｒ２が接続されている。検出点５１はアナログスイッチＳ１を介して、また検出点５４はアナログスイッチＳ２を介して、それぞれ電流測定回路５３の入力Ａに接続されている。また、検出点５５は、電流測定回路５３の入力Ｂに接続されている。
【０００３】
この場合、検出点５１には、電流源（図示せず）が接続され、検出点５５には負荷（図示せず）が接続される。また、抵抗Ｒ１と抵抗Ｒ２は電流検出抵抗であって、測定レンジに対応して切り換えて使用される。具体的には、抵抗Ｒ１は電流測定レンジが小電流測定の時に使用される。一方、抵抗Ｒ２は電流測定レンジが小電流測定の時と大電流測定の時に使用される。したがって、抵抗Ｒ１は、抵抗Ｒ２よりも大きな抵抗値に規定されている。
【０００４】
この電流検出回路では、検出点５１と検出点５５との間に負荷への出力電流が流れた場合、その電流値に比例した電圧が抵抗Ｒ１の両端間および抵抗Ｒ２の両端間にそれぞれ発生する。電流測定回路５３は、各入力Ａ，Ｂ間の電圧差を検出し、この電圧差と抵抗Ｒ１，Ｒ２の抵抗値から出力電流の電流値を測定する。
【０００５】
具体的には、電流測定レンジが小電流測定の時には、リレー５６がオフする。これにより、出力電流は抵抗Ｒ１，Ｒ２を通して流れる。電流測定回路５３は、アナログスイッチＳ１をオン、アナログスイッチＳ２をオフして、検出点５１と検出点５５との間に生じる電圧から出力電流の電流値を測定する。一方、電流測定レンジが大電流測定時には、リレー５６がオンする。これにより、出力電流は検出点５１から、リレー５６、検出点５４、抵抗Ｒ２および検出点５５の経路で流れる。電流測定回路５３は、アナログスイッチＳ１をオフ、アナログスイッチＳ２をオンし、検出点５４と検出点５５との間に生じる電圧から、検出点５１と検出点５５との間に流れる出力電流の電流値を測定する。
【０００６】
また、図示はしないが、上記の特許文献１には、リレー５６に代えて、ダイオードおよび定電流ダイオードを使用する電流検出回路についても開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−１２９０３０号公報（第２−３頁、第１−２図）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上記の各電流検出回路には、以下のような解決すべき課題が存在している。すなわち、この電流検出回路では、各検出点５１，５４，５５から配線を３本引き出して、そのうちの１本の配線は電流測定回路５３に直接接続し、他の２本の配線についてはアナログスイッチＳ１，Ｓ２を介在させて電流測定回路５３に接続し、電流測定レンジの切り換えに連動してアナログスイッチＳ１，Ｓ２をオン・オフさせることで、この他の２本の配線を電流測定回路５３に選択的に接続している。
【０００９】
しかしながら、電流検出抵抗としての抵抗Ｒ１，Ｒ２の端部に規定された検出点５１，５４，５５と電流測定回路５３とを３本の配線で接続して、このうちの２本を選択的に電流測定回路５３に接続する上記の各電流検出回路の構成では、上記したように電流測定回路５３に接続される２本の配線にアナログスイッチＳ１，Ｓ２を介在させる必要がある。このため、これらの配線の引き回しが複雑になったり、またこれらの配線が長くなったりすることに起因して、電流測定回路５３で測定される電流値が外来ノイズの影響を受けやすくなる。すなわち、これらの電流検出回路には、電流の検出精度が低下するおそれがあるという解決すべき課題が存在している。
【００１０】
本発明は、かかる課題を解決すべくなされたものであり、電流の検出精度の低下を回避し得る電流検出回路、およびこの電流検出回路を備えた電流測定装置を提供することを主目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく請求項１記載の電流検出回路は、電流入力部から入力される電流のうちの電流出力部から負荷に出力される出力電流を検出するための電流検出回路であって、ソース端子が前記電流入力部に接続されたＰチャンネル型トランジスタ素子と、前記Ｐチャンネル型トランジスタ素子のドレイン端子に一端が接続された第１電流検出抵抗と、一端が前記第１電流検出抵抗の他端に接続されることによって当該第１電流検出抵抗と直列接続されると共に他端が前記電流出力部に接続された第２電流検出抵抗と、前記Ｐチャンネル型トランジスタ素子のゲート端子を接地する接地抵抗と、入力端子に入力される制御信号によって発光・非発光が制御される発光素子、および当該発光素子と光電結合すると共に共通端子を基準として互いに逆極性で直列接続され、一対の出力端子のうちの対応する出力端子と前記共通端子との間を前記発光素子の発光・非発光に同期して短絡・開放させる一対のＭＯＳトランジスタ素子を有し、前記一対の出力端子のうちの一方の出力端子が前記電流入力部に接続され、かつ他方の出力端子が前記第２電流検出抵抗の一端に接続され、かつ共通端子が前記ゲート端子に接続されたフォトＭＯＳリレーとを備え、前記第１電流検出抵抗および前記第２電流検出抵抗の直列回路の両端が前記出力電流を検出するための検出点として規定されている。
【００１２】
また、請求項２記載の電流検出回路は、請求項１記載の電流検出回路において、前記Ｐチャンネル型トランジスタ素子は、Ｐチャンネル型のＭＯＳ電界効果トランジスタで構成されている。
【００１３】
請求項３記載の電流測定装置は、請求項１または２記載の電流検出回路と、前記一対の検出点に接続されて当該一対の検出点の電圧値を測定すると共に当該測定した電圧値と前記第１電流検出抵抗および前記第２電流検出抵抗の各抵抗値とに基づいて前記出力電流の電流値を測定する電流測定回路とを備えている。
【発明の効果】
【００１４】
請求項１記載の電流検出回路およびこの電流検出回路を備えた請求項３記載の電流測定装置によれば、第１電流検出抵抗および第２電流検出抵抗の直列回路の両端に規定された各検出点と電流測定回路との間を２本の配線で接続したままの状態で、第１電流検出抵抗および第２電流検出抵抗を使用する構成と、第２電流検出抵抗のみを使用する構成とを切り換えることが可能であるため、各検出点と電流測定回路とを接続する配線へのスイッチの配設を回避でき、これによってこれらの配線の引き回しが複雑になったり、これらの配線が長くなったりといった事態を回避することができる。したがって、この電流検出回路によれば、２本の電流検出抵抗、２本の配線および電流測定回路で構成される電圧検出ループを小さくすることができるため、外来ノイズの影響を低減することができる結果、出力電流の検出精度の低下を回避することができる。また、この電流測定装置によれば、このようにして電流検出回路で検出された２つの検出点間の電圧に基づいて、電流測定回路が出力電流を測定することにより、出力電流の測定精度の低下を回避することができる。
【００１５】
また、この電流検出回路およびこの電流測定装置によれば、一対のＭＯＳトランジスタ素子、一対の出力端子および共通端子を備えたフォトＭＯＳリレーをリレーとして使用してＰチャンネル型トランジスタ素子に対する短絡・開放制御を行う構成としたことにより、１つの制御信号でＰチャンネル型トランジスタ素子を確実に短絡・開放させて、２本の電流検出抵抗を使用する構成と、１本の電流検出抵抗のみを使用する構成とを切り換えることができる。
【００１６】
また、請求項２記載の電流検出回路およびこの電流検出回路を備えた請求項３記載の電流測定装置によれば、Ｐチャンネル型トランジスタ素子としてＰチャンネル型のＭＯＳ電界効果トランジスタを使用したことにより、オン抵抗の小さいＭＯＳ電界効果トランジスタを選定することでＰチャンネル型トランジスタ素子での電圧降下を小さくすることができる。したがって、この電流検出回路およびこの電流測定装置によれば、電流入力部および電流出力部間の電位差の少ない状態においても、出力電流を精度良く測定することができる。
【図面の簡単な説明】
【００１７】
【図１】電流検出回路２を有する電流測定装置１の回路図である。
【図２】従来の電流検出回路５０の回路図である。
【発明を実施するための形態】
【００１８】
以下、電流検出回路の実施の形態について、添付図面を参照して説明する。一例として、電流検出回路を有する電流測定装置について説明する。
【００１９】
最初に、電流測定装置１の構成について、図面を参照して説明する。
【００２０】
電流測定装置１は、図１に示すように、電流検出回路２と電流測定回路３とを少なくとも備えている。
【００２１】
電流検出回路２は、電流入力部１１、電流出力部１２、Ｐチャンネル型トランジスタ素子２１、抵抗１４，１５、接地抵抗２２、およびリレー２３を備えている。この場合、電流入力部１１には電流源（図示せず）が接続され、電流出力部１２には負荷（図示せず）が接続されて、電流検出回路２は、電流入力部１１から入力される電流Ｉ１のうちの電流出力部１２から負荷に出力される出力電流Ｉ２を検出する。
【００２２】
Ｐチャンネル型トランジスタ素子２１（以下、単に「トランジスタ素子２１」ともいう）は、一例として、Ｐチャンネル型のＭＯＳ電界効果型トランジスタで構成されて、ソース端子が電流入力部１１に接続されている。抵抗１４は、一端がトランジスタ素子２１のドレイン端子に接続されている。抵抗１５は、一端が抵抗１４の他端に接続されることによって抵抗１４と直列接続されると共に、他端が電流出力部１２に接続されている。この場合、トランジスタ素子２１のドレイン端子（抵抗１４，１５の直列回路の一端）および電流出力部１２（抵抗１４，１５の直列回路の他端）は、それぞれ検出点Ｐｖ１，Ｐｖ２として規定されている。なお、トランジスタ素子２１として、Ｐチャンネル型のＭＯＳ電界効果型トランジスタに代えて、Ｐチャンネル型の接合形電界効果型トランジスタを使用することもできるし、ＰＮＰ型のバイポーラトランジスタを使用することもできる。
【００２３】
接地抵抗２２は、トランジスタ素子２１のゲート端子とグランドとの間に接続されている。また、接地抵抗２２は、リレー２３の後述する出力端子２３ｂ，２３ｃが開放状態となっているときに、トランジスタ素子２１のゲート端子にグランド電位を付与する。この場合、ＭＯＳ電界効果型トランジスタのゲート漏れ電流は極めて小さい値（例えば、数μＡ以下）であるが、接地抵抗２２の抵抗値は、ゲート漏れ電流のみが接地抵抗２２に流れたときのゲート端子の電圧（接地抵抗２２での電圧降下で規定される電圧）がトランジスタ素子２１のソース端子の電圧（つまり、電流入力部１１の電圧）に対してゲート・ソース間遮断電圧以上低くなるように規定されている。
【００２４】
例えば、トランジスタ素子２１は、そのゲート漏れ電流が０．５μＡであり、そのゲート・ソース間遮断電圧が０．８Ｖから２．８Ｖの範囲であるとする。また、電流入力部１１の電圧についての最小値が３Ｖであるとする。この場合、接地抵抗２２によってトランジスタ素子２１をオン状態に移行させるためには、ゲート端子の電圧を０．２Ｖ（＝３−２．８）以下に規定する必要がある。この条件を満たす接地抵抗２２の抵抗値の範囲は４００ｋΩ（＝０．２Ｖ／０．５μＡ）以下となる。また、接地抵抗２２には、リレー２３の出力端子２３ｂ，２３ｃが短絡状態のときに電流Ｉ１の一部が流れるが、この一部の電流は少なくするのが好ましい。このため、この範囲内でできるだけ大きな値、本例では３００ｋΩを接地抵抗２２の抵抗値に規定する。このように接地抵抗２２の抵抗値を規定することにより、リレー２３の出力端子２３ｂ，２３ｃが開放状態のときに、接地抵抗２２の存在により、トランジスタ素子２１は確実にオン状態に移行する。
【００２５】
リレー２３は、入力端子２３ａに入力される制御信号Ｓｃにより、一対の出力端子２３ｂ，２３ｃのそれぞれと、共通端子２３ｄとの間を短絡・開放させる。また、リレー２３は、一対の出力端子２３ｂ，２３ｃのうちの一方の出力端子２３ｂが電流入力部１１に接続され、他方の出力端子２３ｃが抵抗１５の一端（抵抗１４との接続点）に接続されている。また、リレー２３は、その共通端子２３ｄがトランジスタ素子２１のゲート端子に接続されている。
【００２６】
具体的には、リレー２３は、フォトＭＯＳリレーであって、入力端子２３ａに入力される制御信号（この例では駆動電流）Ｓｃによって発光素子Ｄ１に対する発光・非発光が制御され、この発光素子Ｄ１と光電結合した一対のＭＯＳトランジスタ素子Ｔｒａ，Ｔｒｂ（共通端子２３ｄを基準として互いに逆極性で直列接続されたＮチャンネル型のＭＯＳトランジスタ素子Ｔｒａ，Ｔｒｂ。以下、「トランジスタ素子Ｔｒａ，Ｔｒｂ」ともいい、特に区別しないときには「トランジスタ素子Ｔｒ」ともいう）が発光素子Ｄ１の発光・非発光に連動してオン・オフ状態に移行して、トランジスタ素子Ｔｒａが出力端子２３ｂと共通端子２３ｄとの間を短絡・開放し、トランジスタ素子Ｔｒｂが出力端子２３ｃと共通端子２３ｄとの間を短絡・開放する。また、トランジスタ素子Ｔｒａによる出力端子２３ｂと共通端子２３ｄとの間の短絡・開放と、トランジスタ素子Ｔｒｂによる出力端子２３ｃと共通端子２３ｄとの間の短絡・開放とが連動して行われるため、一対の出力端子２３ｂ，２３ｃ間も発光素子Ｄ１の発光・非発光に連動して短絡・開放される。なお、ダイオードＤ２ａ，Ｄ２ｂはそれぞれ、トランジスタ素子Ｔｒａ，Ｔｒｂの寄生ダイオードである。
【００２７】
電流測定回路３は、２点間の電圧（直流電圧）を測定する電圧測定部を備え、電圧測定部によって測定された電圧と、各抵抗１４，１５の既知の抵抗値とに基づいて、電流検出回路２の電流出力部１２から負荷に出力される出力電流Ｉ２の電流値を測定（算出）する。
【００２８】
次に、電流測定装置１の動作について、電流検出回路２の動作と併せて図１を参照して説明する。
【００２９】
まず、低電流測定レンジ（例えば、１μＡ〜１００μＡの範囲の出力電流Ｉ２を測定する測定レンジ）での動作について説明する。この場合、リレー２３には制御信号Ｓｃが供給されない。これにより、リレー２３では、発光素子Ｄ１が非発光状態にあり、これに伴い、各トランジスタ素子Ｔｒはオフ状態に移行している。したがって、リレー２３では、各トランジスタ素子Ｔｒが、出力端子２３ｂと共通端子２３ｄとの間、および出力端子２３ｃと共通端子２３ｄとの間を開放状態に移行させている。
【００３０】
この状態において、電流測定装置１では、Ｐチャンネル型のＭＯＳ電界効果型トランジスタで構成されたトランジスタ素子２１のゲート端子が接地抵抗２２を介してグランドに接続されているため、上記したように、このゲート端子の電圧は、ソース端子を基準としたときに、ゲート・ソース間遮断電圧を超えて低くなる。このため、トランジスタ素子２１は、オン状態に移行する。また、トランジスタ素子２１のゲート端子には上記した程度のゲート漏れ電流が流れるが、トランジスタ素子２１に対して下流側（電流出力部１２側）に各抵抗１４，１５の直列回路が配設されているため、このゲート漏れ電流が出力電流Ｉ２に影響を与えることはない。これにより、電流入力部１１から入力した電流Ｉ１のうちの出力電流Ｉ２はすべて、抵抗１４および抵抗１５を経由して、電流出力部１２から出力される。このため、一対の検出点Ｐｖ１，Ｐｖ２間には、抵抗１４および抵抗１５の直列回路に出力電流Ｉ２が流れることによって発生する電圧降下により、検出点Ｐｖ２を基準として検出点Ｐｖ１が正電圧となる電圧Ｖ１が発生する。
【００３１】
電流測定回路３は、この電圧Ｖ１を測定し、この電圧Ｖ１と、この電圧Ｖ１が発生している抵抗１４および抵抗１５の直列回路についての直列合成抵抗値（Ｒ１＋Ｒ２）とに基づいて、具体的には、電圧Ｖ１を抵抗値（Ｒ１＋Ｒ２）で除算することにより、出力電流Ｉ２の電流値を算出する。
【００３２】
次いで、高電流測定レンジ（例えば、１００μＡ〜１００ｍＡの範囲の出力電流Ｉ２を測定する測定レンジ）での動作について説明する。この場合、リレー２３には制御信号Ｓｃが供給される。これにより、リレー２３では、発光素子Ｄ１が発光状態にあり、これに伴い、各トランジスタ素子Ｔｒはオン状態に移行している。したがって、リレー２３では、各トランジスタ素子Ｔｒが、出力端子２３ｂと共通端子２３ｄとの間、および出力端子２３ｃと共通端子２３ｄとの間を短絡状態に移行させている。
【００３３】
リレー２３の短絡状態での出力端子２３ｂと共通端子２３ｄとの間の抵抗値（この例では、トランジスタ素子Ｔｒａのオン抵抗）は、使用するフォトＭＯＳリレーを選別することにより、数Ω以下（好ましくは、数十ｍΩ〜数百ｍΩ程度）に抑えることが可能である。このため、一例として、この抵抗値が５００ｍΩのリレー２３を使用したときには、出力端子２３ｂと共通端子２３ｄとの間に流れる電流Ｉ１が１．６Ａになるまで、共通端子２３ｄを基準としたときの出力端子２３ｂの電圧は、トランジスタ素子２１のゲート・ソース間遮断電圧の最小値（０．８Ｖ）未満に維持される。つまり、トランジスタ素子２１はオフ状態に維持される。また、共通端子２３ｄは接地抵抗２２を介してグランドに接地されているため、電流Ｉ１の一部が接地抵抗２２を介してグランドに流れるが、接地抵抗２２は極めて大きな抵抗値（本例では３００ｋΩ）に規定されているため、その電流値は１０μＡ程度（＝３Ｖ／３００ｋΩ）に抑制されている。また、トランジスタ素子２１およびリレー２３に対して下流側（電流出力部１２側）に抵抗１５が配設されているため、このゲート漏れ電流が抵抗１５を流れる出力電流Ｉ２に影響を与えることはない。
【００３４】
これにより、電流入力部１１から入力される電流Ｉ１の電流値が１．６Ａ未満の状態において、電流入力部１１から入力した電流Ｉ１の多くは、リレー２３の出力端子２３ｂ、他の出力端子２３ｃおよび抵抗１５を経由して、電流出力部１２から出力電流Ｉ２として出力される。このため、一対の検出点Ｐｖ１，Ｐｖ２間には、抵抗１５に出力電流Ｉ２が流れることによって発生する電圧降下により、検出点Ｐｖ２を基準として検出点Ｐｖ１が正電圧となる電圧Ｖ１が発生する。
【００３５】
電流測定回路３は、この電圧Ｖ１を測定し、この電圧Ｖ１と、この電圧Ｖ１が発生している抵抗１５の抵抗値Ｒ２とに基づいて、具体的には、電圧Ｖ１を抵抗値Ｒ２で除算することにより、出力電流Ｉ２の電流値を算出する。この高電流測定レンジでは、抵抗値Ｒ２での電圧降下に基づいて出力電流Ｉ２の電流値を算出するため、電流値の大きな出力電流Ｉ２を正確に測定可能となっている。
【００３６】
このように、この電流検出回路２およびこの電流検出回路２を備えた電流測定装置１では、電流検出抵抗としての抵抗１４，１５に規定された検出点Ｐｖ１，Ｐｖ２と電流測定回路３との間を２本の配線で接続したままの状態で、２本の抵抗１４，１５を電流検出抵抗として使用する構成と、１本の抵抗１５のみを電流検出抵抗として使用する構成とを切り換えることが可能となっている。このため、この電流検出回路２およびこの電流測定装置１によれば、検出点Ｐｖ１，Ｐｖ２と電流測定回路３とを接続する配線へのスイッチ（アナログスイッチなど）の配設を回避でき、これによってこれらの配線の引き回しが複雑になったり、これらの配線が長くなったりといった事態を回避することができる。したがって、この電流検出回路２によれば、抵抗１４，１５、上記の２本の配線、および電流測定回路３で構成される電圧検出ループを小さくすることができるため、外来ノイズの影響を低減することができる結果、出力電流Ｉ２の検出精度の低下を回避することができる。また、この電流測定装置１によれば、このようにして電流検出回路２で検出された２つの検出点Ｐｖ１，Ｐｖ２間の電圧Ｖ１に基づいて、電流測定回路３が出力電流Ｉ２を測定することにより、出力電流Ｉ２の測定精度の低下を確実に回避することができる。
【００３７】
また、この電流検出回路２およびこの電流測定装置１によれば、一対のトランジスタ素子Ｔｒａ，Ｔｒｂを有し、かつ一対の出力端子２３ｂ，２３ｃおよび共通端子２３ｄを備えたフォトＭＯＳリレーをリレー２３として使用してトランジスタ素子２１に対する短絡・開放制御を行う構成としたことにより、１つの制御信号Ｓｃでトランジスタ素子２１を確実に短絡・開放させて、２本の抵抗１４，１５を電流検出抵抗として使用する構成と、１本の抵抗１５のみを電流検出抵抗として使用する構成とを切り換えることができる。
【００３８】
また、フォトＭＯＳリレーを使用したことにより、メカニカルリレーを使用した場合と比較して、切り換え時におけるチャッタリングの発生や、スパークの発生を確実に防止することができるため、電流検出回路２での出力電流Ｉ２の検出精度、ひいては電流測定装置１での出力電流Ｉ２の測定精度を十分に向上させることができる。また、フォトＭＯＳリレーはメカニカルリレーよりも耐久性に優れているため、電流検出回路２および電流測定装置１の耐久性についても十分に高めることができる。
【００３９】
また、この電流検出回路２およびこの電流測定装置１によれば、トランジスタ素子２１としてＭＯＳ電界効果トランジスタを使用したことにより、オン抵抗の小さいＭＯＳ電界効果トランジスタを選定することでトランジスタ素子２１での電圧降下を小さくすることができる。したがって、この電流検出回路２およびこの電流測定装置１によれば、電流入力部１１および電流出力部１２間の電位差の少ない状態においても、出力電流Ｉ２を精度良く測定することができる。
【符号の説明】
【００４０】
１ 電流測定装置
２ 電流検出回路
１４，１５ 抵抗
２３ リレー
２３ｂ，２３ｃ 出力端子
２１ トランジスタ素子
Ｐｖ１，Ｐｖ２ 検出点
Ｓｃ 制御信号
【技術分野】
【０００１】
本発明は、検出する負荷への出力電流の電流値に応じて電流検出抵抗を切り替え可能（つまり、電流測定レンジを切り替え可能）に構成された電流検出回路、およびこの電流検出回路を備えた電流測定装置に関するものである。
【背景技術】
【０００２】
この種の電流検出回路として下記の特許文献１に開示された電流検出回路を使用して、負荷への出力電流を検出することができる。この電流検出回路５０（従来の技術に記載されている電流検出回路）では、図２に示すように、電流の検出点５１と検出点５４との間にリレー５６および抵抗Ｒ１が並列に接続されると共に、検出点５４と検出点５５との間に抵抗Ｒ２が接続されている。検出点５１はアナログスイッチＳ１を介して、また検出点５４はアナログスイッチＳ２を介して、それぞれ電流測定回路５３の入力Ａに接続されている。また、検出点５５は、電流測定回路５３の入力Ｂに接続されている。
【０００３】
この場合、検出点５１には、電流源（図示せず）が接続され、検出点５５には負荷（図示せず）が接続される。また、抵抗Ｒ１と抵抗Ｒ２は電流検出抵抗であって、測定レンジに対応して切り換えて使用される。具体的には、抵抗Ｒ１は電流測定レンジが小電流測定の時に使用される。一方、抵抗Ｒ２は電流測定レンジが小電流測定の時と大電流測定の時に使用される。したがって、抵抗Ｒ１は、抵抗Ｒ２よりも大きな抵抗値に規定されている。
【０００４】
この電流検出回路では、検出点５１と検出点５５との間に負荷への出力電流が流れた場合、その電流値に比例した電圧が抵抗Ｒ１の両端間および抵抗Ｒ２の両端間にそれぞれ発生する。電流測定回路５３は、各入力Ａ，Ｂ間の電圧差を検出し、この電圧差と抵抗Ｒ１，Ｒ２の抵抗値から出力電流の電流値を測定する。
【０００５】
具体的には、電流測定レンジが小電流測定の時には、リレー５６がオフする。これにより、出力電流は抵抗Ｒ１，Ｒ２を通して流れる。電流測定回路５３は、アナログスイッチＳ１をオン、アナログスイッチＳ２をオフして、検出点５１と検出点５５との間に生じる電圧から出力電流の電流値を測定する。一方、電流測定レンジが大電流測定時には、リレー５６がオンする。これにより、出力電流は検出点５１から、リレー５６、検出点５４、抵抗Ｒ２および検出点５５の経路で流れる。電流測定回路５３は、アナログスイッチＳ１をオフ、アナログスイッチＳ２をオンし、検出点５４と検出点５５との間に生じる電圧から、検出点５１と検出点５５との間に流れる出力電流の電流値を測定する。
【０００６】
また、図示はしないが、上記の特許文献１には、リレー５６に代えて、ダイオードおよび定電流ダイオードを使用する電流検出回路についても開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−１２９０３０号公報（第２−３頁、第１−２図）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上記の各電流検出回路には、以下のような解決すべき課題が存在している。すなわち、この電流検出回路では、各検出点５１，５４，５５から配線を３本引き出して、そのうちの１本の配線は電流測定回路５３に直接接続し、他の２本の配線についてはアナログスイッチＳ１，Ｓ２を介在させて電流測定回路５３に接続し、電流測定レンジの切り換えに連動してアナログスイッチＳ１，Ｓ２をオン・オフさせることで、この他の２本の配線を電流測定回路５３に選択的に接続している。
【０００９】
しかしながら、電流検出抵抗としての抵抗Ｒ１，Ｒ２の端部に規定された検出点５１，５４，５５と電流測定回路５３とを３本の配線で接続して、このうちの２本を選択的に電流測定回路５３に接続する上記の各電流検出回路の構成では、上記したように電流測定回路５３に接続される２本の配線にアナログスイッチＳ１，Ｓ２を介在させる必要がある。このため、これらの配線の引き回しが複雑になったり、またこれらの配線が長くなったりすることに起因して、電流測定回路５３で測定される電流値が外来ノイズの影響を受けやすくなる。すなわち、これらの電流検出回路には、電流の検出精度が低下するおそれがあるという解決すべき課題が存在している。
【００１０】
本発明は、かかる課題を解決すべくなされたものであり、電流の検出精度の低下を回避し得る電流検出回路、およびこの電流検出回路を備えた電流測定装置を提供することを主目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく請求項１記載の電流検出回路は、電流入力部から入力される電流のうちの電流出力部から負荷に出力される出力電流を検出するための電流検出回路であって、ソース端子が前記電流入力部に接続されたＰチャンネル型トランジスタ素子と、前記Ｐチャンネル型トランジスタ素子のドレイン端子に一端が接続された第１電流検出抵抗と、一端が前記第１電流検出抵抗の他端に接続されることによって当該第１電流検出抵抗と直列接続されると共に他端が前記電流出力部に接続された第２電流検出抵抗と、前記Ｐチャンネル型トランジスタ素子のゲート端子を接地する接地抵抗と、入力端子に入力される制御信号によって発光・非発光が制御される発光素子、および当該発光素子と光電結合すると共に共通端子を基準として互いに逆極性で直列接続され、一対の出力端子のうちの対応する出力端子と前記共通端子との間を前記発光素子の発光・非発光に同期して短絡・開放させる一対のＭＯＳトランジスタ素子を有し、前記一対の出力端子のうちの一方の出力端子が前記電流入力部に接続され、かつ他方の出力端子が前記第２電流検出抵抗の一端に接続され、かつ共通端子が前記ゲート端子に接続されたフォトＭＯＳリレーとを備え、前記第１電流検出抵抗および前記第２電流検出抵抗の直列回路の両端が前記出力電流を検出するための検出点として規定されている。
【００１２】
また、請求項２記載の電流検出回路は、請求項１記載の電流検出回路において、前記Ｐチャンネル型トランジスタ素子は、Ｐチャンネル型のＭＯＳ電界効果トランジスタで構成されている。
【００１３】
請求項３記載の電流測定装置は、請求項１または２記載の電流検出回路と、前記一対の検出点に接続されて当該一対の検出点の電圧値を測定すると共に当該測定した電圧値と前記第１電流検出抵抗および前記第２電流検出抵抗の各抵抗値とに基づいて前記出力電流の電流値を測定する電流測定回路とを備えている。
【発明の効果】
【００１４】
請求項１記載の電流検出回路およびこの電流検出回路を備えた請求項３記載の電流測定装置によれば、第１電流検出抵抗および第２電流検出抵抗の直列回路の両端に規定された各検出点と電流測定回路との間を２本の配線で接続したままの状態で、第１電流検出抵抗および第２電流検出抵抗を使用する構成と、第２電流検出抵抗のみを使用する構成とを切り換えることが可能であるため、各検出点と電流測定回路とを接続する配線へのスイッチの配設を回避でき、これによってこれらの配線の引き回しが複雑になったり、これらの配線が長くなったりといった事態を回避することができる。したがって、この電流検出回路によれば、２本の電流検出抵抗、２本の配線および電流測定回路で構成される電圧検出ループを小さくすることができるため、外来ノイズの影響を低減することができる結果、出力電流の検出精度の低下を回避することができる。また、この電流測定装置によれば、このようにして電流検出回路で検出された２つの検出点間の電圧に基づいて、電流測定回路が出力電流を測定することにより、出力電流の測定精度の低下を回避することができる。
【００１５】
また、この電流検出回路およびこの電流測定装置によれば、一対のＭＯＳトランジスタ素子、一対の出力端子および共通端子を備えたフォトＭＯＳリレーをリレーとして使用してＰチャンネル型トランジスタ素子に対する短絡・開放制御を行う構成としたことにより、１つの制御信号でＰチャンネル型トランジスタ素子を確実に短絡・開放させて、２本の電流検出抵抗を使用する構成と、１本の電流検出抵抗のみを使用する構成とを切り換えることができる。
【００１６】
また、請求項２記載の電流検出回路およびこの電流検出回路を備えた請求項３記載の電流測定装置によれば、Ｐチャンネル型トランジスタ素子としてＰチャンネル型のＭＯＳ電界効果トランジスタを使用したことにより、オン抵抗の小さいＭＯＳ電界効果トランジスタを選定することでＰチャンネル型トランジスタ素子での電圧降下を小さくすることができる。したがって、この電流検出回路およびこの電流測定装置によれば、電流入力部および電流出力部間の電位差の少ない状態においても、出力電流を精度良く測定することができる。
【図面の簡単な説明】
【００１７】
【図１】電流検出回路２を有する電流測定装置１の回路図である。
【図２】従来の電流検出回路５０の回路図である。
【発明を実施するための形態】
【００１８】
以下、電流検出回路の実施の形態について、添付図面を参照して説明する。一例として、電流検出回路を有する電流測定装置について説明する。
【００１９】
最初に、電流測定装置１の構成について、図面を参照して説明する。
【００２０】
電流測定装置１は、図１に示すように、電流検出回路２と電流測定回路３とを少なくとも備えている。
【００２１】
電流検出回路２は、電流入力部１１、電流出力部１２、Ｐチャンネル型トランジスタ素子２１、抵抗１４，１５、接地抵抗２２、およびリレー２３を備えている。この場合、電流入力部１１には電流源（図示せず）が接続され、電流出力部１２には負荷（図示せず）が接続されて、電流検出回路２は、電流入力部１１から入力される電流Ｉ１のうちの電流出力部１２から負荷に出力される出力電流Ｉ２を検出する。
【００２２】
Ｐチャンネル型トランジスタ素子２１（以下、単に「トランジスタ素子２１」ともいう）は、一例として、Ｐチャンネル型のＭＯＳ電界効果型トランジスタで構成されて、ソース端子が電流入力部１１に接続されている。抵抗１４は、一端がトランジスタ素子２１のドレイン端子に接続されている。抵抗１５は、一端が抵抗１４の他端に接続されることによって抵抗１４と直列接続されると共に、他端が電流出力部１２に接続されている。この場合、トランジスタ素子２１のドレイン端子（抵抗１４，１５の直列回路の一端）および電流出力部１２（抵抗１４，１５の直列回路の他端）は、それぞれ検出点Ｐｖ１，Ｐｖ２として規定されている。なお、トランジスタ素子２１として、Ｐチャンネル型のＭＯＳ電界効果型トランジスタに代えて、Ｐチャンネル型の接合形電界効果型トランジスタを使用することもできるし、ＰＮＰ型のバイポーラトランジスタを使用することもできる。
【００２３】
接地抵抗２２は、トランジスタ素子２１のゲート端子とグランドとの間に接続されている。また、接地抵抗２２は、リレー２３の後述する出力端子２３ｂ，２３ｃが開放状態となっているときに、トランジスタ素子２１のゲート端子にグランド電位を付与する。この場合、ＭＯＳ電界効果型トランジスタのゲート漏れ電流は極めて小さい値（例えば、数μＡ以下）であるが、接地抵抗２２の抵抗値は、ゲート漏れ電流のみが接地抵抗２２に流れたときのゲート端子の電圧（接地抵抗２２での電圧降下で規定される電圧）がトランジスタ素子２１のソース端子の電圧（つまり、電流入力部１１の電圧）に対してゲート・ソース間遮断電圧以上低くなるように規定されている。
【００２４】
例えば、トランジスタ素子２１は、そのゲート漏れ電流が０．５μＡであり、そのゲート・ソース間遮断電圧が０．８Ｖから２．８Ｖの範囲であるとする。また、電流入力部１１の電圧についての最小値が３Ｖであるとする。この場合、接地抵抗２２によってトランジスタ素子２１をオン状態に移行させるためには、ゲート端子の電圧を０．２Ｖ（＝３−２．８）以下に規定する必要がある。この条件を満たす接地抵抗２２の抵抗値の範囲は４００ｋΩ（＝０．２Ｖ／０．５μＡ）以下となる。また、接地抵抗２２には、リレー２３の出力端子２３ｂ，２３ｃが短絡状態のときに電流Ｉ１の一部が流れるが、この一部の電流は少なくするのが好ましい。このため、この範囲内でできるだけ大きな値、本例では３００ｋΩを接地抵抗２２の抵抗値に規定する。このように接地抵抗２２の抵抗値を規定することにより、リレー２３の出力端子２３ｂ，２３ｃが開放状態のときに、接地抵抗２２の存在により、トランジスタ素子２１は確実にオン状態に移行する。
【００２５】
リレー２３は、入力端子２３ａに入力される制御信号Ｓｃにより、一対の出力端子２３ｂ，２３ｃのそれぞれと、共通端子２３ｄとの間を短絡・開放させる。また、リレー２３は、一対の出力端子２３ｂ，２３ｃのうちの一方の出力端子２３ｂが電流入力部１１に接続され、他方の出力端子２３ｃが抵抗１５の一端（抵抗１４との接続点）に接続されている。また、リレー２３は、その共通端子２３ｄがトランジスタ素子２１のゲート端子に接続されている。
【００２６】
具体的には、リレー２３は、フォトＭＯＳリレーであって、入力端子２３ａに入力される制御信号（この例では駆動電流）Ｓｃによって発光素子Ｄ１に対する発光・非発光が制御され、この発光素子Ｄ１と光電結合した一対のＭＯＳトランジスタ素子Ｔｒａ，Ｔｒｂ（共通端子２３ｄを基準として互いに逆極性で直列接続されたＮチャンネル型のＭＯＳトランジスタ素子Ｔｒａ，Ｔｒｂ。以下、「トランジスタ素子Ｔｒａ，Ｔｒｂ」ともいい、特に区別しないときには「トランジスタ素子Ｔｒ」ともいう）が発光素子Ｄ１の発光・非発光に連動してオン・オフ状態に移行して、トランジスタ素子Ｔｒａが出力端子２３ｂと共通端子２３ｄとの間を短絡・開放し、トランジスタ素子Ｔｒｂが出力端子２３ｃと共通端子２３ｄとの間を短絡・開放する。また、トランジスタ素子Ｔｒａによる出力端子２３ｂと共通端子２３ｄとの間の短絡・開放と、トランジスタ素子Ｔｒｂによる出力端子２３ｃと共通端子２３ｄとの間の短絡・開放とが連動して行われるため、一対の出力端子２３ｂ，２３ｃ間も発光素子Ｄ１の発光・非発光に連動して短絡・開放される。なお、ダイオードＤ２ａ，Ｄ２ｂはそれぞれ、トランジスタ素子Ｔｒａ，Ｔｒｂの寄生ダイオードである。
【００２７】
電流測定回路３は、２点間の電圧（直流電圧）を測定する電圧測定部を備え、電圧測定部によって測定された電圧と、各抵抗１４，１５の既知の抵抗値とに基づいて、電流検出回路２の電流出力部１２から負荷に出力される出力電流Ｉ２の電流値を測定（算出）する。
【００２８】
次に、電流測定装置１の動作について、電流検出回路２の動作と併せて図１を参照して説明する。
【００２９】
まず、低電流測定レンジ（例えば、１μＡ〜１００μＡの範囲の出力電流Ｉ２を測定する測定レンジ）での動作について説明する。この場合、リレー２３には制御信号Ｓｃが供給されない。これにより、リレー２３では、発光素子Ｄ１が非発光状態にあり、これに伴い、各トランジスタ素子Ｔｒはオフ状態に移行している。したがって、リレー２３では、各トランジスタ素子Ｔｒが、出力端子２３ｂと共通端子２３ｄとの間、および出力端子２３ｃと共通端子２３ｄとの間を開放状態に移行させている。
【００３０】
この状態において、電流測定装置１では、Ｐチャンネル型のＭＯＳ電界効果型トランジスタで構成されたトランジスタ素子２１のゲート端子が接地抵抗２２を介してグランドに接続されているため、上記したように、このゲート端子の電圧は、ソース端子を基準としたときに、ゲート・ソース間遮断電圧を超えて低くなる。このため、トランジスタ素子２１は、オン状態に移行する。また、トランジスタ素子２１のゲート端子には上記した程度のゲート漏れ電流が流れるが、トランジスタ素子２１に対して下流側（電流出力部１２側）に各抵抗１４，１５の直列回路が配設されているため、このゲート漏れ電流が出力電流Ｉ２に影響を与えることはない。これにより、電流入力部１１から入力した電流Ｉ１のうちの出力電流Ｉ２はすべて、抵抗１４および抵抗１５を経由して、電流出力部１２から出力される。このため、一対の検出点Ｐｖ１，Ｐｖ２間には、抵抗１４および抵抗１５の直列回路に出力電流Ｉ２が流れることによって発生する電圧降下により、検出点Ｐｖ２を基準として検出点Ｐｖ１が正電圧となる電圧Ｖ１が発生する。
【００３１】
電流測定回路３は、この電圧Ｖ１を測定し、この電圧Ｖ１と、この電圧Ｖ１が発生している抵抗１４および抵抗１５の直列回路についての直列合成抵抗値（Ｒ１＋Ｒ２）とに基づいて、具体的には、電圧Ｖ１を抵抗値（Ｒ１＋Ｒ２）で除算することにより、出力電流Ｉ２の電流値を算出する。
【００３２】
次いで、高電流測定レンジ（例えば、１００μＡ〜１００ｍＡの範囲の出力電流Ｉ２を測定する測定レンジ）での動作について説明する。この場合、リレー２３には制御信号Ｓｃが供給される。これにより、リレー２３では、発光素子Ｄ１が発光状態にあり、これに伴い、各トランジスタ素子Ｔｒはオン状態に移行している。したがって、リレー２３では、各トランジスタ素子Ｔｒが、出力端子２３ｂと共通端子２３ｄとの間、および出力端子２３ｃと共通端子２３ｄとの間を短絡状態に移行させている。
【００３３】
リレー２３の短絡状態での出力端子２３ｂと共通端子２３ｄとの間の抵抗値（この例では、トランジスタ素子Ｔｒａのオン抵抗）は、使用するフォトＭＯＳリレーを選別することにより、数Ω以下（好ましくは、数十ｍΩ〜数百ｍΩ程度）に抑えることが可能である。このため、一例として、この抵抗値が５００ｍΩのリレー２３を使用したときには、出力端子２３ｂと共通端子２３ｄとの間に流れる電流Ｉ１が１．６Ａになるまで、共通端子２３ｄを基準としたときの出力端子２３ｂの電圧は、トランジスタ素子２１のゲート・ソース間遮断電圧の最小値（０．８Ｖ）未満に維持される。つまり、トランジスタ素子２１はオフ状態に維持される。また、共通端子２３ｄは接地抵抗２２を介してグランドに接地されているため、電流Ｉ１の一部が接地抵抗２２を介してグランドに流れるが、接地抵抗２２は極めて大きな抵抗値（本例では３００ｋΩ）に規定されているため、その電流値は１０μＡ程度（＝３Ｖ／３００ｋΩ）に抑制されている。また、トランジスタ素子２１およびリレー２３に対して下流側（電流出力部１２側）に抵抗１５が配設されているため、このゲート漏れ電流が抵抗１５を流れる出力電流Ｉ２に影響を与えることはない。
【００３４】
これにより、電流入力部１１から入力される電流Ｉ１の電流値が１．６Ａ未満の状態において、電流入力部１１から入力した電流Ｉ１の多くは、リレー２３の出力端子２３ｂ、他の出力端子２３ｃおよび抵抗１５を経由して、電流出力部１２から出力電流Ｉ２として出力される。このため、一対の検出点Ｐｖ１，Ｐｖ２間には、抵抗１５に出力電流Ｉ２が流れることによって発生する電圧降下により、検出点Ｐｖ２を基準として検出点Ｐｖ１が正電圧となる電圧Ｖ１が発生する。
【００３５】
電流測定回路３は、この電圧Ｖ１を測定し、この電圧Ｖ１と、この電圧Ｖ１が発生している抵抗１５の抵抗値Ｒ２とに基づいて、具体的には、電圧Ｖ１を抵抗値Ｒ２で除算することにより、出力電流Ｉ２の電流値を算出する。この高電流測定レンジでは、抵抗値Ｒ２での電圧降下に基づいて出力電流Ｉ２の電流値を算出するため、電流値の大きな出力電流Ｉ２を正確に測定可能となっている。
【００３６】
このように、この電流検出回路２およびこの電流検出回路２を備えた電流測定装置１では、電流検出抵抗としての抵抗１４，１５に規定された検出点Ｐｖ１，Ｐｖ２と電流測定回路３との間を２本の配線で接続したままの状態で、２本の抵抗１４，１５を電流検出抵抗として使用する構成と、１本の抵抗１５のみを電流検出抵抗として使用する構成とを切り換えることが可能となっている。このため、この電流検出回路２およびこの電流測定装置１によれば、検出点Ｐｖ１，Ｐｖ２と電流測定回路３とを接続する配線へのスイッチ（アナログスイッチなど）の配設を回避でき、これによってこれらの配線の引き回しが複雑になったり、これらの配線が長くなったりといった事態を回避することができる。したがって、この電流検出回路２によれば、抵抗１４，１５、上記の２本の配線、および電流測定回路３で構成される電圧検出ループを小さくすることができるため、外来ノイズの影響を低減することができる結果、出力電流Ｉ２の検出精度の低下を回避することができる。また、この電流測定装置１によれば、このようにして電流検出回路２で検出された２つの検出点Ｐｖ１，Ｐｖ２間の電圧Ｖ１に基づいて、電流測定回路３が出力電流Ｉ２を測定することにより、出力電流Ｉ２の測定精度の低下を確実に回避することができる。
【００３７】
また、この電流検出回路２およびこの電流測定装置１によれば、一対のトランジスタ素子Ｔｒａ，Ｔｒｂを有し、かつ一対の出力端子２３ｂ，２３ｃおよび共通端子２３ｄを備えたフォトＭＯＳリレーをリレー２３として使用してトランジスタ素子２１に対する短絡・開放制御を行う構成としたことにより、１つの制御信号Ｓｃでトランジスタ素子２１を確実に短絡・開放させて、２本の抵抗１４，１５を電流検出抵抗として使用する構成と、１本の抵抗１５のみを電流検出抵抗として使用する構成とを切り換えることができる。
【００３８】
また、フォトＭＯＳリレーを使用したことにより、メカニカルリレーを使用した場合と比較して、切り換え時におけるチャッタリングの発生や、スパークの発生を確実に防止することができるため、電流検出回路２での出力電流Ｉ２の検出精度、ひいては電流測定装置１での出力電流Ｉ２の測定精度を十分に向上させることができる。また、フォトＭＯＳリレーはメカニカルリレーよりも耐久性に優れているため、電流検出回路２および電流測定装置１の耐久性についても十分に高めることができる。
【００３９】
また、この電流検出回路２およびこの電流測定装置１によれば、トランジスタ素子２１としてＭＯＳ電界効果トランジスタを使用したことにより、オン抵抗の小さいＭＯＳ電界効果トランジスタを選定することでトランジスタ素子２１での電圧降下を小さくすることができる。したがって、この電流検出回路２およびこの電流測定装置１によれば、電流入力部１１および電流出力部１２間の電位差の少ない状態においても、出力電流Ｉ２を精度良く測定することができる。
【符号の説明】
【００４０】
１ 電流測定装置
２ 電流検出回路
１４，１５ 抵抗
２３ リレー
２３ｂ，２３ｃ 出力端子
２１ トランジスタ素子
Ｐｖ１，Ｐｖ２ 検出点
Ｓｃ 制御信号
【特許請求の範囲】
【請求項１】
電流入力部から入力される電流のうちの電流出力部から負荷に出力される出力電流を検出するための電流検出回路であって、
ソース端子が前記電流入力部に接続されたＰチャンネル型トランジスタ素子と、
前記Ｐチャンネル型トランジスタ素子のドレイン端子に一端が接続された第１電流検出抵抗と、
一端が前記第１電流検出抵抗の他端に接続されることによって当該第１電流検出抵抗と直列接続されると共に他端が前記電流出力部に接続された第２電流検出抵抗と、
前記Ｐチャンネル型トランジスタ素子のゲート端子を接地する接地抵抗と、
入力端子に入力される制御信号によって発光・非発光が制御される発光素子、および当該発光素子と光電結合すると共に共通端子を基準として互いに逆極性で直列接続され、一対の出力端子のうちの対応する出力端子と前記共通端子との間を前記発光素子の発光・非発光に同期して短絡・開放させる一対のＭＯＳトランジスタ素子を有し、前記一対の出力端子のうちの一方の出力端子が前記電流入力部に接続され、かつ他方の出力端子が前記第２電流検出抵抗の一端に接続され、かつ共通端子が前記ゲート端子に接続されたフォトＭＯＳリレーとを備え、
前記第１電流検出抵抗および前記第２電流検出抵抗の直列回路の両端が前記出力電流を検出するための検出点として規定されている電流検出回路。
【請求項２】
前記Ｐチャンネル型トランジスタ素子は、Ｐチャンネル型のＭＯＳ電界効果トランジスタで構成されている請求項１記載の電流検出回路。
【請求項３】
請求項１または２記載の電流検出回路と、
前記一対の検出点に接続されて当該一対の検出点の電圧値を測定すると共に当該測定した電圧値と前記第１電流検出抵抗および前記第２電流検出抵抗の各抵抗値とに基づいて前記出力電流の電流値を測定する電流測定回路とを備えている電流測定装置。
【請求項１】
電流入力部から入力される電流のうちの電流出力部から負荷に出力される出力電流を検出するための電流検出回路であって、
ソース端子が前記電流入力部に接続されたＰチャンネル型トランジスタ素子と、
前記Ｐチャンネル型トランジスタ素子のドレイン端子に一端が接続された第１電流検出抵抗と、
一端が前記第１電流検出抵抗の他端に接続されることによって当該第１電流検出抵抗と直列接続されると共に他端が前記電流出力部に接続された第２電流検出抵抗と、
前記Ｐチャンネル型トランジスタ素子のゲート端子を接地する接地抵抗と、
入力端子に入力される制御信号によって発光・非発光が制御される発光素子、および当該発光素子と光電結合すると共に共通端子を基準として互いに逆極性で直列接続され、一対の出力端子のうちの対応する出力端子と前記共通端子との間を前記発光素子の発光・非発光に同期して短絡・開放させる一対のＭＯＳトランジスタ素子を有し、前記一対の出力端子のうちの一方の出力端子が前記電流入力部に接続され、かつ他方の出力端子が前記第２電流検出抵抗の一端に接続され、かつ共通端子が前記ゲート端子に接続されたフォトＭＯＳリレーとを備え、
前記第１電流検出抵抗および前記第２電流検出抵抗の直列回路の両端が前記出力電流を検出するための検出点として規定されている電流検出回路。
【請求項２】
前記Ｐチャンネル型トランジスタ素子は、Ｐチャンネル型のＭＯＳ電界効果トランジスタで構成されている請求項１記載の電流検出回路。
【請求項３】
請求項１または２記載の電流検出回路と、
前記一対の検出点に接続されて当該一対の検出点の電圧値を測定すると共に当該測定した電圧値と前記第１電流検出抵抗および前記第２電流検出抵抗の各抵抗値とに基づいて前記出力電流の電流値を測定する電流測定回路とを備えている電流測定装置。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−４４７００（Ｐ２０１３−４４７００Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８４５８５（Ｐ２０１１−１８４５８５）
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（０００２２７１８０）日置電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（０００２２７１８０）日置電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]