説明

電源回路

【課題】 交流電源電圧から直流電圧を生成して出力する電源回路であって、接続される負荷抵抗の抵抗値の変動によって出力電圧が変動しない電源回路を提供すること。
【解決手段】 電源回路1は、入力される交流電源電圧を整流して直流電圧を出力する第1整流回路2と、入力される交流電源電圧を整流して直流電圧を出力する第2整流回路3と、トランジスタQ3を含み、トランジスタQ3がオン状態になることにより、第1整流回路2からの電圧を出力し、トランジスタQ3がオフ状態になることにより、第1整流回路2からの電圧を出力しない出力回路5と、第2整流回路3からの電圧が所定電圧以上であるか否かを検出し、第2整流回路3からの電圧が所定電圧以上である場合にトランジスタQ3をオフ状態に制御し、第2整流回路3からの電圧が所定電圧未満である場合にトランジスタQ3をオン状態に制御する電圧検出回路4とを備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力される交流電源電圧から直流電圧を生成し、出力する電源回路に関する。
【背景技術】
【0002】
図4は、従来の電源回路100を示す回路図である。この電源回路100によると、入力される交流電源電圧が整流回路D11によって全波整流され、トランジスタQ13がオン状態のときに整流回路D11からの電圧が負荷抵抗R5に出力され、トランジスタQ13がオフ状態のときに整流回路D11からの電圧が負荷抵抗R5に出力されない。整流回路D11からの電圧は抵抗R11及びR12を介してツェナーダイオードD12のカソードに供給されており、この電圧がツェナー電圧以上になると、ツェナーダイオードがオン状態になる。これにより、トランジスタQ11がオン状態になり、トランジスタQ12がオフ状態になり、トランジスタ13がオフ状態になる。その結果、整流回路D11の出力電圧がツェナー電圧以上の大きな振幅値になると、トランジスタQ13がオフ状態になり、電源回路100から出力電圧が出力されなくなる。
【0003】
電源回路100には以下の問題がある。負荷抵抗R5の抵抗値が変動すると、電源回路100の出力電圧が変動すると共に、電源回路100の出力端に接続されている整流回路D11の出力端の電圧も変動する。ここで、ツェナーダイオードD12のカソードは整流回路D11の出力端に接続されているので、負荷抵抗R5の抵抗値が変動することにより、ツェナーダイオードD12のカソードに供給される電圧が変動する。その結果、入力される交流電源電圧の変動だけでなく、負荷抵抗R5の抵抗値の変動によっても、トランジスタQ13をオン状態又はオフ状態にするタイミングが変わってしまい、負荷抵抗R5の変動によって電源回路100から出力される電圧値が変化してしまう。
【0004】
図5は、電源回路100において、負荷抵抗を100Ω、200Ω及び500Ωとした場合のそれぞれにおける電源回路100の出力電圧を示すシミュレーション結果である。負荷抵抗を小さくするほど出力電圧の振幅値が小さくなり、出力電圧が負荷抵抗によって変動していることが分かる。
【0005】
【特許文献1】特開平5−236753号
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、交流電源電圧から直流電圧を生成して出力する電源回路であって、接続される負荷抵抗の抵抗値の変動によって出力電圧が変動しない電源回路を提供することにある。
【課題を解決するための手段】
【0007】
本発明の好ましい実施形態による電源回路は、入力される交流電源電圧を整流して直流電圧を出力する第1整流回路と、入力される交流電源電圧を整流して直流電圧を出力する第2整流回路と、前記第1整流回路からの電圧が供給され、トランジスタを含み、前記トランジスタがオン状態になることにより、前記第1整流回路からの電圧を出力し、前記トランジスタがオフ状態になることにより、前記第1整流回路からの電圧を出力しない出力回路と、前記第2整流回路からの電圧が所定電圧以上であるか否かを検出し、前記第2整流回路からの電圧が所定電圧以上である場合に前記トランジスタをオフ状態に制御し、前記第2整流回路からの電圧が所定電圧未満である場合に前記トランジスタをオン状態に制御する電圧検出回路とを備える。
【0008】
電圧検出回路が検出する電圧は、負荷に電圧を供給する第1整流回路ではなく、負荷に電圧を供給しない第2整流回路からの電圧である。従って、負荷抵抗の抵抗値の変動によって第1整流回路の出力電圧の振幅値が変動した場合であっても、電圧検出回路が検出する電圧は変動しない。その結果、負荷抵抗の抵抗値の変動によって、トランジスタがオンオフするタイミングが変動することがなく、出力電圧が変動することを防止することができる。
【0009】
好ましい実施形態においては、前記電圧検出回路がツェナーダイオードを含み、前記所定電圧が前記ツェナーダイオードのツェナー電圧であり、前記第2整流回路からの電圧がツェナー電圧以上である場合に前記ツェナーダイオードがオン状態になることにより、前記トランジスタをオフ状態に制御し、前記第2整流回路からの電圧がツェナー電圧未満である場合に前記ツェナーダイオードがオフ状態になることにより、前記トランジスタをオン状態に制御する。
【0010】
好ましい実施形態においては、前記出力回路の出力電圧を前記第2整流回路からの電圧に加算して前記電圧検出回路に供給する帰還回路をさらに備える。
【0011】
この場合、交流電源電圧の振幅値が所定電圧未満であるが、負荷抵抗の抵抗値の影響で出力回路の出力電圧が大きい場合に、出力回路の出力電圧が電圧検出回路に供給されることにより、電圧検出回路がトランジスタをオフ状態に制御し、出力回路が出力電圧を出力しないようにすることができる。
【発明の効果】
【0012】
接続される負荷抵抗の抵抗値の変動によって出力電圧が変動しない電源回路を提供することができる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による電源回路1を示す概略回路図である。電源回路1は、第1整流回路2と、第2整流回路3と、電圧検出回路4と、出力回路5とを備えている。
【0014】
第1整流回路2は、交流電源電圧が入力され、入力された交流電源電圧を全波整流し、かつ、平滑して、直流電圧を出力回路5に出力する。第1整流回路2は、例えば、ダイオードD1〜D4及びコンデンサC1を含む。ダイオードD1のカソードとダイオードD2のアノードとの接続点、及び、ダイオードD3のカソードとダイオードD4のアノードとの接続点はそれぞれ商用交流電源に接続されており、ダイオードD1とダイオードD3のアノード同士が接続され、ダイオードD2とダイオードD4のカソード同士が接続されている。また、ダイオードD2のカソードとダイオードD4のカソードとの接続点は、出力回路5のトランジスタQ3のエミッタに接続され、かつ、平滑用のコンデンサC1を介して接地電位に接続されている。
【0015】
第2整流回路3は、交流電源電圧が入力され、入力された交流電源電圧を全波整流し、電圧検出回路4(詳細には抵抗R1を介してツェナーダイオードD7のカソード)に供給する。第2整流回路3は、第1整流回路2に対して別途独立して並列に商用交流電源に接続されている。第2整流回路3は、負荷抵抗R5に電圧を供給しない(すなわち、負荷抵抗R5に直接接続されていない)整流回路である。第2整流回路3は、ダイオードD5及びD6を含む。ダイオードD5及びD6の両アノードは商用交流電源に接続され、両カソードは電圧検出回路4の抵抗R1に接続されている。
【0016】
電圧検出回路4は、第2整流回路3からの電圧が供給され、第2整流回路3からの電圧が所定電圧以上であるか否かを検出する。電圧検出回路4は、第2整流回路3からの電圧が所定電圧以上である場合に、出力電圧を出力させないよう出力回路5を制御し(詳細にはトランジスタQ3をオフ状態に制御し)、第2整流回路3からの電圧が所定電圧未満である場合に、出力電圧を出力させるように出力回路5を制御する(詳細にはトランジスタQ3をオン状態に制御する)。電圧検出回路4が第1整流回路2からの電圧ではなく、第2整流回路3からの電圧を検出することにより、負荷抵抗R5の抵抗値の変動によってもトランジスタQ3をオンオフさせるタイミングの変動を防止できる。
【0017】
電圧検出回路4は、ツェナーダイオードD7と、抵抗R1、R2とを含む。ツェナーダイオードD7のカソードは、抵抗R1を介して第2整流回路3の出力端であるダイオードD5及びD6の両カソードに接続されている。ツェナーダイオードD7のアノードは、抵抗R2を介して接地電位に接続され、かつ、出力回路5のトランジスタQ1のベースに接続されている。ツェナーダイオードD7は、第2整流回路3から抵抗R1を介して供給される電圧がツェナー電圧(例えば13V)以上である場合にオン状態になり、トランジスタQ3をオフ状態に制御する。一方、ツェナーダイオードD7は、第2整流回路3から抵抗R1を介して供給される電圧がツェナー電圧未満である場合にオフ状態になり、トランジスタQ3をオン状態に制御する。
【0018】
出力回路5は、電圧検出回路4のツェナーダイオードD7のオンオフによって状態が制御され、第1整流回路2から供給される電圧を電源回路1の出力電圧として出力する出力状態と、第1整流回路2から供給される電圧を電源回路1の出力電圧として出力しない非出力状態とを切り換える。出力回路5は、トランジスタQ1〜Q3と、抵抗R3、R4と、コンデンサC2とを含む。
【0019】
トランジスタQ1は、ベースがツェナーダイオードD7のアノードに接続され、コレクタが抵抗R3を介してトランジスタQ3のエミッタと、第1整流回路2の出力端であるダイオードD2及びD4の両カソードとに接続され、エミッタが接地電位に接続されている。トランジスタQ2は、ベースがトランジスタQ1のコレクタに接続され、コレクタが抵抗R4を介してトランジスタQ3のベースに接続され、エミッタが接地電位に接続されている。トランジスタQ3は、エミッタが第1整流回路2の出力端であるダイオードD2及びD4の両カソードに接続され、コレクタが平滑用のコンデンサC2を介して接地電位に接続され、かつ、電源回路1の出力端として負荷抵抗R5に接続されている。
【0020】
ツェナーダイオードD7がオフ状態のときには、トランジスタQ1がオフ状態になり、トランジスタQ2がオン状態になり、トランジスタQ3がオン状態になるので、第1整流回路2からの電圧が負荷抵抗R5に出力される。ツェナーダイオードD7がオン状態のときには、トランジスタQ1がオン状態になり、トランジスタQ2がオフ状態になり、トランジスタQ3がオフ状態になるので、第1整流回路2からの電圧が負荷抵抗R5に出力されない。
【0021】
以上の構成を有する電源回路1についてその動作及び作用効果を説明する。交流電源電圧が電源回路1に入力されると、第1整流回路2は、交流電源電圧を整流及び平滑して出力回路5のトランジスタQ3に供給する。また、第2整流回路3は、交流電源電圧を整流して電圧検出回路4のツェナーダイオードD7のカソードに供給する。
【0022】
第2整流回路3から電圧検出回路4に供給される電圧がツェナーダイオードD7のツェナー電圧未満である(すなわち振幅値が小さい)場合には、ツェナーダイオードD7がオフ状態になる。これにより、トランジスタQ1は、ベースが接地電位に接続された状態になり電流が流れずにオフ状態になる。また、トランジスタQ2は、ベースに第1整流回路2からの電圧が供給されてオン状態になる。また、トランジスタQ3は、ベースが接地電位に接続された状態になり、オン状態になる。その結果、第1整流回路2からの電圧がトランジスタQ3を介して負荷抵抗R5に出力される。
【0023】
一方、第2整流回路3から電圧検出回路4に供給される電圧がツェナーダイオードD7のツェナー電圧以上である(すなわち振幅値が大きい)場合には、ツェナーダイオードD7がオン状態になる。これにより、トランジスタQ1は、ベースに第2整流回路3からの電圧が供給され、電流が流れてオン状態になる。また、トランジスタQ2は、ベースが接地電位に接続された状態になり、オフ状態になる。また、トランジスタQ3は、ベースが接地電位に接続されない状態になり、オフ状態になる。その結果、第1整流回路2からの電圧がトランジスタQ3を介して負荷抵抗R5に出力されない。
【0024】
このように、第2整流回路3からの電圧の振幅値が大きいことが電圧検出回路4によって検出された場合には、トランジスタQ3をオフ状態に制御することにより、電源回路1から出力電圧が出力されることが阻止される。その結果、大きな出力電圧が負荷抵抗R5に供給されることを防止できる。
【0025】
ここで、電源回路1では、トランジスタQ3のオン状態とオフ状態とを切り換えるために電圧検出回路4が検出する電圧(ツェナーダイオードD7のカソードに供給する電圧)として、第1整流回路2からの電圧ではなく、第2整流回路3からの電圧を使用している。従って、負荷抵抗R5の抵抗値が変動することによって第1整流回路2の出力電圧が変動した場合であっても、ツェナーダイオードD7に供給される電圧は第2整流回路3からの電圧であって変動することはないので、トランジスタQ3のオン状態とオフ状態とを切り換えるタイミングが負荷抵抗R5の抵抗値の変動に応じて変動してしまうことを防止できる。従って、電源回路1によると、負荷抵抗R5の抵抗値の変動によらずに、安定した出力電圧を出力することができる。
【0026】
図2は、別の好ましい実施形態による電源回路11を示す回路図である。電源回路11は、電源回路1と比較して、帰還回路6が追加されている点のみが異なり、その他の構成は電源回路1と同じである。
【0027】
帰還回路6は、出力回路5の出力電圧を第2整流回路3の出力電圧に加算して電圧検出回路4のツェナーダイオードD7に供給するための回路である。つまり、トランジスタQ3のオン状態とオフ状態とを切り換えるために電圧検出回路4が検出する電圧(ツェナーダイオードD7のカソードに供給する電圧)として出力回路5の出力電圧も使用される。帰還回路6は、ダイオードD8を含み、ダイオードD8のアノードは出力回路5の出力端(トランジスタQ3のコレクタ)に接続され、カソードは第2整流回路3の出力端(ダイオードD5及びD6の両カソード)と、抵抗R1を介してツェナーダイオードD7のカソードとに接続されている。
【0028】
ここで、図1の電源回路1によると、入力される交流電源電圧の振幅値がツェナーダイオードD7のツェナー電圧未満であるが、負荷抵抗R5の抵抗値の影響により出力回路5の出力電圧の振幅値が大きくなった場合には、ツェナーダイオードD7がオン状態にならないので、トランジスタQ3をオフ状態に制御することができず、大きい出力電圧が出力されてしまうという問題が生じる。
【0029】
しかし、図2の電源回路11によると、帰還回路6を備えているので、入力される交流電源電圧の振幅値がツェナーダイオードD7のツェナー電圧未満であるが、負荷抵抗R5の抵抗値の影響により出力回路5の出力電圧が大きくなる場合には、出力回路5の出力電圧がツェナーダイオードD7のカソードに供給されるので、ツェナーダイオードD7をオン状態に制御することができる。従って、トランジスタQ3をオフ状態にすることができ、出力回路5から振幅値の大きな出力電圧が出力されることを阻止することができる。
【0030】
なお、入力される交流電源電圧の振幅値がツェナーダイオードD7のツェナー電圧以上である場合には、第2整流回路3からの電圧のみによってツェナーダイオードD7をオン状態にでき、トランジスタQ3をオフ状態にすることができるので、帰還回路6から供給される出力回路5の出力電圧はツェナーダイオードD7のオンオフに直接的には影響を与えない。
【0031】
図3は、電源回路11において、負荷抵抗を100Ω、200Ω、500Ωと変化させた場合のそれぞれにおける電源回路11の出力電圧を示すシミュレーション結果である。各出力電圧は略同じ波形であるので、シミュレーション結果では重なって表示されている。このように、負荷抵抗R5の抵抗値を変化させても、出力電圧の振幅値が変動せずに、出力電圧を安定化させることができることが分かる。
【0032】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。なお、図1及び図2では、片電源の電源回路を例に説明したが両電源の電源回路においても同様に本発明を適用することができる。また、ダイオードやトランジスタの極性や個数は単なる一例に過ぎず、様々な構成が採用され得る。
【産業上の利用可能性】
【0033】
本発明は、例えばオーディオ用アンプの電源回路などに好適に採用され得る。
【図面の簡単な説明】
【0034】
【図1】本発明の好ましい実施形態による電源回路1を示す回路図である。
【図2】本発明の別の好ましい実施形態による電源回路11を示す回路図である。
【図3】負荷抵抗を変動させた際の電源回路11の出力電圧を示すシミュレーション結果である。
【図4】従来の電源回路100を示す回路図である。
【図5】負荷抵抗を変動させた際の従来の電源回路100の出力電圧を示すシミュレーション結果である。
【符号の説明】
【0035】
1、11 電源回路
2 第1整流回路
3 第2整流回路
4 電圧検出回路
5 出力回路
6 帰還回路

【特許請求の範囲】
【請求項1】
入力される交流電源電圧を整流して直流電圧を出力する第1整流回路と、
入力される交流電源電圧を整流して直流電圧を出力する第2整流回路と、
前記第1整流回路からの電圧が供給され、トランジスタを含み、前記トランジスタがオン状態になることにより、前記第1整流回路からの電圧を出力し、前記トランジスタがオフ状態になることにより、前記第1整流回路からの電圧を出力しない出力回路と、
前記第2整流回路からの電圧が所定電圧以上であるか否かを検出し、前記第2整流回路からの電圧が所定電圧以上である場合に前記トランジスタをオフ状態に制御し、前記第2整流回路からの電圧が所定電圧未満である場合に前記トランジスタをオン状態に制御する電圧検出回路とを備える、電源回路。
【請求項2】
前記電圧検出回路がツェナーダイオードを含み、前記所定電圧が前記ツェナーダイオードのツェナー電圧であり、
前記第2整流回路からの電圧がツェナー電圧以上である場合に前記ツェナーダイオードがオン状態になることにより、前記トランジスタをオフ状態に制御し、
前記第2整流回路からの電圧がツェナー電圧未満である場合に前記ツェナーダイオードがオフ状態になることにより、前記トランジスタをオン状態に制御する、請求項1に記載の電源回路。
【請求項3】
前記出力回路の出力電圧を前記第2整流回路からの電圧に加算して前記電圧検出回路に供給する帰還回路をさらに備える、請求項1または2に記載の電源回路。

【図1】
image rotate

【図2】
image rotate

【図4】
image rotate

【図3】
image rotate

【図5】
image rotate


【公開番号】特開2010−146124(P2010−146124A)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願番号】特願2008−320262(P2008−320262)
【出願日】平成20年12月16日(2008.12.16)
【出願人】(000000273)オンキヨー株式会社 (502)
【Fターム(参考)】