説明

太陽誘電株式会社により出願された特許

1 - 10 / 964



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】電子機器に実装されたスピーカにおいて、音質の劣化を伴うことなく、スピーカの内部に侵入した水を容易に排出する。
【解決手段】スマートフォン10の筐体12内に実装されたスピーカ20の内部を振動板24で仕切り、圧電素子30がある側の第1の空間40を密閉し、他方の第2の空間42と筐体12に設けられた放音孔14を導音路26で接続する。該導音路26の内壁と、第2の空間42を形成するスピーカ20のケース22の内壁には撥水機能を付与する。前記スピーカ20の内部に水が入ったら、前記圧電素子30に、200〜400Hzの正弦波信号又は三角波信号を第1の信号として入力することで振動板24を振動させる。すると、第2の空間内42に侵入し振動板24上に滞留した水が、導音路26から排出可能な細かい液滴に分割され、液滴全体の表面積が増加するため蒸発(又は乾燥)が促進される。 (もっと読む)


【課題】低コストで、高い耐湿性及び放熱性を確保することが可能な弾性波デバイス、及び多層基板を提供すること。
【解決手段】本発明は、圧電基板10と、圧電基板10上に設けられた、弾性波を励振するIDT22と、金属からなり圧電基板10上にIDT22を囲むように設けられたシールリング12及び周縁部15と、IDT22、シールリング12及び周縁部15の上に設けられ、IDT22上に空隙24が形成されるようにIDT22を封止する板部13と、圧電基板10上であってシールリング12及び周縁部15の外側に設けられ、IDT22と電気的に接続された端子16と、を具備する弾性波デバイス、及び弾性波デバイスを内蔵する多層基板である。 (もっと読む)


【課題】可動端子と信号線路との安定した接触を実現しつつ、カンチレバーと接地線路の接触を回避する。
【解決手段】本発明の一実施形態に係るスイッチ装置1は、ベース基板10と、可動部11と、信号線路12と、一対の接地線路131,132とを具備する。可動部11は、第1及び第2のカンチレバー111,112と、可動端子113と、第1及び第2の圧電駆動部114,115とを有する。信号線路12は、第1の距離H1をおいて可動部113と対向し、上記第1の圧電駆動部による上記第1のカンチレバーの変形時に上記可動端子と接触可能な固定端子120を有する。一対の接地線路131,132は、第1の距離H1よりも大きい第2の距離H2をおいて可動部11に対向する線路部130を有し、信号線路12を挟むように配置される。 (もっと読む)


【課題】軟磁性合金を磁性材料として用い、透磁率を高めて、高いインダクタンス、低抵抗、高定格電流を呈し、デバイスの小型化にも対応できる積層インダクタの提供。
【解決手段】内部導線形成領域10、20ならびに内部導線形成領域10、20を上下から挟むように形成された上部カバー領域30及び下部カバー領域40を有し、内部導線形成領域は、軟磁性合金粒子11で形成された磁性体部10と磁性体部10内に埋め込まれるように設けられた内部導線20とを有し、上部カバー領域30及び下部カバー領域40の少なくとも一方は、2つのピークをもつ粒度分布曲線(個数基準)を呈する軟磁性合金粒子31、32で形成されたものである、積層インダクタ1。 (もっと読む)


【課題】所望の論理回路を構成する記憶素子ブロックの総量を減らすことを図る。
【解決手段】N(Nは、2以上の整数)本のアドレス線と、N本のデータ線と、複数の記憶部であって、各記憶部は、前記N本のアドレス線から入力されるアドレスをデコードしてワード線にワード選択信号を出力するアドレスデコーダと、前記ワード線とデータ線に接続し、真理値表を構成するデータをそれぞれ記憶し、前記ワード線から入力される前記ワード選択信号により、前記データを前記データ線に入出力する複数の記憶素子を有する、複数の記憶部と、を備え、前記記憶部のN本のアドレス線は、前記記憶部の他のN個の記憶部のデータ線に、それぞれ接続するとともに、前記記憶部のN本のデータ線は、前記記憶部の他のN個の記憶部のアドレス線に、それぞれ接続する半導体装置が提供される。 (もっと読む)


1 - 10 / 964