【課題】ＣＡＭセル装置の過剰なオーバーヘッドなしに格納されたデータに迅速にアクセスを提供する半導体ハードディスクアーキテクチャーを提供する。
【解決手段】不揮発性メモリ１０４を有し、ホストに接続された、該不揮発性メモリにブロックで構成された情報を格納するための記憶装置であって、該ブロックの各々は、それに関連した論理ブロックアドレス（ＬＢＡ）および物理ブロックアドレス（ＰＢＡ）を有し、該ＬＢＡは、アクセスされるブロックを識別するために該ホストによって該記憶装置に提供され、該ＰＢＡは、該アクセスされるブロックが格納される該不揮発性メモリ内でフリーロケーションを識別するために該記憶装置によって発展され、該不揮発性内の格納されたブロックの各々は、選択的に消去可能であり、且つ１つ以上のセクタをさらに有する記憶装置。 （もっと読む）

【課題】ホストと１つ以上のデータラインを介してホストに結合される１つ以上のメディアカードとを含む高速通信の自動検出のための高速マルチメディアカードシステムを提供すること。
【解決手段】本発明のシステムは、ホストと１つ以上のデータラインを介してホストに結合される１つ以上のメディアカードとを含み、１つ以上のデータラインのうちの少なくとも１つはシリアルデータラインである。１つ以上のメディアカードはそれぞれそれに関連した固有ＣＩＤを有する。各カードの固有ＣＩＤを要求するホストからの第１のコマンドに応答し、かつ、ホストに応答して、１つ以上のメディアカードは、シリアルデータラインを介してそのメディアカードの各ＣＩＤをホストへ送信し、送信されたＣＩＤがホストから予測されたものと一致する場合、ホストは、ＣＩＤが一致したカードに相対カードアドレス（ＲＣＡ）を割り当てる、第２のコマンドを転送する。 （もっと読む）

【課題】読み出しおよび書き込み操作を行う際にかかる時間を短縮するために、非揮発性メモリをセクタフォーマットで組織化されたデジタル情報の記憶用に採用し、それによりシステムの全体的な性能を上げ、同時にこのデジタルシステムの製造経費を削減する、デジタルシステムを提供する。
【解決手段】コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。各不揮発性メモリデバイスは、メモリロケーションの行によって規定され、ここで、少なくとも２つの半導体デバイスの対応する行が、その内部に２セクタの情報を、不揮発性メモリデバイスのメモリ行の１つに維持された２つのセクタに関連するオーバーヘッド情報と共に維持する。 （もっと読む）

【課題】セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内の好適なブロックの構成を提供すること。
【解決手段】本発明の一実施形態は、ブロックに分けられた不揮発性メモリ（１６）内の格納位置（２３２）内にセクタ情報を格納する不揮発性メモリシステムを備える。複数のブロックは、スーパーブロックを規定し、各ブロックは所定の複数のセクタを有する。不揮発性メモリシステムは、セクタ情報を、特定のスーパーブロック（２０４）の第１のブロック（２１０）と第２のブロック（２１６）にシフトさせ、セクタ情報を特定のスーパーブロックの第１のブロック（２１０）に書き込むコントローラ（１４）を備える。第１のブロックへの書込み中に、第２のブロック（２１６）へのシフト全体が起こり、それにより、ブロックへの書込み動作を行うために必要な時間が減少し、全体的なシステム性能が上がる。 （もっと読む）

【課題】読み出しおよび書き込み操作を行う際にかかる時間を短縮するために、非揮発性メモリをセクタフォーマットで組織化されたデジタル情報の記憶用に採用し、それによりシステムの全体的な性能を上げ、同時にこのデジタルシステムの製造経費を削減する、デジタルシステムを提供する
【解決手段】コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。各不揮発性メモリデバイスは、メモリロケーションの行によって規定され、ここで、少なくとも２つの半導体デバイスの対応する行が、その内部に２セクタの情報を、不揮発性メモリデバイスのメモリ行の１つに維持された２つのセクタに関連するオーバーヘッド情報と共に維持する。 （もっと読む）

【課題】ＣＡＭセル装置の過剰なオーバーヘッドなしに格納されたデータに迅速にアクセスを提供する半導体ハードディスクアーキテクチャーを提供する。
【解決手段】不揮発性メモリを有し、ホストに接続された、該不揮発性メモリにブロックで構成された情報を格納するための記憶装置であって、該ブロックの各々は、それに関連した論理ブロックアドレス（ＬＢＡ）および物理ブロックアドレス（ＰＢＡ）を有し、該ＬＢＡは、アクセスされるブロックを識別するために該ホストによって該記憶装置に提供され、該ＰＢＡは、該アクセスされるブロックが格納される該不揮発性メモリ内でフリーロケーションを識別するために該記憶装置によって発展され、該不揮発性内の格納されたブロックの各々は、選択的に消去可能であり、且つ１つ以上のセクタをさらに有する記憶装置。 （もっと読む）

【課題】ディスク装置をエミュレートするソリッドステートメモリを提供すること。
【解決手段】ディスク装置をエミュレートするソリッドステートメモリであって、論理セクタアドレスをメインメモリアドレスに変換する変換手段と、ブロック単位で消去可能な不揮発性メモリセルから構成されるメインメモリとを備え、メインメモリ内の書き込まれていない位置を指すために第一のポインタが使用され、前記書き込まれていない位置を含む消去可能ブロックの次の消去されていない消去可能ブロックを指すために第二のポインタが使用され、第一のポインタと第二のポインタの間に少なくとも一つの消去状態の消去可能ブロックが常にあることを保証すべく制御手段が設けられていることを特徴とするソリッドステートメモリ。 （もっと読む）

【課題】各論理セクタアドレス値用のデータブロックおよび複数の予備データブロックを使用して、論理セクタアドレスと対応する物理アドレスとの間のマッピングを維持する方法を提供すること。
【解決手段】各論理セクタアドレス値用のデータブロックおよび複数の予備データブロックを使用して、論理セクタアドレスと対応する物理アドレスとの間のマッピングを維持する方法。各データブロックは、直接アドレスフィールドおよび間接アドレスフィールドを含む。論理セクタアドレスにデータが最初に書き込まれたときに、直接アドレスフィールドは、対応する物理アドレスでプログラムされる。その後、同じ論理セクタアドレスにデータが書き込まれるたびに、間接アドレスフィールドが予備データブロックのアドレスでプログラムされ、予備データブロックの直接アドレスフィールドがそのデータの新しい物理アドレスでプログラムされる。 （もっと読む）

【課題】改良したコンパクトフラッシュメモリーカードを提供する。
【解決手段】改良したコンパクトフラッシュメモリーカードは、インターフェース装置を通じてコンピュータとの接続に５０ピン接続を利用する。フラッシュメモリーカードの５０ピンは、ユニバーサルシリアルバスモード、ＰＣＭＣＩＡモード又はＡＴＡＩＤＥモードのような広い範囲の設定を持つ違ったインターフェース装置と共に利用することができる。あるインターフェース装置に接続すると、この改良したフラッシュメモリーカードは、自動的にどの動作モードがこのインターフェース装置で使用されているかを検知し、現在の動作モードに適合するメモリーカードを設定する。メモリーカードの５０ピン全てがメモリーカードからのデータの伝達か制御信号の提供に占められるから、この改良されたフラッシュメモリーカードは、単に選ばれたピンを検知するだけで、現在の動作モードを決定する。 （もっと読む）

【課題】各論理セクタアドレス値用のデータブロックおよび複数の予備データブロックを使用して、論理セクタアドレスと対応する物理アドレスとの間のマッピングを維持する方法を提供すること。
【解決手段】各論理セクタアドレス値用のデータブロックおよび複数の予備データブロックを使用して、論理セクタアドレスと対応する物理アドレスとの間のマッピングを維持する方法。各データブロックは、直接アドレスフィールドおよび間接アドレスフィールドを含む。論理セクタアドレスにデータが最初に書き込まれたときに、直接アドレスフィールドは、対応する物理アドレスでプログラムされる。その後、同じ論理セクタアドレスにデータが書き込まれるたびに、間接アドレスフィールドが予備データブロックのアドレスでプログラムされ、予備データブロックの直接アドレスフィールドがそのデータの新しい物理アドレスでプログラムされる。 （もっと読む）