【課題】外付け部品の点数を削減することが可能なモータ速度制御回路を提供する。
【解決手段】モータの回転速度に応じた速度信号に基づいて、回転速度が設定された第１回転速度より速いか否かを判定する第１判定回路と、速度信号に基づいて、回転速度が第１回転速度より高速の設定された第２回転速度より速いか否かを判定する第２判定回路と、第１及び第２判定回路の判定結果に基づいて、回転速度が第１回転速度より遅い場合、回転速度が速くなり、回転速度が第２回転速度より速い場合、回転速度が遅くなるような駆動信号を、モータを駆動する駆動回路に出力する駆動信号出力回路と、を備える。 （もっと読む）

【課題】電源ラインに負極側電位が与えられた場合に、回路素子等を保護することを可能とする逆接続保護回路を提供することである。
【解決手段】逆接続保護回路は、出力パワートランジスタ４０と出力ボディーダイオード４２と出力ボディーダイオード４４とを有するトランジスタ部と、電源ラインとバックゲート端子とを接続するバックゲート端子用経路を遮断／接続する第２トランジスタ３０と、を備え、第２トランジスタ３０は、電源ラインに正極側電位が与えられているときはバックゲート端子用経路を接続し、電源ラインに負極側電位が与えられているときはバックゲート端子用経路を遮断する。 （もっと読む）

【課題】 従来のプレーナ型ＩＧＢＴでは、Ｖ_{ＣＥ（ｏｎ）}を低減すべくゲート幅Ｌｇを広げると、独立した各セルのベース領域から広がる空乏層が不連続となり、耐圧の劣化や容量が増大する問題があった。
【解決手段】 ＩＧＢＴのゲート電極のゲート幅を広げる。ゲート電極の略中央のｎ−型半導体層表面に第１ｐ型不純物領域を設ける。ゲート幅を広げることでＶ_{ＣＥ（ｏｎ）}を低減し、第１ｐ型不純物領域によって逆方向電圧印加時に各ベース領域から広がる空乏層を緩やかに連続させて耐圧を確保する。第１ｐ型不純物領域は、ガードリングと同一工程にて形成できる。また、ゲート電極の下方に厚い絶縁膜を設けることで、ゲート幅を広げた場合であっても容量の低減が図れる。 （もっと読む）

【課題】 アクチュエータの共振周波数によらず、振動の収束時間を短縮する。
【解決手段】 アクチュエータを駆動するボイスコイルモータに供給される駆動電流の目標値を示すデジタル信号である目標電流信号のうち、アクチュエータの共振周波数を含む周波数帯域を減衰させるフィルタ回路と、フィルタ回路の出力信号をアナログ信号に変換して電流制御信号として出力するデジタル・アナログ変換器と、電流制御信号に応じてボイスコイルモータに駆動電流を供給する駆動回路と、を有し、フィルタ回路は、入力信号のうち、共振周波数を中心とする周波数帯域を減衰させるデジタルノッチフィルタと、入力信号のうち、共振周波数より低い所定の周波数以上の周波数帯域を減衰させるデジタルローパスフィルタと、を含み、一方のデジタルフィルタには、目標電流信号が入力され、他方のデジタルフィルタには、一方のデジタルフィルタの出力信号が入力される。 （もっと読む）

【課題】半導体装置に損傷を与えることなく、単体の抵抗素子自体の抵抗値を精度良く微調整する。
【解決手段】Ｐ型の半導体基板１０上にＮ型の半導体層１１が形成されている。半導体層１１の表面には薄い第２の絶縁膜１３が形成され、第１の絶縁膜１２及び第２の絶縁膜１３上にフローティングポリシリコン層１４が形成されている。フローティングポリシリコン層１４は第３の絶縁膜１５に覆われている。第３の絶縁膜１５によって覆われたフローティングポリシリコン層１４上にはポリシリコン抵抗層１６が形成されている。そして、半導体層１１とポリシリコン抵抗層１６との間に電圧を印加することにより、第２の絶縁膜１３を通してフローティングポリシリコン層１４の中に電子が注入され、ポリシリコン抵抗層１６の中に正孔蓄積層１６Ａが形成される。 （もっと読む）

【課題】回路基板を封止する封止樹脂の形状が最適化された回路装置およびその製造方法を提供する。
【解決手段】本発明の回路装置である混成集積回路装置１０は、回路基板１２と、回路基板の上面に組み込まれた回路素子１８と、この回路素子１８を樹脂封止すると共に回路基板１２の上面、側面および下面を被覆する封止樹脂２８を備えている。更に、回路基板１２の側方で封止樹脂２８を部分的に窪ませた凹状領域３０Ａ−３０Ｄを設けている。凹状領域３０Ａ−３０Ｄを設けることにより、使用される樹脂量が減少するとともに、封止樹脂２８の硬化収縮による変形が抑制される。 （もっと読む）

【課題】命令実行回路の消費電力を低減させる。
【解決手段】複数の命令により構成されるプログラムの一部分を記憶する第１記憶素子、及び前記プログラムの他の部分を記憶し前記第１記憶素子よりも消費電力が少ない第２記憶素子を有する記憶回路と、命令のアドレスを前記記憶回路に対して出力し前記アドレスに記憶されている命令を取得して実行するプロセッサと、前記アドレスに記憶されている命令を出力させるためのイネーブル信号を、前記命令を記憶している前記第１記憶素子及び前記第２記憶素子のうちのいずれか一つに対して出力するアドレスデコーダと、を備え、前記プログラムの前記他の部分は前記プロセッサに特定の命令を繰り返し実行させるループ処理が記述された部分であり、前記プログラムの前記一部分は前記ループ処理以外の処理が記述された部分であることを特徴とする命令実行回路。 （もっと読む）

【課題】リップルコンバータを安定に動作させつつ、外付け部品の点数を減少することが可能なスイッチング制御回路を提供する。
【解決手段】入力電圧から目的レベルの出力電圧を生成するために、入力電極に入力電圧が印加され、出力電極にインダクタを介して負荷が接続されるトランジスタをスイッチングするスイッチング制御回路であって、トランジスタのスイッチング周期毎に、出力電圧に基づいて出力電圧に応じた傾きで変化するスロープ電圧を生成する電圧生成回路と、目的レベルの出力電圧の基準となる基準電圧または出力電圧に応じた帰還電圧に、スロープ電圧を加算する加算回路と、基準電圧及び帰還電圧のうち、スロープ電圧が加算された何れか一方の電圧のレベルが、他方の電圧のレベルとなるとトランジスタをスイッチングする駆動回路と、を備える。 （もっと読む）

【課題】 集積回路の端子間が短絡した場合の高電圧による破壊から出力回路を保護する。
【解決手段】 出力回路は、ソースが第１電源端子に接続されたＰＤＭＯＳとソースが第２電源端子に接続されたＮＤＭＯＳとで構成され、出力信号が出力端子から出力される第１ＣＭＯＳインバータと、ソースが第１電源端子に接続された第１ＰＭＯＳと第１ＮＭＯＳとで構成され、出力信号がＰＤＭＯＳのゲートに入力される第２ＣＭＯＳインバータと、第２ＰＭＯＳとソースが第２電源端子に接続された第２ＮＭＯＳとで構成され、出力信号がＮＤＭＯＳのゲートに入力される第３ＣＭＯＳインバータと、第１ＰＭＯＳおよび第１ＮＭＯＳのソース間電圧をＰＤＭＯＳのゲート・ソース間耐圧より低い電圧にクランプする第１クランプ回路と、第２ＰＭＯＳおよび第２ＮＭＯＳのソース間電圧をＮＤＭＯＳのゲート・ソース間耐圧より低い電圧にクランプする第２クランプ回路と、を含む。 （もっと読む）

【課題】 複数のＬＥＤが全て同時にオンすることを無くし、電源装置の負担を軽減したＬＥＤ駆動回路を提供する。
【解決手段】 アノード線Ｙ１〜Ｙ４に交差する方向にカソード線Ｘ１〜Ｘ４が配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との各交差点に対応して、１６個のＬＥＤが配置されている。４個のＰＷＭ回路は、カソード線Ｘ１〜Ｘ４にそれぞれ接続されている。各ＰＷＭ回路は、電流源１１−ｍと、カウンタ１３−ｍと、表示データＤｍとカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８と、を備えている。カウンタ１３−ｍの出力の位相は互いにシフトされている。 （もっと読む）