【課題】メモリの書き込み動作の実行に必要な信号のタイミングを較正する手法を提供する。
【解決手段】メモリ制御装置が、書き込み−読み出し−検証の動作を実行してデータストローブ信号とクロック信号との間のクロックサイクル関係を較正する（３０８）ように構成されており、クロック信号に対するデータストローブ信号の遅延をクロック周期単位で変化させることを含む。メモリチップの位相検出器は、クロック信号、マーキング信号、およびデータストローブ信号を含む複数の信号をメモリ制御装置から受信し、マーキング信号は、クロック信号の中の特定のクロックサイクルをマーキングするパルスを含み、マーキング信号を用いて、クロック信号の中の特定のクロックサイクルに窓を掛け、データストローブ信号を用いて窓掛けクロック信号を捕捉して、フィードバック信号を生成する。このフィードバック信号は、メモリ制御装置に返される。 （もっと読む）

【課題】 メモリデバイス群間でのチェックビットメモリデバイスの共有を提供する。
【解決手段】 エラー検出および訂正（ＥＤＣ）範囲をサポートするメモリシステム。メモリシステムは、データを格納する少なくとも２つのメモリデバイス群と、両方のメモリデバイス群のためにエラーチェック情報（例えば、エラー訂正コード）を格納する別のメモリデバイスとを備えたメモリモジュールを含む。また、メモリモジュールは、データが第１のメモリデバイス群によって転送されるかまたは第２のメモリデバイス群によって転送されるかに基づいて、エラーチェック情報にアクセスするためのアドレスを決定するメモリバッファも含む。あるいは、メモリコントローラは、メモリバッファの必要性を低減または排除するために、エラーチェック情報にアクセスするためのアドレスを決定することができる。 （もっと読む）

【課題】 さまざまな位置に配置されたメモリ・コンポーネントの間でメモリ動作を調整する方法および装置を提供すること。
【解決手段】 本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。アドレス信号および／または制御信号に関連する、これらの信号の伝搬遅延を複製するタイミング信号が、メモリ動作の調整に使用される。 （もっと読む）

【課題】半導体デバイスに関し、特に、高速信号と低速信号とを半導体とマザーボードとの間で別個にルーティングするシステムと方法を提供する。
【解決手段】本半導体パッケージ１００は、基板１０４の両側に接続された２つの電気的コンタクト１１８と半導体デバイス１０２とを含む。該基板は、少なくとも部分的に該基板を貫通して延在する少なくとも一つのビア１１６を画定する。本半導体デバイスは、ビアを介して電気的コンタクトの一つに電気的に接続された半導体低速インタフェース１３３と、フレキシブルテープに電気的に接続された半導体高速インタフェース１３１とを含む。フレキシブルテープは、また、電気的コンタクトの他の一つに電気的に接続される。 （もっと読む）

【課題】コア速度に過度にストレスをかけずに、広いデータ転送範囲に応じるメモリ装置を提供する。
【解決手段】記憶アレイからリトリーブされたデータの第１の部分またはより小さな第２の部分のどちらかが、プリフェッチモード選択に従ってデータバッファにロードされ、次に、信号インタフェースを介してメモリ装置から出力される。記憶リソースのいずれか１つに連続アクセスを行う間に生じることになるクロック信号の最小サイクル数を示す値は、メモリ装置の構成回路内で受信および記憶する。この値が、閾値数未満であるクロックサイクル数Ｎを示す場合には、メモリ装置は、クロック信号のＮサイクルのそれぞれの間に、信号インタフェースとデータバッファとの間で、第１のアドレスに関連するデータを転送する。Ｎが閾値数を超えるか等しい場合には、メモリ装置は、別の制御を行う。 （もっと読む）

【課題】複数の接地面／層を備えたマルチチップ・モジュール（ＭＣＭ）を提供する。
【解決手段】ＭＡＭの各集積回路（ＩＣ）チップは、ＭＣＭの基板上にそれぞれ専用の接地面を有している。このＭＣＭ構造は、他のチップに影響を及ぼすこと無く、且つ他のチップによる影響を受けること無く、各ＩＣの個別テストを円滑に行えるようにする。このＭＣＭ構造は、更に、２つ又はそれ以上のチップの間の相互接続部／接続部のテストも実施し易くする。 （もっと読む）

【課題】装置及び方法は、Ｉ／Ｏインタフェースを様々な種類のインタフェースに構成することによって、ＩＣなどの電気的構成部品のＩ／Ｏ帯域幅を割り当てる。
【解決手段】Ｉ／Ｏインタフェースは、双方向接点、一方向接点あるいはメンテナンス又は較正動作モードで使用されるメンテナンス用接点に構成される。Ｉ／Ｏインタフェースは、電子的構成部品内のデータワークロードの変化などのシステムパラメータに応答して、Ｉ／Ｏ帯域幅を最適に割り当てるように周期的に再構成される。システムパラメータには、送信・受信バスターンアラウンドの数、送信及び／又は受信データパケットの数、ユーザ選択可能な設定、送信及び／又は受信コマンドの数、１つ以上の電子的構成部品からの直接リクエスト、１つ以上の電子的構成部品内の待ち行列のトランザクションの数、送信バースト長設定、バスコマンドの持続時間又はサイクルカウント、などが含まれる。 （もっと読む）

【課題】 システムの性能、コスト、又は他の特徴を最適化し得ること。
【解決手段】 メモリコントローラは、時分割多重化バスの使用を通して異なる固有速度で実行中の異なる種類のメモリ装置にアクセスする。データは、１種類のメモリ装置にアクセスする場合にはある速度でバスを介して転送され、別の種類のメモリ装置にアクセスする場合には異なる速度で転送される。加えて、メモリコントローラは、制御情報（例えば、コマンド及びアドレス情報）を異なる種類のメモリ装置に異なる速度で提供し得、場合によっては、制御情報を共有バス上に時間多重化し得る。 （もっと読む）

【課題】 電力および性能の動的スケーリングをサポートするメモリを提供すること。
【解決手段】 メモリシステムは、高性能モードおよび低電力モードをサポートする。このメモリシステムは、メモリコアおよびコアインターフェイスを含む。メモリコアは、どちらのモードでも同じままであるコア供給電圧を使用する。節電するために、コアインターフェイスの供給電圧および信号速度をスケールダウンすることができる。コアインターフェイスが異なるモードにおいて使用する信号電圧に対応するために、メモリコアとコアインターフェイスとの間のレベルシフタが信号を必要に応じてレベルシフトする。 （もっと読む）

【課題】 コスト効率の高い正確な３次元追跡技術の要求を満たすこと。
【解決手段】 開示のゲーム機システムは、処理装置および送受信回路を有する本体を含んでいる。送受信回路は、処理装置と結合されており、受信回路および送信回路をそれぞれ含んでいる。第１のフェーズドアレイアンテナインタフェースが、処理装置に対する応答として、指向性信号の送信および受信を行う。本システムは、モバイルゲームコントローラを含んでおり、モバイルゲームコントローラは、指向性信号を受信し、方向を変えて第１のフェーズドアレイアンテナインタフェースに返す第２のフェーズドアレイアンテナインタフェースを含む。処理装置は、指向性信号に関連付けられたパラメータに少なくとも部分的に基づいて近接度データを生成し、近接度データは、ゲーム機本体に対するモバイルゲームコントローラの近接度を表す。 （もっと読む）