【課題】読み出される抵抗メモリセルの抵抗状態を確実に判別する。
【解決手段】読み出されるメモリセルの抵抗状態に依存する電流と、少なくとも１つの基準抵抗メモリセルの抵抗状態に依存し得る基準電流とを比較することによって、読み出されるメモリセルの抵抗状態を判別する。上記２つの電流を比較するために、読み出し回路を構成する。上記読み出されるメモリセルの抵抗状態は、上記メモリセルによって記憶されたデータビットを表している。 （もっと読む）

【課題】ハンダ接点の改善された集積回路への形成方法を提供する。
【解決手段】構造化層２００は、集積回路基板１００への開口部３０００と、上記基板上の第１の領域１０１１と第２の領域１０１２とを含んでいる。第１の領域および第２の領域は、開口部と少なくとも部分的に重なり合っている。集積回路は、上記第１の領域の区域内の第１の材料１００と、上記第２の領域の区域内の第２の材料５００とをさらに含んでいる。上記第１の材料は、ハンダ材料による濡れを阻害し、上記第２の材料は、上記ハンダ材料による濡れを与える。 （もっと読む）

【課題】メモリセルアレイのメモリセルを選択する配線の抵抗率を低減することにより、配線中の電圧降下を低減し、消費電力を低減する半導体ラインの構造を提供する。
【解決手段】集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン２０２とを含む。上記ドープされた各半導体ライン２０２は、各メモリセルのロウに結合されている。上記集積回路は、上記ドープされた各半導体ライン２０２に接触している導電性クラッディング部２０３を含む。 （もっと読む）

【課題】集積回路メモリデバイス、および、単一の集積回路メモリデバイス内における複数のメモリタイプへのアクセスを提供する。
【解決手段】メモリデバイスは、エミュレートされる第１のメモリ領域およびエミュレートされる第２のメモリ領域を有する不揮発性メモリアレイと、インターフェースを有するコントローラとを備えている。メモリデバイスは、エミュレートされる第１のメモリタイプ、およびエミュレートされる第２のメモリタイプをエミュレートするように構成されている。メモリデバイスはさらに、メモリデバイスがエミュレートされる第１のメモリタイプをエミュレートする時にエミュレートされる第１のメモリ領域内にデータを記憶するように構成されており、また、メモリデバイスがエミュレートされる第２のメモリタイプをエミュレートする時にエミュレートされる第２のメモリ領域内にデータを記憶するように構成されている。 （もっと読む）

【課題】ゲート誘起ドレインリーク電流が少ない電界効果トランジスタ、および、ゲート電極とソース／ドレイン領域との間に薄い絶縁体構造物を含む集積回路を提供する。
【解決手段】トランジスタ５４２のゲート電極は、ゲート電極とチャネル領域５１２との間の第１のフラットバンド電圧を決定する主部５３２と第１の側部５３５とを含む。この第１の側部は、上記主部に接触すると共に、上記ゲート電極と第１のソース／ドレイン領域５１４，５１６との間の第２のフラットバンド電圧を決定する。上記第１のフラットバンド電圧および上記第２のフラットバンド電圧は、少なくとも０．１ｅＶだけ異なる。 （もっと読む）

【課題】上層と下層を接続するコンタクトをリソグラフィの解像限界よりも小さい中心間ピッチで形成する集積回路製造方法を提供する。
【解決手段】どちらも標準的な解像度で製造されている上層１の構造物１１および下層２の構造物２５を、リソグラフィの解像限界（サブリソグラフィック）よりも短い間隔で互いに離間された隣接する２つのコンタクト３１、３２で接続する。サブリソグラフィックのコンタクト３を形成するために、第１の開口部（ホール）６１の格子型の規則正しいパターンを有する第１のマスク６をダブルパターニング技術を用いて製造する。第１のマスクに加えて、標準的な解像度を有する第２のマスク（図示していない）で第１の開口部６１のうちのいくつかを選択してコンタクト３１、３２を含むコンタクトを製造する。 （もっと読む）

【課題】ＳＯＮＯＳメモリの記憶密度を増大させる方法を提供する。
【解決手段】ｆｉｎＦＥＴＳＯＮＯＳメモリセルを採用し、第１のＳＯＮＯＳメモリセル１３６ａ、および、第２のＳＯＮＯＳメモリセル１３６ｂを備える。第２のメモリセル１３６ｂは、第１のメモリセル１３６ａ上に積み重ねる。 （もっと読む）

【課題】メモリセルをプログラムするための電力量を最小限に抑えるため、メモリセルの相変化材料と少なくとも１つの電極との界面領域を最小にできる、より密度の高い相変化メモリを提供する。
【解決手段】相変化メモリセル２００ａは、第１の電極２０２、誘電体材料層２０４、スペーサ材料層２０６、相変化材料層２０８、および第２の電極２１０を有している。第１の電極２０２は、誘電体材料層２０４、スペーサ材料層２０６、および相変化材料層２０８に接触している。相変化材料層２０８は、スペーサ材料層２０６および第２の電極２１０に接触している。誘電体材料層２０４およびスペーサ材料層２０６は、内部に相変化材料が堆積される孔２０９を形成している。孔２０９は、第１の電極２０２と相変化材料層２０８との界面が、サブリソグラフィック断面を有している。 （もっと読む）

【課題】トランジスタ、集積回路、および、集積回路形成方法を提供する。
【解決手段】半導体基板１内に形成されたゲート溝２７内にゲート誘電体２４を介してゲート電極２３が配置された構成を有する。該ゲート電極２３は、導電性炭素材を有している。 （もっと読む）

【課題】基板上または基板内に構造物を製造する方法を提供する。
【解決手段】基板１０上にスペーサ技術によって少なくとも１つのスペーサ構造物３０を配置する工程（ａ）と、上記少なくとも１つのスペーサ構造物、および、上記スペーサ構造物によって生成された構造物をその後の粒子照射ステップのためのマスクとして用いて、上記基板内に潜像を生成する工程（ｂ）と、該潜像を用いて、上記基板をさらに処理する工程（ｃ）とを有する。 （もっと読む）