【課題】改善されたパワーデバイスに加えてそれらの製造方法，パッケージ化の実施例を提供する。１実施例としては、シールドされたゲートトレンチＭＯＳＦＥＴにおいて、多くの電荷調整技術と寄生容量を低減する他の技術とを組み合わせて、改善された電圧性能，速いスイッチング速度および低いオン抵抗を有するパワーデバイスを提供する。
【解決手段】シールドポリ３１１の上にゲートポリ３１０を含み、垂直方向電荷制御のために、ゲートトレンチ３０２より深い位置にある非ゲートトレンチを含み、電荷制御トレンチ３０１は、トレンチの最上部でソース金属に接続する導電材料の単層を有し得るが、独立してバイアスがかけられ、多重に積み重ねられたポリ電極３１３を使用する。また、デュアルゲート構造を用いることによってゲートとドレインとの間の容量Ｃｇｄを低減する。 （もっと読む）

【課題】効率的に形成されかつボイドが僅かであるかまたは実質的に存在しないＦＣＣ構造を提供する。
【解決手段】基板内で上表面からある深さまで垂直に伸長し、かつ第１の側壁、第１の底部、及びトレンチの当該第１の底部近傍の当該第１の側壁に形成されているパターン２１５を有する第１のトレンチ２１０を基板内に形成するステップと、第１のトレンチの第１の側壁及び第１の底部上に酸化層２３５を形成するステップと、を含むＬＦＣＣデバイスの製造方法であって、酸化層は、第１のトレンチ内に配されかつ酸化層によって第１のトレンチから分離されている第２のトレンチをもたらす。第２のトレンチは、パターンを呈さず実質的に垂直な第２の側壁及び実質的に平坦な第２の底部を有する。当該パターンは、第１のトレンチの底部と第１の側壁との間の酸化レートの差を補償する。当該ＬＦＣＣ構造は、当該パターンを有する第１のトレンチを含む。 （もっと読む）

【課題】パワートランジスタからの熱を除去して過熱を回避すべく特殊なパッケージを提供する。
【解決手段】半導体ダイパッケージは第１表面、第２表面、及び第１表面にゲート領域とソース領域とを有し第２表面にドレイン領域を有する垂直パワーMOSFETを備えた半導体ダイ108を含んでいる。ドレインクリップ101はドレイン領域に電気的に結合した主表面101(a)を有している。ゲートリード112はゲート領域に電気的に結合している。ソースリード111はソース領域に電気的に結合している。非導電性成形材料102が半導体ダイ108を封入している。ドレインクリップ101の主表面101(a)が非導電性成形材料102を介して露出している。 （もっと読む）

【課題】より薄い電子デバイス及びより薄い電子部品を提供する。
【解決手段】半導体ダイパッケージが開示されている。１つの実施例において、該半導体ダイパッケージは基板４０を有する。この基板は、（ｉ）ダイ取付表面を有するダイ取付領域１２とリード表面を有するリードとを含むリードフレーム構造１０、及び（ｉｉ）モールド材２０を含む。該ダイ取付表面及び該リード表面がモールド材を介して露出せしめられる。半導体ダイが該ダイ取付領域上に配置され、該半導体ダイが該リードに電気的に結合される。 （もっと読む）

本発明は、シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）に関し、当該トランジスタ上のエミッタコンタクトとベースコンタクトと（１、２）の間の表面領域には、バルクＳｉＣ内の電位と比較して負の表面電位が与えられている。
（もっと読む）

１つの形式として、横型ＭＯＳＦＥＴは、ソース領域とドレイン領域との間に横方向に配されているアクティブゲートを含み、当該ドレイン領域は、単結晶半導体ボディの上面から単結晶半導体ボディの底面まで伸張し、横型ＭＯＳＦＥＴは、ドレイン領域の上に配されている非アクティブゲートをさらに含む。他の形式において、横型ＭＯＳＦＥＴは、ソース領域とドレイン領域との間に横方向に配されているゲートを含み、ドレイン領域は、単結晶半導体ボディの上面から単結晶半導体ボディの底面まで伸張し、ソース領域及びドレイン領域は第１の導電タイプであって、横型ＭＯＳＦＥＴは、ソース領域に接しておりかつソース領域の下方にある第２の導電タイプのヘビーボディ領域をさらに含み、ドレイン領域は、ゲートのエッジに近接しているライトドープドレイン（ＬＤＤ）領域及び単結晶半導体ボディの上面から単結晶半導体ボディの底面まで伸張しているシンカーを含んでいる。
（もっと読む）

ＭＯＳゲートの一方の側部に近接しているショットキーバリアを有し、当該ゲートの他方の側部にドリフト領域の一端を有する集積低漏洩ショットキーダイオードである。ショットキー金属及びゲート酸化膜の下は、Ｐ層とそれを覆うＮ層のリサーフ構造であり、当該リサーフ構造がドリフト領域を形成し、当該ドリフト領域は本発明の１つの実施例においてダイオードのカソードで終端する。当該Ｎ層及びＰ層は、当該ゲートの下に上向きに凸の凹形状を有する。ゲート電極及びショットキー金属は、ダイオードのアノードに接続されている。Ｐ層が当該リサーフ構造とＮＩＳＯ領域との間にあり、ＮＩＳＯ領域が当該アノードとの電気的接続を有している。ショットキー金属の下のＰ＋層は、Ｐウェルを通してＰ−層と接続されている。
（もっと読む）

本明細書において、複数のダイを有する配線なしの半導体パッケージが開示され、当該ダイの少なくとも２つは熱伝導性及び導電性を有するヒートシンクに取り付けられる。当該パッケージは熱を放散させるのに効率的な手段を提供する。
（もっと読む）

半導体構造は、モノリシック集積トレンチＦＥＴ及びショットキーダイオードを含む。半導体構造は、第１導電型の半導体領域にまで延在する複数のトレンチをさらに含む。多数のゲート電極及びシールド電極が前記トレンチの各々内に設けられている本体領域は隣接するトレンチ間の半導体領域上に延在し、ソース領域が、各本体領域上に延在している。テイパー形状のエッジを有する凹部が、２つの隣接するトレンチの上角部から本体領域まで２つの隣接するトレンチ毎の間に延在し、本体領域の下方の半導体領域内で終端する。相互接続層は各凹部まで延在して、前記ソース領域及び前記本体領域のテイパー形状の側壁に電気的に接触し、かつ、各凹部の底部に沿って半導体領域に接触して、自身の間にショットキーコンタクトを形成する。
（もっと読む）

電力デバイスは、活性領域と、当該活性領域を囲んでいる終端領域と、当該活性領域及び当該終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含む。当該活性領域及び当該終端領域における第１導電型のピラーは実質的に同一幅を有し、且つ当該活性領域における第２導電型のピラーは当該終端領域における第２導電型のピラーより小さい幅を有することによって、当該活性領域及び当該終端領域の各々における電荷平衡状態は、当該終端領域におけるブレークダウン電圧が当該活性領域におけるブレークダウン電圧よりも高くなることを特徴とする電力デバイス。
（もっと読む）