説明

Fターム[2G132AB00]の内容

電子回路の試験 (32,879) | 試験内容 (2,602)

Fターム[2G132AB00]の下位に属するFターム

Fターム[2G132AB00]に分類される特許

1 - 20 / 25


【課題】電子機器におけるパケットエラー率を試験する方法及びシステムを提供する。
【解決手段】試験器104からDUT102に一連のデータパケット201を送信し、事前定義される受信エラーフリーデータパケットの数を設定し、一連のデータパケット201からDUT102でエラーなしに受信されたデータパケット201の数が事前定義される受信エラーフリーデータパケットの数と等しいか評価し、一連のデータパケット201からDUT102でエラーなしに受信されたデータパケット201の数が事前定義される受信エラーフリーデータパケットの数と等しくないとき正常動作のDUT102でゼロの受信パケットエラーを生成することが既知の電力レベルで試験器104からDUT102に追加データパケットを送信して、電子機器におけるパケットエラー率を試験する。 (もっと読む)


電子回路内の故障可観測性を定めるための方法及び構成が提示される。本方法では、各素子について、発生した故障が解析出力信号における異常を引き起こしうる期間が定められる。 (もっと読む)


【課題】特別な検査装置を使わずに簡便に接続良否の判定が行え、接続不良については接続不良箇所が推定できる情報が得られる半導体実装状態検出回路を提供すること。
【解決手段】共通の配線基板に実装され複数系統のデジタル信号を扱うユーザー回路を有する少なくとも2個の半導体装置の実装状態を電子的に検出する半導体実装状態検出回路であって、前記各半導体装置に接続状態検出用のスキャンモード信号とスキャンパターン信号を入力する少なくとも1個のスキャンパターン発生部と、前記各半導体装置から出力されるスキャンパターン信号と前記スキャンパターン発生部から入力されるスキャンモード信号に基づきパターンエラーの有無を検出する少なくとも1個のパターンエラー検出部を設けたことを特徴とするもの。 (もっと読む)


【課題】簡易な構成により競合状態を発生させるテストパターンを作成可能なテストパターン作成方法を得ること。
【解決手段】2以上の入力ポイントから競合ポイントに至る各経路の情報であるテストパターン作成用経路情報を収集する経路情報収集部21と、テストパターン作成用経路情報で示される経路ごとに、シミュレーションに要する処理時間を示す時間情報を取得し、時間情報に基づいて経路の処理時間の差である時間差を算出し、さらに、処理時間の短い方の経路の入力ポイントへのデータの入力時間を当該時間差だけ遅らせるように時間調整を行う旨の時間調整情報を取得するシミュレーション情報収集部22と、テストパターン作成用経路情報と、当該テストパターン作成用経路情報により特定される経路の組に対応する時間調整情報とを対応付けたテストパターンを作成するテストパターン作成部23とを備える。 (もっと読む)


【課題】基準クロックの周波数よりも低い周波数で動作する素子を用いて信号特性の変化を検出することを目的とする。
【解決手段】DUTから出力された試験信号の良否判定のテストを行う半導体試験装置であって、基準クロックを分周した周波数で動作し、試験信号を入力して遅延量の異なる負の遅延を与えて検査信号として出力する複数の負側遅延素子6−1〜6−4および負側フリップフロップ7−1〜7−4と、基準クロックを分周した周波数で動作し、試験信号を入力して遅延量の異なる正の遅延を与えて検査信号として出力する複数の正側遅延素子6−5〜6−8および正側フリップフロップ7−5〜7−8と、各検査信号が試験信号を基準としてそれぞれ信号変化点を含むように遅延量を設定する遅延量設定部16と、検査信号の値に基づいて試験信号の信号特性の検査を行う信号特性検査部14と、を備えている。 (もっと読む)


【課題】半導体集積回路におけるマクロ試験時の消費電力を削減すること。
【解決手段】電源供給支援装置100では、試験対象回路110内の電源供給先としてあらかじめ分類されているグループ1〜4のうち、試験対象となる素子を含むグループを抽出することによって、マクロ試験時に正しい試験結果を得るために電源供給先を特定することができる。ここで特定した電源供給先にのみ電源を供給させることによって、マクロ試験時の電源供給を必要最低限に抑えることができる。 (もっと読む)


【課題】トリガ信号による同期の互換を維持しつつ、トリガバスの信号線数に制限を受けることなく、計測モジュール間の同期が図れるICテスタを実現することを目的にする。
【解決手段】本発明は、複数の第1計測モジュールがトリガバスを介してトリガ信号の授受を行い、被試験対象の試験を行うICテスタに改良を加えたものである。本装置は、被試験対象を試験すると共に、トリガバスの複数の信号線にコードを出力する第2計測モジュールと、被試験対象を試験すると共に、トリガバスの複数の信号線からコードを入力し、コードに対応した動作を行う第3計測モジュールとを備えたことを特徴とする装置である。 (もっと読む)


【課題】半導体集積回路の内部回路が消費する電流を測定すること。
【解決手段】半導体集積回路101は、各回路ブロックの電源配線111、112と、その間の接続を制御する電源スイッチ121、122、123を有し、電源配線111はパッド131を介して、半導体集積回路の評価回路102と接続し、半導体集積回路の評価回路102は、パッド131、132、133に対し、個別に評価回路が形成されているため、電源スイッチ121、122、123を制御することにより、回路ブロック103の消費する電流を測定することができる。 (もっと読む)


【課題】 タイミング校正時に、基準ピンとスキュー調整部間の電気長を測定していたので、回路規模が増大し、かつスキュー調整部内のコンパレータとテストピン内のコンパレータのTpdのマッチング誤差を校正できないので、タイミングを精度よく校正することができなかったという課題を解決する。
【解決手段】 第1のスイッチによって基準ピンと各テストピンを接続し、テストピン内のコンパレータを用いて基準ピンと各テストピン間の電気長を測定するようにした。また、判定レベルとして、同じテストピン内のドライバのDCレベルを用いた。スキュー調整部および判定信号発生部が不要になるので、回路規模を縮小できる。また、同じコンパレータを用いてタイミング校正を行うので、Tpdのマッチング誤差が発生せず、高精度でタイミング校正ができる。 (もっと読む)


【課題】モジュール同士が安全かつ信頼できる方法で通信するための仕組みを提供する。
【解決手段】被試験デバイスに試験信号を供給可能なモジュール108を複数組み込み可能な試験システム100は、所定の二つのモジュール間で通信を行う際のインタフェースとして機能する配送器150を備える。この配送器150は、所定の二つのモジュールのうち一のモジュールAから受信した信号を、他のモジュールBへ配送する機能を備える。また、この試験システム100は、モジュール108の接続関係を設定するためのモジュール設定ファイル130を備え、試験システム100は、モジュール設定ファイル130に規定された内容に基づいて、配送器150を生成する。 (もっと読む)


【課題】電流消費が最大となる試験項目により、同時に試験可能なデバイスの数が制限されない半導体試験装置を提供することを目的とする。
【解決手段】本発明に係る半導体試験装置1は、複数のデバイスを同時に、複数回試験する半導体試験装置1であって、各回の試験において、複数のデバイスを異なる試験項目の組み合わせによって試験することが可能である。組み合わせは、電流消費が大きい試験項目と、電流試験項目が小さい試験項目とを予め組み合わせてなるプログラムにより規定される。 (もっと読む)


【課題】機密データを格納するメモリに対して、メモリに格納されるデータの機密性を確保しつつ、メモリ不良時の解析を容易にする半導体集積回路およびその検査方法を提供する。
【解決手段】機密データを格納するメモリ100と、メモリのWrite/Read動作させる制御回路104と、メモリからの出力データを圧縮するデータ圧縮回路108と、データ圧縮回路から出力される信号を外部モニターできる外部端子110と、メモリからの出力データと正常時に出力されるデータとの比較を行う期待値比較回路109と、期待値比較回路から出力される比較結果の信号を外部モニターできる外部端子111と、メモリからの出力データをテストパスから取り込むことができるテスト回路101bとで構成される。 (もっと読む)


【課題】本発明は、電子デバイスの静電破壊評価方法、装置およびプログラムに関し、時間領域反射測定法を用いて、振幅が異なる複数の矩形パルスの印加による観測波形の相互関係に基づき静電破壊耐圧を求める。
【解決手段】第1の矩形パルスおよび該矩形パルスよりも振幅が大きい1つ以上の第2の矩形パルスを生成する矩形パルス生成部31と、第1の矩形パルスの入射波形と反射波形とが重畳された第1の信号波形と、第2の矩形パルスの同様の第2の信号波形とを記憶する波形記憶部32と、第1の信号記憶波形の入射波形単独領域の振幅値と、第2の信号記憶波形の同様の振幅値との振幅比率を算出する振幅比率算出部33と、スケーリング波形生成部34が第1の信号記憶波形を振幅比率に応じて振幅方向に拡大させたスケーリング波形と第2の信号記憶波形との差分演算結果により被試験デバイスのインピーダンス変化を判定して静電破壊耐圧を求める特性変化判定部35とを有する。 (もっと読む)


【課題】半導体集積回路装置の検査工程において、従来は検出ができなかった半ショート故障や半オープン故障を確実に検出して冗長救済を可能にする。
【解決手段】同一機能を有する被検査回路104と冗長回路105とがそれぞれ個別の電源VS1(101)とVS2(102)に接続されるように半導体集積回路装置を構成し、個別の電源VS1とVS2における静止電源電流を異常電流検出回路106で測定する。被検査回路104に半オープン故障や半ショート故障があった場合は静止電源電流が通常規格値や冗長回路105より多く流れる事実に基づき、被検査回路104の静止電源電流の測定値が異常であった場合は故障と判定し、フューズ回路107を用いて故障と判定された被検査回路104に対する電源供給経路を切断して冗長回路105で置換する。 (もっと読む)


【課題】 本発明は集積回路の試験方法を提供する。
【解決手段】 集積回路中の故障の発生又は可能性を評価するプロセスである。プロセスは基板又はダイスの周囲にランナのような導電性領域を形成することを含む。導電性領域は集積回路中の1ないし複数の異なるメタライゼーション層に配置される。導電性領域は1ないし複数のボンディングパッドに結合される。ダイスは抵抗、導電率、漏話又は導電性領域上の他の電気的特性を、ボンディングパッドを通して測定することにより、評価される。評価は集積回路中に形成されたランナが故障しているか、故障する可能性があるかを予測するために使用できる。 (もっと読む)


【課題】 テスト効率と製品歩留まり向上ができる半導体記憶装置を提供する。
【解決手段】 半導体記憶装置は、入力コマンドデコーダ、コマンド生成器、半導体メモリ、書き込み判定回路を備える。半導体メモリにはコマンド生成器からの第2コマンド及び第1アドレス情報に基づいて第1データが書き込まれる。書き込み判定回路は、第1データと第1アドレスから読み出された第2データとを比較して正常に書き込みが行われたか否かを判定する。入力コマンドデコーダには第1データを救済させる第3コマンドがさらに入力される。半導体メモリに正常に書き込みが行われていないと判定された場合、入力コマンドデコーダは第3コマンドがデコードされた第4コマンドと第1アドレス情報とをコマンド生成器に供給する。コマンド生成器は、第4コマンドに基づいて第1アドレスと異なる第2アドレス情報と第2コマンドと第1データとを半導体メモリに供給する。 (もっと読む)


【課題】 高速な簡易手法により決定した割当てを元に、救済可能なスペアラインの組み合わせをさらに広範囲に検索し、DUTの救済率を改善できる半導体メモリ試験装置を提供すること。
【解決手段】
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とするもの。 (もっと読む)


【課題】 半導体装置に備えられたメモリインターフェイスにおいて、レイテンシの制約を満たすタイミング試験を容易に実施可能な技術を提供する。
【解決手段】 半導体装置10の備えるメモリインターフェイス11は、接続されるメモリ(DDR-SDRAM)を動作させるためのクロック信号(MCLK)を出力するクロック出力端子12と、メモリの状態を制御するためのコマンド信号を出力するコマンド端子13と、メモリとデータ信号(DQ)を授受するデータ端子14と、データ(DQ)を確定させるデータ・ストローブ信号(DQS)を授受するデータ・ストローブ端子15とを含む。半導体装置10は、コマンド信号とは別に、予めメモリインターフェイス11の試験を開始させる信号(TEST)を出力するテスト端子16を備える。 (もっと読む)


【課題】 ウェハテストにおけるバーンインを含むテストの時間を短縮する。
【解決手段】 ウェハテスト時において、バーンイン実施前に、テスタ用のプロ-バに接触するテスト対象デバイス単位でバーンイン回数を決定するテストを行なう(ステップSP4)。この回数決定テストにおいて決定されたバーンイン回数のバーンインを実施し、その後、テスト対象デバイス単位で機能テストを行なって、バーンイン不良率をモニタする(ステップSP5,SP6)。 (もっと読む)


【課題】 被検査素子に組み込まれているADコンバータのミッシングコードの有無を、微分非直線性誤差(以下、DNLと略す)を用いて検査する際に、取り込むディジタルデータ量と検査時間を増加させることなく、よりミッシングコードの誤判定の少ない検査を行う。
【解決手段】 被検査素子に検査用ランプ波を複数回入力し、この被検査素子が返すデータから各コードの出現個数をカウントし、これを入力回数で平均した値から各コードの絶対値付きDNLを求めると同時に、個別のランプ波からそれぞれ各コードの絶対値付きDNLを求めたうえでこれらの最小値を選び、各コードの絶対値付きDNLとする。次に、この2通りの方法で求めた各コードの絶対値付きDNLをそれぞれ比較し、小さい方の値をそのコードの絶対値付きDNLとする。 (もっと読む)


1 - 20 / 25