【課題】エミッタ電子輸送特性やエミッタ注入効率を劣化させることなく、レッジ部を薄層化することが容易で、微細化に適したヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】エミッタ層は、第１の半導体層１１と、第２の半導体層１２と、第３の半導体層１３との積層構造からなり、第３の半導体層１３は、第２の半導体層１２に対してウェット・エッチングにより選択的に除去でき、第２の半導体層１２は、第１の半導体層１１に対してウェット・エッチングにより選択的に除去でき、第１の半導体層１１と第３の半導体層１３のバンドギャップはベース層４のバンドギャップよりも大きく、第２の半導体層１２は不純物添加によって縮退しており、第３の半導体層１３は不純物添加によって中性領域を形成しているヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】バイポーラ・トランジスタのコレクタウエルを形成する方法を提供する。
【解決手段】本方法は、第１の種類のドーパントでシリコン層をドープすること、および第１の注入工程を実施して第１の種類とは反対の第２の種類のドーパントをシリコン層内に注入することを含む。注入されたドーパントは、シリコン層内で第１のドーパント・プロフィル305を有する。本方法はまた、第２の注入工程を実施して第２の種類の追加のドーパントをシリコン層内に注入することを含む。注入された追加のドーパントは、シリコン層内で第１のドーパント・プロフィル310とは異なる第２のドーパント・プロフィル320を有する。本方法は、シリコン層および第１の種類のドーパントの一部分を消費することによって、シリコン層上に形成された絶縁層を成長させることをさらに含む。 （もっと読む）

【課題】メサ構造をもつ炭化珪素バイポーラ型半導体装置において、素子の表面付近に存在する欠陥核を起点とした積層欠陥の発生およびその面積拡大を抑制し、これにより順方向電圧の増加を抑制する。
【解決手段】第１導電型炭化珪素単結晶基板、第１導電型炭化珪素ドリフト層、第２導電型炭化珪素電荷注入層および該炭化珪素電荷注入層よりもドーピング密度が高い第２導電型の高ドーピング層が、この順序にて積層してなり、前記炭化珪素ドリフト層から前記高ドーピング層側の素子表面に至るメサ構造を有し、前記高ドーピング層の厚さが１５ｎｍ〜１．５μｍであり、かつ、前記高ドーピング層における最大ドーピング密度が１×１０²⁰ｃｍ^-3〜２×１０²¹ｃｍ^-3であることを特徴とする炭化珪素バイポーラ型半導体装置。 （もっと読む）

【課題】 バイアス電圧が印加されるときに半導体デバイス上に自然降伏状態を作り出すような「略自然降伏状態」を提供する。
【解決手段】 本発明の半導体デバイスは第１半導体領域を含み、第１半導体領域は、強制または非強制略自然降伏領域であり、この領域は、非自然降伏（例えば、ツェナー降伏及び雪崩降伏）の降伏電圧以下の大きさを有する所定電圧がデバイスの両端に印加されるときに完全に空乏化される。 （もっと読む）

【課題】第１の導電型の炭化ケイ素（ＳｉＣ）コレクタ層、炭化ケイ素コレクタ層上の第２の導電型のエピタキシャル炭化ケイ素ベース層、およびエピタキシャル炭化ケイ素ベース層上の第１の導電型のエピタキシャル炭化ケイ素エミッタメサを含むバイポーラ接合トランジスタ（ＢＪＴ）を提供する。
【解決手段】本発明に係るバイポーラ接合トランジスタでは、第１の導電型のエピタキシャル炭化ケイ素保護層が、炭化ケイ素エミッタメサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部に設けられる。また、エピタキシャル炭化ケイ素保護層が、０デバイスバイアスで完全空乏状態になるように構成される。 （もっと読む）

【課題】リサーフの効果を用いる構造により窒化物系ヘテロ接合トランジスタの高耐圧化を行う。
【解決手段】窒化物半導体により構成されるトランジスタにおいて、ＧａＮ層３とＡｌ_ｙＧａ_１−ｙＮバリアー層４のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型チャンネルに対して、Ａｌ_ｘＧａ_１−ｘＮバリアー層２とＧａＮ層３のヘテロ接合にｐ型の二次元状キャリアを持つ電界制御チャンネルを平行に形成し、チャンネルと電界制御チャンネルが空乏化したときの空間固定電荷の面密度が実質的に等しくなるトランジスタ構造とすることにより、リサーフ効果を持たせ、これにより、オン耐圧やオフ耐圧の向上を行う。 （もっと読む）

【課題】素子分離層として拡散層を有する半導体基板の表面に搭載されるＮＰＮ型バイポーラトランジスタの信頼性を確保する構造を容易に得ることのできる半導体装置及びその製造方法を提供する。
【解決手段】当該半導体装置は、大きくは、ＣＭＯＳ２０とＮＰＮ型バイポーラトランジスタ３０とをＮ型のシリコンからなる同一の半導体基板（Ｎ−ｓｕｂ）１１に備えている。このうち、ＣＭＯＳ２０が搭載される領域では、フィールド酸化膜１２ｃ、１２ｄの直下の領域に同領域の不純物濃度が高められるかたちで素子分離層としてのＮ型拡散層１５ａ及びＰ型拡散層１６ａが形成されている。こうした半導体基板１１の表面に、上記ＮＰＮ型バイポーラトランジスタ３０を形成し、そのベース領域（Ｐウェル１４ｂ）のうち、コレクタ領域と接合する接合部に同領域の不純物濃度を局所的に高く設定するかたちでＰ型拡散層１６ｂを形成する。 （もっと読む）

【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】ベースオープンＵ_ＣＥ０で、高いコレクタ−エミッタ逆電圧Ｕ_ＣＥ０および高いコレクタ−ベース逆電圧Ｕ_ＣＢ０を有するバイポーラトランジスタを提供すること、およびその製造方法を明らかにすること。
【解決手段】本発明はＮＰＮおよびＰＮＰバイポーラトランジスタおよびその製造方法に関し、該トランジスタは特に高いコレクタ−エミッタおよびコレクタ−ベースの遮断電圧を特徴とする。遮断電圧は特殊なドーピングプロファイルによって増加する。ＮＰＮバイポーラトランジスタはｐドープ基板（１）と、コレクタを形成するトレンチされたｎドープ層（３）と、前記トレンチされたｎドープ層の上に配置され、ベースから作られたｐドープ層（７）と、前記ｐドープ層の内部に配置されてトランジスタのエミッタを形成するｎドープ層とを有する。空間電荷領域（ＲＬＺ１）はｐドープ層とトレンチされたｎドープ層の間に形成され、第２の空間電荷領域（ＲＬＺ２）はトレンチされたｎドープ層とｐドープ基板の間に形成され、トランジスタが電位上昇で動作されるとき、コレクタ上を縦方向に広がる。トレンチされたｎドープ層は、トランジスタが電位上昇で動作されるとき、第１および第２の空間電荷領域がコレクタ上に広がり、コレクタとエミッタ間が降伏の臨界電界強度に達する前に、トレンチされたｎドープ層の深さ全体を横切るようなドーピングプロファイルを有する。 （もっと読む）