【課題】低電圧で作動するとともに大きなベース電圧を印加した場合でも耐電圧が高く、各種の回路素子への応用が容易で、製造コストを抑えた有機トランジスタ及び回路素子を提供する。
【解決手段】コレクタ電極１とエミッタ電極２と両電極間に設けられた有機半導体層３と有機半導体層３内に設けられたベース電極４とを有する縦型トランジスタ部、及び、ベース電極４とベース電圧電源端子７との間に設けられた抵抗部６、を有する。抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 （もっと読む）

【課題】大電流を含む変調電流で発光素子を低電圧駆動させることができるとともに、製造コストの点でも有利な駆動素子アレイを提供する。
【解決手段】パッシブマトリクス方式で電流駆動する発光素子２１と、その発光素子２１への電流供給を制御するカラム選択用トランジスタ３１Ａ及びライン選択用トランジスタ３１Ｂとを有する駆動素子アレイ１０であって、そのカラム選択用トランジスタ３１Ａとライン選択用トランジスタ３１Ｂを、発光素子２１と同一の基板１９上に形成された縦型有機トランジスタであるように構成して上記課題を解決した。この縦型有機トランジスタ３１Ａ，３１Ｂは、電流変調を容易に行うことができ、特に大面積の表示装置に用いる場合には大電流を発光素子列に供給することができる。さらに、縦型有機トランジスタ３１Ａ，３１Ｂには、光吸収層又は光反射層を施す等の遮光処理がなされていることが好ましい。 （もっと読む）

バイポーラ接合トランジスタが、第１の導電型を有するコレクタと、このコレクタ上の、第１の導電型を有するドリフト層と、このドリフト層上の、第１の導電型と反対の第２の導電型を有するベース層と、このベース層上の、低濃度でドープされ第１の導電型を有しベース層とｐ−ｎ接合部を形成するバッファ層と、このバッファ層上の第１の導電型を有し側壁を有するエミッタメサとを含む。バッファ層は、エミッタメサの側壁の近傍でそこから横方向に間隔を置いて配置されたメサ段差を含み、エミッタメサの下のバッファ層の第１の厚さは、メサ段差外側のバッファ層の第２の厚さよりも厚い。
（もっと読む）

【課題】 複数個の半導体素子を備えている半導体装置において、その半導体装置のサイズを小さくする技術を提供する。
【解決手段】 不純物注入工程では、半導体基板９の表面にｎ型半導体領域１３とｐ型半導体領域１４が隣接して出現する関係に不純物の注入範囲を管理して、不純物を半導体基板９に注入する。熱処理工程では、半導体基板９を加熱して半導体基板９に注入した不純物１２、１４を活性化する。トレンチ形成工程では、半導体基板９の表面に隣接して出現しているｎ型半導体領域１３とｐ型半導体領域１４の双方を分断して一巡するととともに半導体基板９の表面から半導体基板９の裏面に向けて不純物の注入範囲１２、１４を貫通する深さにまで伸びているトレンチ１５を形成する。絶縁膜形成工程では、トレンチ１５内に絶縁膜を形成する。 （もっと読む）

【課題】期待される高周波特性を得ること、ならびに後続の回路で必要とされる駆動電流を得ることが可能なホットエレクトロントランジスタを提供する。
【解決手段】このホットエレクトロントランジスタ１００は、コレクタ層３と、ベース層５と、エミッタ層７と、コレクタ層３とベース層５との間に形成されたコレクタバリア層４と、ベース層５とエミッタ層７との間に形成されたエミッタバリア層６とを備えている。そして、エミッタバリア層６とエミッタ層７との間のエネルギー障壁は実質的に存在しないとともに、コレクタバリア層４のエネルギー障壁の高さはエミッタバリア層６のエネルギー障壁の高さよりも低い。 （もっと読む）

【課題】 バイアス電圧が印加されるときに半導体デバイス上に自然降伏状態を作り出すような「略自然降伏状態」を提供する。
【解決手段】 本発明の半導体デバイスは第１半導体領域を含み、第１半導体領域は、強制または非強制略自然降伏領域であり、この領域は、非自然降伏（例えば、ツェナー降伏及び雪崩降伏）の降伏電圧以下の大きさを有する所定電圧がデバイスの両端に印加されるときに完全に空乏化される。 （もっと読む）

【課題】従来の半導体装置では、パワー用半導体素子の耐圧特性と制御用半導体素子のデバイスサイズの縮小化とを実現することが難しいという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板３上にＮ型のエピタキシャル層４が形成されている。基板３とエピタキシャル層４には、Ｎ型の埋込拡散層９がＰ型の埋込拡散層６上に形成されている。この構造により、Ｐ型の埋込拡散層６の這い上がりが抑制され、パワー用半導体素子の耐圧特性を維持しつつ、エピタキシャル層４の厚みを薄くすることができる。そして、制御用半導体素子のデバイスサイズを縮小化することができる。 （もっと読む）

【課題】 ダブルヘテロバイポーラトランジスタにおいて、高い耐圧を保ったまま伝導帯における障壁の発生を回避し、高電流において高速なトランジスタ動作を可能とする半導体装置及びその製造方法を提供する。
【解決手段】 ベースとコレクタの一部を、半導体基板より禁制帯幅の狭い材料で形成し、ベース内部にはエミッタ側からコレクタ側に向かって階段状又は連続的に禁制帯幅が増大する領域を設け、且つベース−コレクタ界面における禁制帯幅は、ベース中で最小となる禁制帯幅に比べて大きくなるように設計する。エミッタ−ベース近傍でのヘテロ効果を十分に保ったまま、従来よりもコレクタ側のベース層端における禁制帯幅を半導体基板の禁制帯幅に近づけることが出来、コレクタ電流が増大した際に生じるエネルギー障壁の高さを低減し、高電流での良好なトランジスタ動作が可能となる。 （もっと読む）

【課題】トランジスタのしきい値電圧の上昇を抑えつつ、その耐圧を向上することが可能な半導体技術を提供する。
【解決手段】ＳＯＩ基板４におけるｎ^-型の半導体層３にはｐチャネル型のＭＯＳトランジスタ２０のソース領域５及びドレイン領域６が形成されている。また、半導体層３内にはｎ型の不純物領域９が形成されている。不純物領域９は、ソース領域５の直下においてその底部の全領域に渡って形成され、ソース領域５とドレイン領域６との間の半導体層３の直下にも形成されている。ソース領域５とドレイン領域６との間の半導体層３における上面の直下では、不純物領域９における不純物濃度のピーク位置９ａは、ソース領域５の最下端５ａよりも下方に設定されている。 （もっと読む）