【課題】配線層に形成される信号配線をなるべく迂回させずに配線できるように電源スタックビアが配置された半導体集積回路を提供すること。
【解決手段】半導体集積回路は、第１の方向に延伸された第１，第２の下層電源配線１１Ａ，１１Ｂと、第２の方向に延伸された第１，第２の上層電源配線１２Ａ，１２Ｂと、上層，下層電源配線を接続させる第１，第２接続部３Ａ，３Ｂと、を備え、第１，第２接続部は、第１，第２の接続用配線２６Ａ，２６Ｂと、第１，第２の位置変換用配線２７Ａ，２７Ｂと、第１，第２の上側ビア２８Ａ，２８Ｂと、を有して構成され、第１，第２の接続用配線は、第２の方向に沿った同一ライン上に配置され、第１，第２の位置変換用配線は、第１，第２の接続用配線を第２の方向に沿って延長した領域内に形成され、第１，第２の上側ビアは、第１の方向に沿った同一ライン上となる位置に配置される。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置の画面の大面積化を可能とするゲート電
極とゲート配線を提供することを第１の課題とする。
【解決手段】同一基板上に表示領域と、表示領域の周辺に設けられた駆動回路と、を有し
、表示領域は、第１の薄膜トランジスタを有し、駆動回路は、第２の薄膜トランジスタを
有し、第１の薄膜トランジスタと第２の薄膜トランジスタは、リンがドープされたシリコ
ンでなるゲート電極を有し、ゲート電極は、チャネル形成領域の外側に設けられた接続部
でアルミニウムまたは銅を主成分とする層とタンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする層とを有する配線と電気的に接続する。 （もっと読む）

【課題】 整列したナノ構造物を含む回路基板を提供する。
【解決手段】 回路基板は、基板と、基板に配置された極性分子層パターンおよび非極性分子層パターンと、基板に配置された第１の電極および第２の電極と、極性分子層パターンに配置され、線状ナノ構造物を含む１つ以上のチャネルとを含む。１つ以上のチャネルは、第１の電極を第２の電極に電気的に結合するのを促す。 （もっと読む）

【課題】衝撃や振動になどに対して強度を向上させることで高い信頼性が得られる半導体チップ、光電変換チップおよび半導体チップの製造方法を提供する。
【解決手段】半導体基板２と、受光部３および制御回路部４とを形成する集積回路と、前記半導体基板２の側面に形成され、半円筒形状に形成された外部端子５と、底面を除く全体を覆う樹脂封止部６とを備えた光電変換チップ１は、プリント配線基板に搭載する場合に、ワイヤによる接続が不要なので、ワイヤボンディング工程が不要である。 （もっと読む）

【課題】抵抗素子として機能する配線を有し、かつ面積の小さな半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板ＳＢと、半導体基板ＳＢ上に設けられた第２の配線層Ｌ２とを備えている。第２の配線層Ｌ２は、通常の配線ＷＲと、高抵抗配線ＲＥと、通常の配線ＷＲおよび高抵抗配線ＲＥを埋め込む絶縁膜８とを含んでいる。通常の配線ＷＲは、第１の銅部１０Ｗと、第１の銅部１０Ｗの底面側および側面側を覆う第１のバリアメタル膜９Ｗとを有している。高抵抗配線ＲＥは、空洞部ＣＶと、空洞部ＣＶの底面側および側面側を覆う第２のバリアメタル膜１９Ｒとを有している。 （もっと読む）

【課題】抵抗を低減することが可能な配線を提供する。
【解決手段】第１導電膜１２と第１導電膜１２の上層の第２導電膜２６とを電気的に接続する配線２４であって、第１導電膜１２の上の複数の第１金属粒子１６と、複数の第１金属粒子１６のそれぞれを介して第１導電膜１２の表面に一端を接続する複数の導電部材１８と、複数の導電部材１８のそれぞれの他端側の側面上の複数の第２金属粒子２０と、複数の第２金属粒子２０のそれぞれを介して複数の導電部材１８のそれぞれの表面に一端を接続し、第２導電膜２６にそれぞれ接続する複数の導電部材２２とを備える。 （もっと読む）

【課題】側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージを提供する。
【解決手段】上部表面、下部表面及び上部表面と下部表面とに連結された側部表面を持つ第１チップ１００を備える半導体装置であり、第１チップは、チップ基板、チップ基板上の下部導電性パターン、下部導電性パターン上の層間誘電層及び層間誘電層上の上部導電性パターンを備え、下部導電性パターン１２０ｂの少なくとも一部及び上部導電性パターンの少なくとも一部は、集合的に側面パッド１２０を形成するように第１チップの側部表面上に露出される。 （もっと読む）

【課題】半導体装置の保護膜にクラックが入ることを防止した半導体装置を提供すること。
【解決手段】GaAs基板１１上にキャパシタを形成予定の場所に対して、約1μmの深さを持つ凹部１２を形成する。その上部にキャパシタ下部電極１３としてAl配線層を形成する。この下部電極層１３は凹部１２の側壁に対して接続するように形成し、その上部にキャパシタとして動作させるための誘電体１４としてSiNを形成する。その上部に上部電極１５を形成してキャパシタが形成できる。GaAs基板１１に凹部があるので、昇温降温を行うプロセスにおけるAlスライドによって誘電体１４にクラックが生じない。 （もっと読む）

【課題】抵抗特性が改善され、信頼性が向上する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、下部配線１１０、層間絶縁膜１００、２００、拡散防止膜１２０、２４０、上部配線２３０を備えている。層間絶縁膜２００は、下部配線１１０上に形成され、下部配線１１０の上面が露出するビアホール２３０ａを有する。拡散防止膜２４０は、ビアホール２３０ａの両側壁に形成される。上部配線２３０は、ビアホール２３０ａを埋め込み、下部配線１１０と直接接触する。下部配線１１０内にはビアホール２３０ａの延びる方向に拡散防止膜１２０の成分を含む不純物領域１３０が形成される。 （もっと読む）

【課題】小型化または外部端子数の増加に伴う、電気接続性の劣化が抑制された半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１の一方の主面に設けられた素子電極２と、半導体基板１の一方の主面側に配置された絶縁層４と、素子電極２と電気接続され、絶縁層４に接して配置された配線７とを含み、絶縁層４は凸部４ａを備え、配線７の一方の端部は素子電極２に接合され、他方の端部は凸部４ａの上面４ｂに配置されてランド部を構成している。 （もっと読む）

【課題】 パターニングフリーの能動素子基板の提供。
【解決手段】 能動素子基板は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。導電膜２は、能動素子１から出力された電気信号を有限範囲内に伝達する。 （もっと読む）

【課題】 比抵抗の低い半導体基板の上であっても、その上に形成した高周波用伝送線路の伝送損失を抑制できるようにする。
【解決手段】 信号線１０３およびグランド線１０４と半導体基板１０１との間に介在する絶縁膜１０２と、信号線１０３の両側の半導体基板１０１に形成された溝１０５とを備え、信号線１０３およびグランド線１０５は、半導体基板１０１に接している辺より半導体基板１０１に垂直な隣辺の方が長い長方形状の断面を有する。 （もっと読む）