【課題】ウエハ等の基板に設けられた縦孔内に、脱落、抜け等を生じることなく、完全充填された縦導体充填構造を提供すること。
【解決手段】基板１の厚み方向に設けられた縦孔３内に縦導体５を充填した縦導体充填構造であって、孔開口端が内側に突出する凸縁３１となっており、凸縁３１−３１間で見た孔径Ｄ１が、孔内壁面３−３間で見た内径Ｄ２よりも小さい。 （もっと読む）

【課題】実施形態は、多層グラフェンの配線及び多層グラフェン配線を有する半導体装置を提供することを目的とする。
【解決手段】実施形態にかかる配線は、基板と、基板上に設けられた金属膜と、記金属膜上に設けられた金属部と、金属部に形成されたグラフェン配線とを有し、前記グラフェン配線は、前記金属膜と電気的に接続し、金属膜と金属部は、異なる金属または合金であることを特徴とする。 （もっと読む）

【課題】貫通電極が絶縁膜で被覆されていようがいまいが、貫通電極と配線の接触面積を確保すること。
【解決手段】本実施形態に係る半導体装置は、第１の半導体チップ２００と、第１の半導体チップ２００上に積層された第２の半導体チップ３００と、第１の半導体チップ２００と第２の半導体チップ３００とを接続する貫通電極１２０と、を有している。貫通電極１２０は、第１の貫通電極部１２２と第２の貫通電極部１２４を有している。第１の貫通電極部１２２は、第２の半導体チップ３００において、第２の絶縁膜４２の上面から第２の配線３２の上部まで設けられている。第２の貫通電極部１２４は、第１の貫通電極部１２２の下面と繋がっており、かつ第２の配線３２と同一層から第２の半導体チップ３００の第１の配線３０上部まで設けられている。第１の貫通電極部１２２と第２の貫通電極部１２４の孔径は、平面視で、第１の貫通電極部１２２の孔径の方が大きい。 （もっと読む）

【課題】微細なパターン、例えば、線幅が５０μｍよりも小さいパターンであっても高い精度でパターンを形成することができるパターン形成方法を提供する。
【解決手段】微細なパターンのパターン形成方法であって、基板上に形成された、親疎水性変換機能を有する第１の膜において、パターンが形成されるパターン形成領域を親疎水性に変化させる工程と、パターン形成領域に第２の膜を形成し、第２の膜が乾燥してパターンを形成する工程とを有する。第２の膜は、厚さが０．１μｍになったときの粘度が３ｍＰａ・ｓ以下である。 （もっと読む）

【課題】基板を貫通するバイアホールを与える。
【解決手段】半導体デバイス構造は、第１の濃度および第１の導電型のバックグラウンドドーピングを有する基板を含んでなる。基板貫通バイアは基板を貫通している。デバイスは基板の第１の面上に第２の導電型の第１のドープ領域を有する。第２のドープ領域が基板貫通バイアの周りにある。第２のドープ領域は、第１の濃度よりも大きい第２の濃度にドーピングされており、第１の導電型を有する。 （もっと読む）

【課題】
銅及びモリブデンを含む多層膜用エッチング液、及びこれを用いた銅及びモリブデンを含む多層膜のエッチング方法を提供する。
【解決手段】
（Ａ）分子内にカルボキシル基を二つ以上有し、かつヒドロキシル基を一つ以上有する有機酸イオン供給源、（Ｂ）銅イオン供給源、及び（Ｃ）アンモニア及び／又はアンモニウムイオン供給源を配合してなり、ｐＨが５〜８であり、（Ｃ）アンモニア及び／又はアンモニウムイオン供給源の（Ｂ）銅イオン供給源に対する配合比（モル比）が０．１〜２０である銅及びモリブデンを含む多層膜用エッチング液、及びこれを用いたエッチング方法である。 （もっと読む）

【課題】配線間の絶縁性に優れ信頼性の高い配線構造及びその製造方法を提供する。
【解決手段】スピンコート法により、ベースポリマーがポリイミド樹脂である非感光性樹脂のワニスを塗布後、ベーク、キュアしてポリイミド樹脂を硬化、膜を形成する。これを第１絶縁膜１２とする。次いで、めっきシード層１８形成、フォトレジスト溝パターン２２形成、めっき、フォトレジスト溝パターン２２除去、配線下以外のめっきシード層１８除去に依り、第１の絶縁膜上に配線２６を形成する。そして、第１絶縁膜の表面上にシリカ粒子３０を分散し、散したシリカ粒子３０をマスクとして、ＣＦ４及びＯ２を混合したガスで、第１絶縁膜１２をドライエッチングすることに依り、段差が１００ｎｍ以上の凹凸３２を形成する。最後に前述と同様にして、スピンコート法により、第２絶縁膜としてのポリイミド樹脂膜３４を形成する。 （もっと読む）

【課題】容量素子を有する半導体装置の性能を向上させる。
【解決手段】ＭＩＳＦＥＴ形成領域Ａ１の配線Ｍ１Ａと配線Ｍ２Ａとの間に位置する層間絶縁膜ＩＬ２Ａと、キャパシタ形成領域Ｂ１の導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとの間に位置する層間絶縁膜ＩＬ２Ｂについて、層間絶縁膜ＩＬ２Ｂを、層間絶縁膜ＩＬ２Ａより誘電率の大きい膜[ε（ＩＬ２Ａ）＜ε（ＩＬ２Ｂ）]とする。また、導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとは、層間絶縁膜ＩＬ２Ｂを介して対向し、導電膜Ｍ１Ｂには第１電位が印加され、導電膜Ｍ２Ｂには第１電位とは異なる第２電位が印加される。このように、縦方向に容量（Ｃｖ）を形成することで、耐圧劣化の問題を回避し、容量を構成する導電膜Ｍ１ＢとＭ２Ｂ間に高誘電率の絶縁膜を用いることで、容量を大きくする。 （もっと読む）

【課題】信頼性の高いコンタクト構造を提供する。
【解決手段】電子装置は第１の絶縁膜と、前記第１の絶縁膜の表面に形成された配線溝と、Ｃｕよりなり前記配線溝を充填する配線パタ―ンと、前記配線パタ―ンの表面に形成され、Ｃｕよりも大きな弾性率を有する金属膜と、前記第１の絶縁膜上に形成された第２の絶縁膜と、Ｃｕよりなり、前記第２の絶縁膜中に形成され、前記金属膜とコンタクトするビアプラグと、を備える。 （もっと読む）

【課題】シリコン基板、半導体回路素子または絶縁層にクラックが発生することのない高信頼度のＴＳＶを有する半導体基板、電子デバイス及びその製造方法を提供する。
【解決手段】貫通電極を囲む環状の溝に形成された絶縁層３は、シリカ微粒子３１１と、シリカ微粒子３１１−３１１間に生じる隙間に浸透してこれを埋めるナノ結晶またはナノアモルファスのシリカ３２０とからなるナノコンポジット構造である。 （もっと読む）

【課題】ビア層絶縁膜にビア用の孔を形成する工程において、シールリングのうちビア層絶縁膜に位置する部分に、導体を埋め込むための溝を形成しないで済むようにする。
【解決手段】ビア層絶縁膜４０及び第２配線層絶縁膜５０にはシール溝１２１が形成されている。また、エッチングストッパー層３０には複数の孔３１が形成されている。第２シール導体パターン１２０は、複数の孔３１及びシール溝１２１に埋め込まれている。そして、エッチングストッパー層３０は、シール溝１２１の底面に位置する部分が薄膜部３２となっており、シール溝１２１が形成されていない部分と比較して薄くなっている。 （もっと読む）

【課題】プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中に高アスペクト比のフィーチャをエッチングするための方法を提供する。
【解決手段】プラズマ処理室に主エッチングガスが流入される。第１の圧力を提供しながら、主エッチングガスがプラズマにされる。２０℃未満のウェハ温度が維持される。プラズマにより上記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、第１の圧力よりも低い第２の圧力まで圧力を降下させる。上記複数の二重層のうち第１の複数の組がエッチングされた後に、主エッチングガスの流入を停止させる。 （もっと読む）

【課題】バイアスに依存した抵抗値の変化をさらに低減できるようにした半導体装置を提供する。
【解決手段】Ｎ型シリコン層３と、Ｎ型シリコン層３上に形成されたＰ型拡散抵抗７と、Ｐ型拡散抵抗７上に形成されたシリコン酸化膜１１と、シリコン酸化膜１１を貫いてＰ型拡散抵抗７の一方の端部７ａに接続され、一方の端部７ａに高電位を印加するための高電位用電極１５と、シリコン酸化膜１１を貫いてＰ型拡散抵抗７の他方の端部７ｂに接続され、他方の端部７ｂに低電位を印加するための低電位用電極１７と、を備える。高電位用電極１５及び低電位用電極１７はそれぞれシリコン酸化膜１１上に延設されると共に、シリコン酸化膜１１上において高電位用電極１５と低電位用電極１７との間にはスリット２１が設けられている。このスリット２１は、Ｐ型拡散抵抗７の一方の端部７ａと他方の端部７ｂとの間の中間位置２３よりも一方の端部７ａに近い側に位置する。 （もっと読む）

【課題】隣接する配線の間におけるリークを抑制することができる不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１は、シリコンを含む基板１１と、基板１１の上に設けられた複数のメモリセルと、複数のメモリセルの上方に設けられた配線７と、配線７の上に設けられたリーク抑制層８と、前記リーク抑制層８の上方に設けられた層間絶縁膜１０と、を備えている。そして、隣接するメモリセルの間、および、隣接する配線７の間には空隙１２が形成され、リーク抑制層８の幅寸法は、配線７の幅寸法よりも短いこと、および、隣接するリーク抑制層８の間の寸法は、隣接する配線７の間の寸法よりも長いこと、の少なくともいずれかである。 （もっと読む）

【課題】プロセス条件の見直しを最小限に抑制しつつ電気的特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、半導体構造１１の上面領域に形成された島状の絶縁膜２０と、絶縁膜２０の上面領域に配列された複数の凸状絶縁部２３と、これら凸状絶縁部２３と絶縁膜２０とを被覆する層間絶縁膜２６とを備える。 （もっと読む）

【課題】アライメント光によるアライメントマークの検出感度を向上させて、低コストで貫通孔の位置合わせを行う。アライメントマークの誤検出を防ぐ。また、アライメントマーク検出時のアライメント光の露光マージンを大きくして、微細化に対応可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板の非有効ショット領域において、半導体基板の主面又は主面よりも上方にアライメントマークを形成する。半導体基板の裏面の方から、アライメントマークが形成された位置に対応する開口を形成する。半導体基板内に形成されている半導体装置の構成パターンと露光用マスクパターンとの位置合わせをして、有効ショット領域の半導体基板内に貫通孔を形成する。 （もっと読む）

【課題】有機シリケート（ＯＳＧ）膜内の炭素含有種の少なくとも一部分を除去すること。
【解決手段】本明細書中に記載されているのは、酸化剤等の、しかし酸化剤に限られない薬品を用いてＯＳＧ膜を処理する工程、ＯＳＧ膜紫外線を含むエネルギー源に曝す工程、またはＯＳＧ膜を薬品で処理する工程およびＯＳＧ膜をエネルギー源に曝す工程により、有機シリケート（ＯＳＧ）膜内の炭素含有種の少なくとも一部分を除去するための方法である。 （もっと読む）

【課題】厚さが３５ｎｍ以下でも十分に高い保磁力および角型比を有する磁性のコバルト薄膜を得ることができるコバルト薄膜の形成方法およびこの方法により形成したコバルト薄膜を用いたナノ接合素子を提供する。
【解決手段】ポリエチレンナフタレート基板１１上に真空蒸着法などによりコバルト薄膜１２を３５ｎｍ以下の厚さに成膜する。こうしてポリエチレンナフタレート基板１１上にコバルト薄膜１２を成膜した積層体を二つ用い、これらの二つの積層体をそれらのコバルト薄膜１２のエッジ同士が、必要に応じて有機分子を挟んで、互いに対向するように交差させて接合することによりナノ接合素子を構成する。このナノ接合素子により不揮発性メモリや磁気抵抗効果素子を構成する。ポリエチレンナフタレート基板１１の代わりに、少なくとも一主面がＳｉＯ₂ からなる基板、例えば石英基板を用いてもよい。 （もっと読む）