説明

Fターム[5J055AX01]の内容

電子的スイッチ (55,123) | 目的、効果 (5,153) | スイッチの基本性能向上 (933)

Fターム[5J055AX01]の下位に属するFターム

Fターム[5J055AX01]に分類される特許

1 - 15 / 15


【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【解決手段】スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位基づいて、前記制御信号の電位であって温度制御された第1の電位を生成して前記駆動回路に出力する。 (もっと読む)


【課題】CMOSインバータのP形MOSトランジスタのボディバイアスを変化させても、入力信号の立ち上がりと立ち下がりの伝搬遅延時間の差を、従来のものより小さく保てるマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供する。
【解決手段】パスゲートM1、M2の出力に初段出力バッファとして低しきい値CMOSインバータINV1を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源VBNに接続し、INV1のP形MOSトランジスタM3のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源VBPに接続し、そのN形MOSトランジスタM4はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源VSSに接続する。 (もっと読む)


【課題】ターンオン時間のばらつきが小さな半導体装置を提供する。
【解決手段】この半導体装置は、ノードN1,N2間に直列接続された高耐圧、高GmのトランジスタQ1および低耐圧、低GmのトランジスタQ2と、トランジスタQ2に並列接続された低耐圧、高GmのトランジスタQ3とを含む。トランジスタQ2をオンさせるとトランジスタQ1がオンし、さらにトランジスタQ3をオンさせるとノードN1,N2間が導通状態になる。したがって、低耐圧のトランジスタQ2をオンさせて高耐圧のトランジスタQ1をオンさせるので、ターンオン時間のばらつきが小さくなる。 (もっと読む)


【課題】ゲート駆動信号を電源用トランスによって適切に伝達することができるゲート駆動回路を提供する。
【解決手段】ゲート駆動信号を電源用トランス2により絶縁伝達するゲート駆動回路1であって、一次側電圧の駆動タイミングを生成するタイミング生成部4と、駆動タイミングに基づいて一次側電圧を出力するトランス駆動回路部3と、二次側電圧に含まれるパターン信号でゲート駆動信号を検出するパターン検出部6及びフリップフロップ回路部8とを備え、タイミング生成部4は、ゲート駆動信号を時間T1だけ遅延させ、ゲート駆動信号の極性反転タイミングから時間T1経過までの期間は一次側電圧VT1の極性反転を禁止し、時間T1経過直後にゲート駆動信号に応じて時間T1よりも短い時間幅T2,T3をもつパルス状極性反転を有するパターン信号が一次側電圧VT1に含まれるように駆動タイミングを生成する。 (もっと読む)


【課題】PWM信号の傾きを制御する場合でも、本来意図したデューティと同じ期間だけ、半導体スイッチング素子をオンできる駆動装置を提供する。
【解決手段】ゲート駆動回路4が、入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与したゲート信号をNチャネルMOSFET1のゲートに出力する場合、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号を検出し、入力信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、デューティz=(x+a−b)に設定した駆動信号をゲート駆動回路4に出力する。 (もっと読む)


【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路1は、IGBT11と、FWD12と、半導体素子駆動回路13と、を備えている。半導体素子駆動回路13は、IGBT11のゲート−エミッタ間の電圧Vgeを可変することによって、IGBT11のターンオン及びターンオフを制御する。半導体素子駆動回路13のdi/dt帰還部23は、電子回路1の主電流であるIGBT11のコレクタ電流Icの時間的変化、即ち時間微分値dIc/dtに基づき帰還電圧VFBを生成し、IGBT11のゲート−エミッタ間の電圧Vgeの一部として加算する。 (もっと読む)


【課題】低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【解決手段】
直流電源1に対して直列接続されたハイサイドMOSFET4とローサイドMOSFET5との接続点からソレノイド6に電流を供給する。制御回路3は、ハイサイドMOSFET及びローサイドMOSFETのオンオフを制御する。センスMOSFET7とセンス抵抗8との直列回路が、ローサイドMOSFET5と並列に接続される。誤差増幅器9は、センス抵抗8の両端の電圧を増幅する。制御回路2の電流算出部2A,2Bは、誤差増幅器の出力値を用いて、ローサイドMOSFETがオフとなる期間の電流を算出する。 (もっと読む)


【課題】トランジスタ出力回路と方法を提供する。
【解決手段】トランジスタ回路は、第一出力トランジスタ、第二出力トランジスタ、及び、スイッチ装置、からなる。第一、第二出力トランジスタは、出力信号をトランジスタ回路のコモン出力端に提供する。スイッチ装置は、第一出力トランジスタの出力端と第二出力トランジスタの出力端をコモン出力端に順に結合する。第一、第二出力トランジスタは同じ定常状態出力を提供するように制御される。スイッチ装置の操作により、第一出力トランジスタの出力端がコモン出力端に結合される時、第一出力トランジスタの駆動状態電圧の変化が第二出力トランジスタから隔離される。 (もっと読む)


【課題】従来の共振ゲート駆動回路においては、デューティー比50%での動作(パワーMOSFETのオン期間とオフ期間とが同じ期間となる動作)しか行うことができなかった。
【解決手段】パワーMOSFET素子Q3と、直列接続された相補的な一対のスイッチング素子Q1・Q2を備えた、前記パワーMOSFET素子Q3駆動用の第1の駆動部11と、前記第1の駆動部11における一方のスイッチング素子Q1と他方のスイッチング素子Q2との接続部P1と、前記パワーMOSFET素子Q3のゲートGとの間に設けられる共振インダクタL1と、前記共振インダクタL1とゲートGとの間に設けられ、直列接続された相補的な一対のスイッチング素子Q4・Q5を備えた、前記パワーMOSFET素子Q3駆動用の第2の駆動部12とを備える、パワーMOSFET素子Q3の共振ゲート駆動回路。 (もっと読む)


【課題】 pull−down抵抗が端子に設けられている場合においても、
AC特性を改善することを目的とする。
【解決手段】 半導体内部電源電圧よりも高電圧の外部信号線に接続される出力端子部6と、フローティングNウェルを有し複数のPチャネル型トランジスタ52、53、54とアナログスイッチ51aにより構成され半導体内部信号を外部へ出力するハイ側出力回路部と、複数のNチャネル型トランジスタ55、57が直列に接続され半導体内部信号を外部へ出力するロー側出力回路部とを備えた半導体装置の入出力回路において、前記アナログスイッチを構成するPチャネル型トランジスタ51aの閾値電圧を他のトランジスタの閾値電圧より低く設定した。
(もっと読む)


【課題】デッドタイムを設けることに伴う所望の出力値を得るためのデューティ比の再調整を不要とすることにある。
【解決手段】互いに同期するランプ波jとパルス波cとを出力するPWM回路24と、PWM回路24からのランプ波jとパルス波cとの比較結果に基づいてMOSFET16をデューティ制御する信号Vg1を出力するコンパレータ28と、PWM回路24からのランプ波jのレベルを変化させるレベルシフト回路30,32と、レベルシフトされたランプ波a,bとPWM回路24からのパルス波c又はそのパルス波cを反転した波形dとの比較結果に基づいてMOSFET16に対して反転動作するMOSFET18をデューティ制御する信号e,f,g,hを出力するコンパレータ34,36,40,42と、MOSFET18のスイッチタイミングを設定すべく、レベルシフト回路30,32によるレベルシフト量を制御する調整回路26と、を設ける。 (もっと読む)


【課題】オフサージ電圧の上昇を抑制しつつ、従来よりもターンオフ損失を低減させることができる電力変換装置を提供する。
【解決手段】IGBTをスイッチング素子として用いる電力変換装置において、ゲートの外部抵抗の大きさを変化させた場合、外部抵抗の大きさを20Ωから9Ωまで小さくしたときでは、ターンオフ損失が減少し、かつ、オフサージ電圧が増加し、外部抵抗の大きさを9Ωから2Ωまで小さくしたとき、ターンオフ損失が減少し、かつ、オフサージ電圧が減少するという特性をIGBTが有している場合、外部抵抗の大きさを2Ω以上9Ω未満に設定する。これにより、外部抵抗の大きさを9Ω以上に設定する場合と比較して、IGBTのターンオフ時において、ダイナミックアバランシェ現象を多く発生させることができ、その結果、オフサージ電圧の上昇を抑制しつつ、従来よりもターンオフ損失を低減させることができる。 (もっと読む)


【課題】MOSFETの半導体リレー装置において、低容量、高耐圧の特性を兼ね備え、かつ負荷との双方向の接続を可能とする。
【解決手段】高耐圧用出力MOSFETと低耐圧用出力MOSFETを1対とする2組の出力部4a、4bを、各低耐圧用出力MOSFET42、43の共通のソース端子に関して互いに対称に構成することにより、各高耐圧用出力MOSFET41、44の各ドレインを外部端子45a、45bとする。これにより、外部端子45a、45bの双方向より高電圧を印加可能とし、安全性、利便性を向上すると共に、複数の低容量の低耐圧用出力MOSFET42、43の直列接続により、外部端子間を低容量化し、高周波特性を向上することができる。 (もっと読む)


【課題】
互いに逆の論理状態を必要とするシリーズFETおよびシャントFETを含み、1つの制御信号で駆動可能であるスイッチおよびその制御方法を提供する。
【解決手段】
少なくとも1つのシリーズFET42のチャネルを含む1つの信号経路51によって相互に結合される、少なくとも2つの信号ポート12,14と、シャントFET46のチャネルを含み、グラウンドに結合される1つのシャント経路とを備えるスイッチにおいて、前記シリーズFET42のゲートおよびシャントFET46のドレイン−ソース間に、1つの制御電圧Vを印加する。
(もっと読む)


【課題】商用電源から負荷への電力供給を入切する際に負荷電圧を急激に変化させることがなく、多種多様な負荷が接続可能なスイッチを提供する。
【解決手段】第2の電源部107は、負荷開閉部105が開成されて商用電源ACから負荷Lへの電力供給が停止しているときに負荷開閉部105を制御する制御部103の動作電源を生成する第1の電源部107に電源を供給する。第3の電源部104は、負荷開閉部105が閉成されて商用電源ACから負荷Lへの電力供給が行われているときに第1の電源部107に電源を供給する。第2の電源部101の出力電圧が第3の電源部104の出力電圧と同じか若しくは低い電圧に設定されている。故に商用電源ACから負荷Lへの電力供給を入切する際に負荷電圧を急激に変化させることがなく、多種多様な負荷が接続可能になる。 (もっと読む)


1 - 15 / 15