説明

Fターム[5J055CX00]の内容

電子的スイッチ (55,123) | 用途(負荷、信号の種類) (3,195)

Fターム[5J055CX00]の下位に属するFターム

Fターム[5J055CX00]に分類される特許

1 - 20 / 90


【課題】ペルチェ素子を加熱および冷却を切替えて使用する。
【解決手段】一端が負荷と接続され、他端が負荷を駆動する駆動用電源と接続され、少なくとも、入力端子に入力される第1の制御信号に応じてオン状態およびオフ状態を切り替える第1のスイッチング素子と、一端が負荷および第1のスイッチング素子の一端と接続され、他端が基準電位と接続され、第2の制御信号に応じてオン状態およびオフ状態を切り替える第2のスイッチング素子と、第2のスイッチング素子がオフ状態である場合に、第1のスイッチング素子の入力端子に電圧を供給する電圧供給部と、第1の制御信号および第2の制御信号のそれぞれを、第1のスイッチング素子および第2のスイッチング素子のそれぞれに供給し、第1のスイッチング素子と第2のスイッチング素子とを交互にオン・オフ動作させる制御部とを備える。 (もっと読む)


【課題】整数倍の信号成分に起因して、負荷回路やスイッチング素子に余分な電流が流れない電力効率を向上したスイッチング回路を提供する。
【解決手段】スイッチング回路1は、第1端子50a及び第2端子50bを有しており、パルス信号により駆動されて第1端子及び第2端子の導通状態をスイッチするスイッチング素子10と、スイッチング素子の第1端子13に電圧を供給する電源部30と、電源部に並列に接続される負荷回路40と、電源部と負荷回路との接続点Pと、スイッチング素子の第1端子との間に接続され、パルス信号のクロック周波数のN倍(Nは1以上の整数)の周波数において、接続点からスイッチング素子へ流れる電流を抑制する受動回路部50と、受動回路部と接続点との間に接続され、N倍の周波数において共振する共振回路部60と、を備える。 (もっと読む)


【課題】出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【解決手段】駆動回路30は、負荷を駆動するプッシュ側のMOSFET32及びプル側のMOSFET33と、アノード、カソードがMOSFET32のゲート、ソースに接続されたツェナーダイオード38と、アノード、カソードがMOSFET33のソース、ゲートに接続されたツェナーダイオード39と、昇圧回路31の出力端とMOSFET32のゲートとに接続された抵抗36と、昇圧回路31の出力端とMOSFET33のゲートとに接続された抵抗37と、抵抗36、抵抗37に並列に接続されたスピードアップコンデンサ42,43と、を備える。MOSFET32,33のソースが高圧側、グランドに接続され、MOSFET32,33のドレインが互いに接続される。 (もっと読む)


【課題】 超音波診断装置等に適用され、送信信号または反射信号の電位変動に対しスイッチの誤動作や素子の破壊を起こすことなく、生体からの反射信号を広帯域、低雑音で受信回路に伝送するT/Rスイッチ回路を実現する。
【解決手段】 2つのMOSトランジスタのソースを共通に直列接続した共有ソース端子と、双方向スイッチ回路のゲート端子を共通に接続した共有ゲート端子と、2つのMOSトランジスタのドレインが入出力端子に接続されて構成される双方向スイッチ回路と、共有ゲート端子と共有ソース端子に接続され共有ソース端子の電位変動に対して共有ゲート端子の電位を同相で追従させ、スイッチのオンまたはオフ信号を共有ゲート端子に送るフローティングゲート電圧制御回路と、によりスイッチ回路を構成する。 (もっと読む)


【課題】EM−CCDのCMG駆動回路からEM−CCDの出力信号への飛び込みを低減しながら、負荷容量CMG電圧の振幅の減衰を防ぎ、矩形波特性を改善する。
【解決手段】論理バッファとPchMOSとNchMOSのゲート間にフェライトビーズとダイオードの並列接続を挿入し、MOSがターンオフする方向にダイオードが接続されているスイッチング回路において、PchMOSのドレインソース間導通抵抗が2オーム以上あり、PchMOSのドレインとNchMOSのドレインとが1オーム以上の抵抗で接続され、PchMOSのドレインと容量負荷間に、スイッチング基本波周波数におけるインピーダンスがスイッチング基本波周波数における前記容量性負荷のインピーダンスの1/2より低いインピーダンスのフェライトビーズを直列接続する。 (もっと読む)


【課題】 誘導性負荷を駆動する出力バッファ回路の電力損失を低減する。
【解決手段】 誘導性負荷2から出力バッファ回路100に電流が流入している場合、スルーレート制御部140は、出力バッファ回路100の出力信号VOUTの立ち上がり過程において低いスルーレートから高いスルーレートへ変化させる制御を行うとともに、出力信号VOUTの立ち下がり過程において高いスルーレートから低いスルーレートに変化させる制御を行う。また、出力バッファ回路100から誘導性負荷2に電流が流出している場合に、スルーレート制御部140は、出力信号VOUTの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号VOUTの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 (もっと読む)


【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路12と、被印加線18並びに電圧線VSH及び接地線GNDが導通可能となるように電圧線VSHと接地線GNDとの間に挿入されると共に、被印加線18に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路20を備え、被印加線18に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路14と、識別回路14に対して識別対象電圧の大きさを識別させる間、電圧線VSHと接地線GNDとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路20と接地線GNDとの間の抵抗22を制御可能とする制御部16と、を含む。 (もっと読む)


【課題】良好な線形性を有し、かつ電力損失の少ない双方向アナログスイッチの半導体装置を提供する。また、検出精度の高い超音波診断装置を提供する。
【解決手段】双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を内蔵した双方向アナログスイッチの半導体装置であって、前記駆動回路は第一および第二の電源に接続され、前記第一の電源電圧は、前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上であり、前記第二の電源電圧は、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下であり、さらに前記駆動回路は前記第一の電源と前記スイッチ回路との間に、直列に接続されたツェナダイオードとP型MOSFETを備えている。また、超音波診断装置であって、前記半導体装置を備える。 (もっと読む)


【課題】駆動電圧を駆動回路へ安定的に供給しつつ、部品点数を少なくすることができる電流駆動装置を提供する。
【解決手段】パワートランジスタ3の主端子および制御端子が主端子接続端子13および制御端子接続端子14にそれぞれ接続されることにより、第1の電源4の電圧を所定の目標出力電圧に降圧する3端子レギュレータ10として機能する3端子レギュレータ構成回路12と、第1の電源4より低い電圧を出力する第2の電源6からの電力を用いて、3端子レギュレータ構成回路12がパワートランジスタ3の制御端子に印加する目標出力電圧に対応する制御電圧を設定する電圧設定回路18と、制御端子接続端子14に接続され、第1の電源4から電力が供給されると、3端子レギュレータ構成回路12の出力電圧VOUTが予め定められた電圧V以下となるようにパワートランジスタ3の制御端子に印加される制御電圧を制御する電圧制限回路19とを備える。 (もっと読む)



【課題】多チャンネルの高周波信号切り替えを小規模の回路構成にて容易に実現できる多チャンネル高周波信号切替装置を提供する。
【解決手段】多チャンネルの高周波信号を扱う切替回路を、四辺形のマトリクス配線領域11を囲繞するように例えば8組の高周波信号切替スイッチ12A〜12Hを設け、各チャンネルに共通のマトリクス配線領域に集成して、多チャンネル集成型の高周波信号切替回路を構成した。 (もっと読む)


【課題】本発明は、電子回路の所与の機能又は動作の実行を監視するための方法及び回路を提供する。
【解決手段】デジタル信号(EN)を監視する方法は、第1のP チャネルMOS トランジスタ(P1)を、監視されるべき前記信号が第1の状態にある期間に負バイアス温度不安定性(NBTI)タイプの劣化状態に置くステップと、前記第1のP チャネルMOS トランジスタ(P1)の飽和電流を表す第1の量(VMES)を、監視されるべき前記信号が第2の状態に切り替わるとき測定するステップと、前記第1の量が閾値(TH)を超えるとき、監視結果を示す検出信号(DET) を与えるステップとを備えている。 (もっと読む)


【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子INに接続され、ソース端子が電源電位VDDに接続された第1のPMOSトランジスタQ1と、ゲート端子が入力端子INに接続され、ソース端子がトランジスタQ1のドレイン端子に接続され、ドレイン端子が出力端子OUTに接続された第2のPMOSトランジスタQ2と、ゲート端子が出力端子OUTに接続され、ソース端子がトランジスタQ1のドレイン端子とトランジスタQ2のソース端子との接続点に接続され、ドレイン端子が接地電位に接続された第3のPMOSトランジスタQ3と、第1の端子が出力端子OUTに接続され、第2の端子が接地電位に接続された電流制限部I1とから構成される。 (もっと読む)


【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子INに接続され、ソース端子が電源電位VDDに接続され、ドレイン端子が出力端子OUTに接続された第1のPMOSトランジスタQ1と、第1の端子が第1のPMOSトランジスタQ1のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電流制限部I1と、第1の端子が第1のPMOSトランジスタQ1のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電荷蓄積部C1とから構成される。電流制限部I1の電流値は、サブマイクロアンペア以下に設定される。 (もっと読む)


【課題】充分な長さのリセット期間を安定して得ることができるパワーオンリセット回路を提供する。
【解決手段】電源電圧VDDの値が第1閾値以上になると、第1スタートアップ回路20によりバンドギャップリファレンス回路10の安定動作が開始され、バンドギャップリファレンス回路10から第1電圧値Vが出力される。電源電圧の値が第1閾値より大きい第2閾値以上になると、第2スタートアップ回路40により電圧分割回路30のPMOSトランジスタMPがオン状態となり、電圧分割回路30から出力される第2電圧値Vは、抵抗器R31,R32の抵抗比に応じて電源電圧の値が分割された値となる。電圧比較回路50から、第2電圧値Vが第1電圧値Vより小さいときにリセットレベルの電圧値が出力され、第2電圧値Vが第1電圧値V以上になると電源電圧レベルの電圧値が出力される。 (もっと読む)


信号処理回路は入力インバータ及び出力インバータを含む。インバータの各々は、入力整流信号を受信する信号入力部と、反転した出力整流信号を提供する信号出力部と、整流されたdc出力電圧を増幅する一対の電圧出力部とを有する。第1の回路入力端子は、入力インバータの出力及び出力インバータの入力に接続される。第2の回路入力端子は、入力インバータの入力及び出力インバータの出力に接続され、信号入力端子はデータの成分を有する入力信号を受信する。電源出力端子のペアがインバータの電圧出力端子に接続され、整流されたdc電源出力を提供する。第1の回路出力端子は或る電源出力端子に接続され、第2の回路出力端子は別の電源出力端子に接続され、それら回路出力端子はデータ成分を有する出力信号を提供する。
(もっと読む)


【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】電圧検出回路12が、ブリッジ回路Bに供給される交流電圧を分圧した電圧を基準電圧Vrefだけシフトアップした電圧を出力する。第1比較回路13が、電圧検出回路12により出力された電圧と第1比較電圧Vc1とを比較して、ブリッジ回路Bに供給される正の交流電圧の大きさが電圧Vthを越えないように第1トランジスタQ1を制御する。第2比較回路14が、電圧検出回路12により出力された電圧と第2比較電圧Vc2とを比較して、ブリッジ回路Bに供給される負の交流電圧の大きさが電圧Vthを越えないように第2トランジスタQ2を制御する。 (もっと読む)


【課題】センサノードチップでの消費電力を効果的に削減して、センサチップノードの小型化を実現する。
【解決手段】外部振動に応じて容量値が互いに差動的に変化する2つの可変容量素子CP,CSからなるセンサ素子部11と、順方向で直列接続した3つ以上のダイオードD1〜D3とその後端部に接続した固定容量素子CSとからなるセンサ回路部12とを設け、センサ素子部11で得られた互いに差動的に変化する検知信号BP,BNで、各ダイオードD1〜D3を交互に導通制御して固定容量素子CSを徐々に充電することにより、外部振動に応じた電圧を示すセンサ出力信号SOを得る。 (もっと読む)


【課題】当該半導体スイッチモジュールが適用された機器の誤動作や自己の故障を防止できる半導体スイッチモジュールを提供する。
【解決手段】外部からの駆動信号に含まれる所定幅以下のパルスを除去するフィルタ回路12〜16、と、フィルタ回路で所定幅以下のパルスが除去された駆動信号をゲート信号としてオン/オフする半導体スイッチ19とを備える。 (もっと読む)


【課題】トランジスタ数と制御配線数と直列pMOS数をバランスよく削減できるセレクタにする。
【解決手段】1個のpMOSの第1トランジスタ401を有する第1トランジスタ部402と、M−1個のnMOSの第2トランジスタ403を有する第2トランジスタ部404でスイッチセルSWを構成してM対並列に配置する。第1トランジスタ401の配置段は組ごとに異ならせ、組ごとに第2トランジスタ403を残りの段に配置する。各トランジスタ部402,404の対の各入出力を共通に接続する。各スイッチセルSWは、入出力の一方を各別の信号入力とし他方を共通に接続して信号出力とする。pMOS,nMOSを問わず、同一段の各ゲートを共通に接続して制御配線にする。M本の制御配線のうち1本のみをアクティブLとし、残りのM−1本の制御配線をインアクティブHとすることで、何れか1つの入力信号のみを選択して出力する。 (もっと読む)


1 - 20 / 90