【課題】電界吸収型光変調器に供給する駆動信号の直流電圧可変に伴う駆動信号波形の劣化を防止する。
【解決手段】電圧連動可変手段３０は、ドライバ回路２５の終段トランジスタＴＲの出力用の特定端子の直流電圧と他の端子の直流電圧とを、同一方向に連動可変させて、終段トランジスタＴＲの動作点の変動を抑制しつつ、電界吸収型光変調器１に与える駆動信号Ｄの直流電圧を変化させて、駆動信号Ｄの直流電圧可変に伴う駆動信号波形の劣化を防止し、波形劣化の無い変調光を出力させる。 （もっと読む）

【課題】多くの個別素子による回路を用いることなく、容易に簡素な回路構成で端子外れ検出を行うことが可能なスイッチ回路の提供。
【解決手段】ゲートがセンサ回路に接続され、ドレインが第１の電圧制限抵抗に接続された第１の出力ドライバと、物理量検出信号出力端子と接地端子の間に接続された第２の電圧制限抵抗と、非反転入力端子が第１の基準電圧回路に接続され、反転入力端子が前記物理量検出信号出力端子に接続され、出力が論理回路に接続された第１の比較器と、反転入力端子が第２の基準電圧回路に接続され、非反転入力端子が前記物理量検出信号出力端子に接続され、出力が論理回路に接続された第２の比較器と、ゲートが前記論理回路の出力に接続され、ドレインが断線診断信号出力端子に接続された第２の出力ドライバで構成した。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】スイッチング素子の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路の消費電流を削減することができる負荷駆動装置を提供する。
【解決手段】負荷１０に接続されるスイッチング素子５０と、定電流を生成する定電流生成部３０と、定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンするドライバ回路４０と、を備えた構成とする。そして、定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまではドライバ回路４０に第１電流量の大きさの定電流を流すことでスイッチング素子５０の立ち上がりの速度を高速に維持する。また、定電流生成部３０は、スイッチング素子５０がオンするオン時間が経過した後はドライバ回路４０に第１電流量よりも小さい第２電流量の定電流を流すことでドライバ回路４０の消費電流を削減する。 （もっと読む）

【課題】センス機能付きパワー半導体デバイスのメイン領域とセンス領域の電流スイッチタイミングや過渡特性のずれを小さくするようゲート駆動回路で補正して電流検出の精度を向上させるセンス機能付きパワー半導体デバイスを提供する。
【解決手段】ゲートパルス発生回路（21）から出力されるゲート駆動信号が、ゲート抵抗値補正回路1（22）及びゲート抵抗値補正回路2（23）の各補正抵抗を経由してセンスゲート端子Gs 及びメインゲート端子Gm 並びにMPU(24)の入力端へ出力される。各ゲート抵抗値補正回路（22，23）の補正抵抗値は、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちいずれかの条件を測定し、測定した条件に応じてMPU（24）で最適な補正抵抗値を計算、または内蔵するメモリから最適な補正抵抗値を呼び出し、各ゲート抵抗値を補正する。 （もっと読む）

【課題】さまざまな入力形式の信号に柔軟に適応可能な汎用性の高い入力セレクタを提供する。
【解決手段】第１抵抗Ｒ１〜第４抵抗Ｒ４は、それぞれの第１端子が対応する入力ポートＰｉ１〜Ｐｉ４に接続される。第１スイッチＳＷ１〜第４スイッチＳＷ４はそれぞれ、対応する抵抗と第１演算増幅器１０の反転入力端子の間に設けられる。第５スイッチＳＷ５、第６スイッチＳＷ６はそれぞれ、対応する抵抗と、第２演算増幅器１２の反転入力端子の間に設けられる。第５抵抗Ｒ５および第７スイッチＳＷ７は第１演算増幅器１０の出力端子と第２演算増幅器１２の反転入力端子の間に直列に設けられる。第６抵抗Ｒ６は第１演算増幅器１０の出力端子と反転入力端子の間に設けられ、第７抵抗Ｒ７は第２演算増幅器１２の出力端子と反転入力端子の間に設けられる。 （もっと読む）

【課題】出力トランジスタの過電流を簡略な回路構成で抑制する。
【解決手段】半導体集積回路装置７０の過電流保護回路３０には、過電流検出部１と過電流制御部２が設けられる。過電流検出部１には、電流源１１乃至１３、ＮＰＮトランジスタＱ１乃至Ｑ３が設けられる。ＮＰＮトランジスタＱ１及びＮＰＮトランジスタＱ２は第１のカレントミラー回路を構成し、ＮＰＮトランジスタＱ２のコレクタ側から過電流検出信号Ｓｋｋを出力する。ＮＰＮトランジスタＱ１及びＮＰＮトランジスタＱ３は、第２のカレントミラー回路を構成し、ＮＰＮトランジスタＱ３のコレクタ側から過電流制御信号Ｓｋｓを過電流制御部２に出力する。過電流保護回路３０は、出力トランジスタＭＤＴ１に流れる過電流を出力トランジスタＭＤＴ１のソースと抵抗Ｒ１の間で検出して、過電流を抑制する。 （もっと読む）

【課題】スイッチングゲートドライバにおいて、スイッチング時間を短くして、スイッチング損失を低減すること。
【解決手段】本発明は、ＩＧＢＴ素子のスイッチングゲートドライバであって、ＩＧＢＴ素子のゲート電流を制御するための抵抗部、及び、前記ＩＧＢＴ素子のコレクタ−エミッタ間の電圧に応じて、前記抵抗部の可変抵抗を制御するための制御信号を前記抵抗部に出力する電圧検針部を含むスイッチングゲートドライバを提供する。 （もっと読む）

【課題】プリエンファシス機能を有する出力回路において、デエンファシス時における差動出力信号のコモンモード電圧のプリエンファシス時のコモンモード電圧からの変動を抑制する。
【解決手段】入力信号とその相補信号とを差動入力して差動出力し、差動出力信号のうち高電位側の出力信号にデエンファシスをかける際に、当該デエンファシス電流を供給するトランジスタ（Ｎ３、Ｎ４）に流れる電流を絞る回路（Ｎ５、Ｎ６、Ｒ３）を備え、デエンファシス時の前記出力信号のハイレベルの前記出力信号のプリエンファシス時のハイレベルからの変化量を縮減させ、デエンファシス時の前記差動出力信号のコモンモード電圧をプリエンファシス時のコモンモード電圧に近づける。 （もっと読む）

アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。
（もっと読む）

【課題】 スイッチング損失を抑制しつつ、広い帯域に存在する高調波周波数成分を低減できるスイッチング回路およびスイッチング回路の制御方法の提供。
【解決手段】 スイッチング回路1は、狙いとするノイズ低減帯域を２つの帯域に分割して両帯域の高調波周波数成分を小さくする最適波形をそれぞれ生成し、生成した２つの最適波形を１パルス毎に切り替えてパワートランジスタM1を駆動する規範電圧波形生成部3を備える。 （もっと読む）

【課題】 入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができるスイッチング回路を提供すること。
【解決手段】 規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３１と、規範電圧波形追従駆動部４に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１と、規範電圧波形生成部３１による規範電圧波形に対して補償を行うカレントミラー誤差補償部３２を備えた。 （もっと読む）

【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】ブリッジ回路Ｂに対して正電圧を供給する方向に導通するトランジスタＱ１が、ブリッジ回路Ｂと図示しない交流電圧源との間に設けられている。ダイオードブリッジ１２が、ブリッジ回路Ｂと図示しない交流電圧源との間に設けられ、ブリッジ回路Ｂに供給される交流電圧を全波整流する。比較回路１３が、ブリッジ回路Ｂに供給された交流電圧と電圧Ｖｔｈとを比較して、ブリッジ回路Ｂに供給される交流電圧の大きさが電圧Ｖｔｈを越えないようにトランジスタＱ１を制御する。 （もっと読む）

【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】ＣＭＯＳ論理回路を小さいスイッチで高速動作させることができ、サブスレッショルドリーク電流を効果的に低減可能な半導体集積回路及びＬＳＩシステムを提供すること。
【解決手段】半導体集積回路は、ＣＭＯＳ論理回路と、ＣＭＯＳ論理回路の電圧供給源とＣＭＯＳ論理回路の電源端の間に設けられた、第１のＭＯＳＦＥＴを有するスイッチ回路と、第１のＭＯＳＦＥＴと逆チャネルの第２のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴのドレインに接続された第１の抵抗と、第１の抵抗及び第１のＭＯＳＦＥＴのソースに接続された第２の抵抗と、を有するデジタルアナログ変換回路とを備える。第１のＭＯＳＦＥＴのバックゲートと、第１の抵抗と第２の抵抗の接続点が接続される。また、第１のＭＯＳＦＥＴのゲートに供給される制御信号と第２のＭＯＳＦＥＴのゲートに供給される制御信号が共通である。 （もっと読む）

【課題】切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供する。
【解決手段】切断したグローバック検出用ヒューズｆ０の抵抗値と、第一の基準抵抗Ｒ０の抵抗値の差に基づく検出信号Ｘを生成するグローバック検出部１１と、検出信号Ｘに基づいて抵抗値が変化する第二の基準抵抗ＴＮ９の抵抗値と、ヒューズデータ生成用ヒューズｆ１，ｆ２，ｆｎの抵抗値との比較結果をヒューズデータＤＡとして出力するヒューズ部１３ａとを備えた。 （もっと読む）

【課題】遅延を有する論理回路から検出した信号を直接利用して、その論理回路の電源電圧の制御を行うような機構が求められている。
【解決手段】本発明は、本発明は、論理回路と、前記論理回路の遅延の変化に応じた周波数の検出信号を出力する遅延特性検出回路と、前記検出信号に応じて抵抗値が変化する抵抗素子と、前記抵抗素子の抵抗値の変化に応じて参照電圧を出力する参照電圧生成回路と、前記参照電圧を前記論理回路及び遅延特性検出回路に出力する電圧供給回路とを有する半導体集積回路装置である。 （もっと読む）

【課題】高精度な抵抗分割を小規模な回路面積で実現できるラダー抵抗回路、基準電圧生成回路、ドライバ、電気光学装置及び電子機器を提供すること。
【解決手段】ラダー抵抗回路は、複数の抵抗ユニットＲＡ１〜ＲＡｍｎ（ｍ、ｎは２以上の整数）と複数の選択ユニットＳＬＡ１〜ＳＬＡｍｎを含む。直列に接続された抵抗ユニットＲＡ１〜ＲＡｎは方向Ｄ１に沿って配置され、方向Ｄ１の反対方向を方向Ｄ３とする場合に、直列に接続された抵抗ユニットＲＡｎ＋１〜ＲＡ２ｎは方向Ｄ３に沿って配置される。方向Ｄ１に直交する方向を方向Ｄ２とする場合に、抵抗ユニットＲＡｎ＋１は抵抗ユニットＲＡｎの方向Ｄ２に配置される。選択ユニットＳＬＡｉは、抵抗ユニットＲＡｉの方向Ｄ２に配置され、抵抗ユニットＲＡｉに対応するタップに接続される。 （もっと読む）

【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路２３と、反転回路２２と、出力バッファ３〜７とを備え、伝送線路２に論理信号を送信し、伝送線路２の信号減衰量に応じて、送信側で４種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路１０であって、出力バッファ３はオン抵抗に可変抵抗部分１２を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 （もっと読む）

【課題】配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置を提供する。
【解決手段】内部回路１０と電源遮断回路２０との間のノードＡの仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換する電圧シフト回路４０と、電源遮断回路２０の電源通電動作時に高電位基準電圧を生成し、電源遮断動作時に低電位基準電圧を生成する基準電圧生成回路５０が備えられる。また、電圧シフト回路４０からの比較電圧Ｖｎと、基準電圧生成回路５０からの基準電圧ＶＲとを比較して判定信号ＪＳを生成し、その判定信号ＪＳを出力パッド７５に出力する電圧比較回路６０が備えられる。 （もっと読む）