【課題】クランプ回路が未使用状態なのか断線状態なのかを判別する。
【解決手段】温度センサ１ｈの出力が入力される温度検出端子１４ａ〜１４ｃを利用し、クランプ回路５ａ〜５ｃや温度検出回路７ａ〜７ｃの一部がパワーモジュール１に接続されないときには温度検出端子１４ａ〜１４ｃの電位に基づいて温度センサ１ｈが接続されていない断線無効状態を検出する。例えば、温度検出端子１４ａ〜１４ｃのうち温度センサ１ｈに接続されない端子に断線検出無効化閾値Ｖｔｈ３以上の電圧を印加することで、温度検出端子１４ａ〜１４ｃが温度センサ１ｈに接続されていないことを検出する。これにより、クランプ回路５ａ〜５ｃに接続されるクランプ端子１１ａ〜１１ｃの電位に基づいて断線検出を行う際に、断線状態なのか断線無効状態なのかを温度検出端子１４ａ〜１４ｃの電位に応じて判定できる。 （もっと読む）

【課題】駆動能力が切替可能であると共に、ＥＳＤ耐性が高い出力バッファ回路。
【解決手段】出力バッファ回路１００において、第１の電源電圧と、第１の電源電圧より低い第２の電源電圧との間に直列に接続された第１導電型トランジスタＴＲＡ１と第２導電型トランジスタＴＲＢ１は、出力トランジスタを構成する。制御回路１１０は、トランジスタＴＲＡ１とトランジスタＴＲＢ１を相補的にオン／オフさせ、かつトランジスタＴＲＡ１とトランジスタＴＲＢ１をオンさせるときに与えるゲート電圧を複数の値間で切替可能である。 （もっと読む）

【課題】出力端子が出力回路の電源電圧より高電位である場合や、出力回路の電源電圧が０Ｖになっても出力端子から電源電圧へ電流の逆流入は発生しないトレラントバッファ回路及びインターフェースを提供すること。
【解決手段】トレラントバッファ回路１００は、電源端子ＶＤＤ１と出力端子１０２の間にソースを共有して直列接続されたＰチャンネルＭＯＳトランジスタＱ１１１，Ｑ１１２と、出力端子１０２と接地端子の間に接続されたＮチャンネルＭＯＳトランジスタＱ１１３と、ＰチャンネルＭＯＳトランジスタＱ１１１のゲートに出力接続されたインバータ１２１と、ＰチャンネルＭＯＳトランジスタＱ１１２のゲートに出力接続されたインバータ１２２と、各ＭＯＳトランジスタＱ１１１、Ｑ１１２、Ｑ１１３にそれぞれ第１、第２及び第３の制御信号を出力してこれらのＭＯＳトランジスタのオン・オフを制御する制御回路１３０とを備える。 （もっと読む）

【課題】オペアンプが有するオフセット電圧による影響を回避し、高精度に過電流の発生を検出することが可能な差動増幅装置及び過電流保護装置を提供する。
【解決手段】スイッチング用のＭＯＳＦＥＴ（Ｔ１）のドレインとグランドとの間に設けられる、抵抗Ｒ３，Ｒ４，Ｒ５の直列接続回路と、ＭＯＳＦＥＴ（Ｔ１）のソースとグランドとの間に設けられる、抵抗Ｒ１，抵抗Ｒ２，トランジスタ（Ｔ２）の直列接続回路とを備える。更に、アンプ（ＡＭＰ１）の正転入力端子ａ１と点ａとの間に設けられた抵抗Ｒ７から電流Ｉｘを引き抜き、且つ、アンプ（ＡＭＰ１）の反転入力端子ｂ１と点ｂとの間に設けられた抵抗Ｒ８から電流Ｉｙを引き抜くことにより、点ａと点ｂとの間に生じる電圧Ｖabを低減させる。 （もっと読む）

【課題】電位給電部とＬＳＩ等の内部回路への給電路との短絡、開放の検出等を図る。
【解決手段】外部電源２４の電位と大地電位とを抵抗素子２８と抵抗素子３０とで分圧した電位ＶＲ１をＬＳＩ２２の内部回路へ給電路３４を介して給電する。この電位ＶＲ１と第１の参照電位源１８の電位（ＶＲ１＋α）とを第１の差動電位比較回路１２で比較する一方、電位ＶＲ１と第２の参照電位源２０の電位（ＶＲ１−β）とを第２の差動電位比較回路１４で比較する。比較回路１２，１４の比較出力に基づいて判定回路１６が外部電源２４又は大地電位のいずか一方が給電路３４に短絡しているか否かを判定する。 （もっと読む）

【課題】車載用負荷の駆動状態に応じて、Ａ／Ｄ変換回路に出力する負荷側の被測定電圧の電圧レベルを変更可能とするＡ／Ｄ変換用電圧入力回路を提供する。
【解決手段】負荷４１に対する駆動回路２０のＯＮ／ＯＦＦ駆動に応じてＡ／Ｄ変換回路１３に出力する例えば接続点Ｃの被測定電圧の電圧レベルを変更可能とするために、接続点Ｃの被測定電圧を分圧する分圧用抵抗Ｒ１，Ｒ２と切替制御用トランジスタＴｒ２，Ｔｒ３とを備え、駆動回路２０をＯＦＦにした場合、切替制御用トランジスタＴｒ３をＯＮにして、被測定電圧を分圧用抵抗Ｒ１，Ｒ２により略分圧した電圧をＡ／Ｄ変換回路１３に出力し、一方、駆動回路２０をＯＮにした場合、切替制御用トランジスタＴｒ３をＯＦＦにして、被測定電圧をそのままＡ／Ｄ変換回路１３に出力し、もって、駆動回路２０の駆動状態如何により、電圧レベルを変更し、Ａ／Ｄ変換回路１３におけるＡ／Ｄ分解能を切り替える。 （もっと読む）

【課題】本発明は、トリミング素子のトリミング状態に依らず、消費電流を低減することが可能なトリミング回路を提供することを目的とする。
【解決手段】本発明に係るトリミング回路は、フューズＦと；電源ラインとフューズＦとの間に接続されたスイッチＴｒ１と；その出力信号がトリミングデータＯＵＴとして引き出されるラッチ回路ＦＦと；電源ラインとラッチ回路ＦＦのリセット端との間に接続され、フューズＦとスイッチＴｒ１との接続ノードに現れる電圧信号ａに基づいて開閉制御されるスイッチＴｒ２と；ラッチ回路ＦＦのリセット端と接地ラインとの間に接続され、スイッチＴｒ１と同一の開閉状態に制御されるスイッチＴｒ３と；電源ラインとラッチ回路ＦＦのリセット端との間に接続され、ラッチ回路ＦＦの出力信号ｇに基づいて開閉制御されるスイッチＴｒ４と；スイッチＴｒ１、Ｔｒ３の開閉制御信号ｂ、ｃ及びラッチ回路ＦＦのセット信号ｄを生成する制御回路ＣＴＲＬと；を有して成る構成としている。 （もっと読む）

【課題】配線面積の増大や信号波形の鈍り、信号伝達の遅延を抑制すること。
【解決手段】入力信号の導通を制御するパストランジスタ回路２１ａ〜２１ｄと、各パストランジスタ回路２１ａ〜２１ｄから出力された出力信号を配線２４ａ，２４ｂを介して受け付けてＮＡＮＤ演算をおこなうＮＡＮＤ回路２２と、同一の配線２４ａ，２４ｂに接続されたすべてのパストランジスタ回路２１ａ〜２１ｄにより入力信号の導通が遮断された場合に、当該配線２４ａ，２４ｂの信号レベルを設定するｐチャネルトランジスタ回路２３ａ，２３ｂと、導通させる入力信号を１つだけ選択するようパストランジスタ回路２１ａ〜２１ｄを制御する制御信号、および、配線２４ａ，２４ｂの信号レベルを設定するようｐチャネルトランジスタ回路２３ａ，２３ｂを制御する制御信号を同一の入力信号に対して論理演算をおこなうことにより生成する制御信号生成回路とを備える。 （もっと読む）

【課題】 消費電力を低減することができる半導体装置を提供する。
【解決手段】 半導体装置１００は、電源電圧が供給される電源端子５とグランド端子６間に接続され、入力端子４１乃至４３から入力された信号をデコードするデコーダ１０３と、電源端子５とデコーダ１０３間を切断する電源制御回路１０９とを含む。電源制御回路１０９は、入力端子４１乃至４３とデコーダ１０３間にワイヤボンディングで並列接続される。電源制御回路１０９は、入力端子４１乃至４３から入力される信号の組み合わせのうち、デコード時に使用していない信号の組み合わせを用いてドレインスイッチＦＥＴ９１を制御する制御信号を生成するロジック９３を含む。 （もっと読む）

【課題】出力ドライバ回路における出力レベルの変動に伴って生じる電源線の電位の変動を抑える。
【解決手段】実装配線により外部電源に接続された電源線aと、外部へ信号を出力する出力線xと、該電源線aと該出力線xにそれぞれドレインとソースが接続され、ゲートにはスイッチ12を介して信号が入力される出力トランジスタＱ1と、該電源線aの電位の変動を検出する検出器13を備え、該検出器13の出力により該スイッチ12の開閉を制御する。 （もっと読む）

【課題】ＣＭＯＳ集積回路を用いた同期整流方式の電源回路などにおいて、電力消費の低減と、部品増や効率低下を伴うことなく負荷変動に対する高速応答が可能な電源回路を提供すること。
【解決手段】ＰＷＭ信号をゲートに、ＶＩＮ（＝ＶＤＤ）をソースに接続するＰＭＯＳ（ＱＰ１）のドレインに接続され、ＶＳＳをソースに有す、ＮＭＯＳ（ＱＮ１）のドレインに接続される中間ノード電圧ＶＭＡが、ＮＭＯＳ（ＱＮ１）オン時に、アンダーシュートから戻って基準電位ＶＳＳレベルを越えたときこれを検出してＮＭＯＳ（ＱＮ１）のゲート電圧をローレベル（オフ）にする。また、ＮＭＯＳ（ＱＮ１）オン時に、中間ノード電圧ＶＭＡが、アンダーシュートから基準電位ＶＳＳレベルに戻ったタイミング（ゼロ点位置）を検出することで、このゼロ点位置検出信号を負荷電流の大小を示す信号としてＰＷＭ回路３３に帰還してＰＷＭ信号のパルス幅を制御し、負荷変化に対応させる。 （もっと読む）

【課題】 クロストークノイズを安定して減少させることができ、クロストークノイズに起因する回路誤動作を確実に防止できるノイズ低減回路を提供する。
【解決手段】 電源側に並列に接続された第一及び第二のトランジスタと、前記第二のトランジスタの出力側に直列接続された抵抗手段とを設け、前記抵抗手段の出力側と前記第一のトランジスタの出力側とを出力ノードで接続し、前記出力ノードから出力される出力電圧の変化が段階的になるように前記第一及び第二のトランジスタのオン／オフ動作タイミングを制御する制御回路を備えた。 （もっと読む）