受信したフレームは、共通パイロット信号の利得制御系統（２０Ａ）と、個別のデータ信号の利得制御系統（２０Ｂ）に２分岐される。利得制御系統（２０Ａ）は、共通パイロット信号の利得を利得制御し、利得制御系統（２０Ｂ）は、データ信号の利得を利得制御する。信号処理部（３０）は、フレームの同期をとり、共通パイロット信号の利得が一定となる利得制御信号（ｇ１）を共通パイロット信号の利得制御回路（２１ａ）に出力し、また、データ信号の利得が一定となる利得制御信号（ｇ２）をデータ信号の利得制御回路（２１ｂ）に出力する。利得が一定に制御されることにより、ＡＤＣ（２６ａ，２６ｂ，２７ａ，２７ｂ）の飽和やＳ／Ｎ劣化を防ぐ。
（もっと読む）

アナログ部、デジタル部、これらアナログ部とデジタル部の間の少なくとも１つのＡ／Ｄ変換器、および、デジタル部内に少なくとも部分的に実現される無線の選択を備える無線受信機において、広帯域電力見積りが広帯域しきい値を超えたことの決定に基づいて、ＡＧＣコントローラが第１可変利得増幅器（ＶＧＡ）（３０２）を低利得に設定する。広帯域しきい値は、Ａ／Ｄ変換器の飽和の発生を低減させるために選択される。広帯域電力見積りが広帯域しきい値よりも小さい場合、そのとき、アナログ部内のそれぞれのＶＧＡ（３０２）のために、狭帯域電力見積りがそのＶＧＡ（３０２）に対応して狭帯域しきい値にヒステリシス値をプラスした値を超えたか否かについて決定がなされ、この場合、ＶＧＡ（３０２）は低利得に設定され；または、狭帯域電力見積りが狭帯域しきい値からヒステリシス値を引いた値であるか否かについて決定がなされ、この場合、ＶＧＡ（３０２）は高利得に設定される。
（もっと読む）