【課題】簡単な操作によりより不特定多数者に対してフェイルビットマップ等の不良情報の開示を可能とする。
【解決手段】上記ネットワークを介してファイルサーバに接続される複数の表示端末装置のそれぞれは、半導体ウェハ上に形成されたメモリチップの少なくとも開発及び設計を含む複数の関係者に利用可能に配置され、表示を行うディスプレイ装置と、表示動作の制御を行うための入出力装置と、ｗｅｂブラウザが動作するためのＣＰＵ及びメモリを備えたパーソナルコンピュータにより構成される。上記ネットワークとｗｅｂブラウザにより上記ファイルサーバにアクセスし、上記ファイルサーバに格納されている複数のフェイルビットマップの中から目的のものを上記表示制御ファイルを用いて選択して上記メモリに取り込んで、上記メモリチップの不良解析結果を上記ディスプレイ装置に表示させる。 （もっと読む）

【課題】 デバイス出荷後に進行性不良が発生した場合に、不良ブロックと冗長ブロックとを対応付けることで不良ブロックを救済し、スクリーニングにかかる時間を増大させることなく、デバイスの寿命を延ばすことが可能な不揮発性半導体記憶装置を提供する。
【解決手段】 不良ブロックと冗長ブロック１５ｂとを対応付ける対応付け手段１１と、メモリブロック１５ａが冗長ブロック１５ｂと対応付けられている場合に、対応する冗長ブロック１５ｂを選択するブロック切替回路１４とを備え、メモリブロック１５ａへのアクセス動作におけるエラーを検出するエラー検出回路１３ａと、エラーが検出されたときに、エラーが検出されたメモリブロック１５ａを不良ブロックと特定し、不良ブロックと対応付けられていない冗長ブロック１５ｂがある場合に、前記不良ブロックを冗長ブロック１５ｂと対応付ける不良ブロック特定回路１３ｂとを備える。 （もっと読む）

【課題】市場において不良セルが発生しても、装置自身がその不良を冗長セルに自動的に置き換えることができる不揮発性半導体記憶装置を提供する。
【解決手段】メモリセルアレイは、複数のメモリセルを有する本体セルアレイ１１と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ１２とを有する。消去回路２２は、メモリセル及び冗長セルのいずれかを含む対象セルに対して消去動作を行い、対象セルに対する消去動作の開始からの経過時間がタイマ１４により計測される。制御回路１３は、タイマ１４による経過時間の計測により、消去動作の開始から所定時間が経過したことを認知したとき、消去動作を停止させ、対象セルを冗長セルへ置き換える。 （もっと読む）

【課題】信頼性を向上させることができる半導体記憶装置及びその読み書き制御方法を提供する。
【解決手段】データを記憶する記憶素子と、不良記憶素子を救済するためのリダンダンシー用記憶素子が所定方向に沿って複数配置された記憶部２０と、記憶部２０のデータ領域２０Ｂから読み出された読み出しデータＳ３０と所定の参照データＳ１０とを比較することにより、不良記憶素子を特定し、不良記憶素子の位置を表すリダンダンシー情報Ｓ８０を出力する比較部１００と、データの書き込み及び読み出し時、不良記憶素子が存在する不良記憶素子列及び不良記憶素子列よりリダンダンシー領域２０Ｃ側に位置する記憶素子列に対して、リダンダンシー領域２０Ｃ側に隣接する記憶素子列又はリダンダンシー領域２０Ｃに移動させるリダンダンシー部５０とを備える。 （もっと読む）