説明

Fターム[5M024CC00]の内容

DRAM (26,723) | メモリアレイ回路 (1,690)

Fターム[5M024CC00]の下位に属するFターム

Fターム[5M024CC00]に分類される特許

1 - 1 / 1


【課題】 動作マージンの向上とビット当たりのチップ面積の縮小化を図った1交点方式のダイナミック型RAMを提供する。
【解決手段】 複数のビット線と、複数のワード線と、上記複数のビット線と上記複数のワード線に結合された複数のメモリセルを含むメモリマットの複数個を上記ビット線方向に配置し、上記ビット線方向に配置されたメモリマット間の領域に設けられ、かかるメモリマットに設けられる半分のビット線に対して入出力ノードが接続されてなる複数のラッチ回路を含むセンスアンプ列を設けてなてなり、上記ビット線方向における両端部を除く通常メモリマットについては、いずれか1つのメモリマットのワード線を活性化し、上記ビット線方向における両端部に設けられた端メモリマットについは、両方のメモリマットのワード線を同時に活性化する。 (もっと読む)


1 - 1 / 1