説明

国際特許分類[H03H17/00]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | インビーダンス回路網,例.共振回路;共振器 (15,336) | ディジタル技術を用いる回路網 (734)

国際特許分類[H03H17/00]の下位に属する分類

国際特許分類[H03H17/00]に分類される特許

1 - 10 / 199


【課題】音響用のパラメータの大きさを直感的に変更できるようにする。
【解決手段】音響装置は、音響用のパラメータの大きさを示す図形を表示画面15aに表示するディスプレイを備えており、このディスプレイの表示画面15aにはタッチパネルが設けられている。音響装置のパラメータ変更部は、タッチパネルへのピンチイン及びピンチアウトの操作に応答して、音響用のパラメータの大きさを変更する。そして、表示制御部が、変更後のパラメータの大きさに応じて図形を変更する。音響装置では、タッチパネルへのピンチイン及びピンチアウトの操作によって音響用のパラメータの大きさを変更でき、その変更後の大きさを図形で確認できる。このため、ユーザは、音響用のパラメータの大きさを直感的に変更することができる。 (もっと読む)


【課題】良好な高域信号の補間が実現できるオーディオ信号出力装置およびオーディオ信号出力方法を提供すること。
【解決手段】PCM信号が入力される信号入力部と、前記信号入力部に入力されたPCM信号の音の状態情報を取得する音情報取得部と、前記音情報取得部が取得した音の状態情報に基づいて、前記PCM信号に適用する多項式を設定するための補間パラメータを決定する補間パラメータ決定部と、決定された補間パラメータに基づいて設定された多項式を前記PCM信号に適用して、前記PCM信号のサンプリング点の間に新たなサンプリング点を補間して、前記高域成分が補間されたPCMオーディオ信号を生成して出力する補間処理部とを備えたオーディオ信号出力装置およびこれを用いたオーディオ信号出力方法。 (もっと読む)


【課題】無線周波数受信機における消費電力の低減。
【解決手段】無線周波数デジタル受信機100は、第1のレートで信号をサンプリングする変調器104を有する。この受信機は、少なくとも1つの処理ユニット110を有する。この処理ユニットは、信号を分離し、第1のレートよりも低いレートで信号を再結合する複数のデジタルバンドパスフィルタ120を有する。この処理ユニットは、周波数オフセットを調整する、または第1のレートよりも低いレートで信号をセンタリングするデジタルダウンコンバータ108を有する。この受信機は、受信機内に2つ以上の処理ユニットがある場合に、隣接する処理ユニットに結合される少なくとも1つのレート制御バッファを有する。 (もっと読む)


【課題】 Unscentedカルマン・フィルタにおいて、プラント特性を考慮した非一様更新タイミングに基づき、推定精度を改善する技法を提供すること。
【解決手段】 カルマン・フィルタへの入力を、分子と分母の多項式の関係が鏡像多項式の関係によって記述される、オールパスフィルタを通すことで非一様更新を実現し、ポリフェーズフィルタによるリサンプリングとは異なった演算量を抑える構成とする。次に、カルマン・フィルタによって得られた推定状態量はそのままでは位相が非一様間隔のものであるため、上記非一様化の逆変換となるフィルタリングを行う。 (もっと読む)


【課題】サンプリングレートに応じて、デシメーションフィルタのフィルタ特性を可変する。
【解決手段】本半導体装置(1)におけるデシメーションフィルタ(13)は、所定のサンプリングレート(fOS)でサンプリングされた信号を順次入力し、連続して印加されるトリガ信号(TR)に応じて、所定のフィルタ処理を行うためのフィルタ係数(Cj)を所定期間(M+2N分の期間)内に入力された入力信号毎に算出するとともに、算出した前記フィルタ係数と前記入力信号とを順次乗算し、前記所定期間内の乗算値を積算して順次出力する。前記所定期間は、前記トリガ信号が印加される時間間隔に応じて可変にされる。 (もっと読む)


【課題】PAPRを低く抑え、送信電力の増幅を効率的に行う送信機を得ること。
【解決手段】本発明は、変調信号をオーバーサンプリングして送信信号を生成する送信機であって、情報系列に対して変調処理を実施して定包絡線信号を生成する変調部11と、前記定包絡線信号の各信号点の間に、当該各信号点と振幅が同一の所定数の信号を、元の信号点を含む各信号点が等間隔となるように挿入する位相補間部12と、を備えることを特徴としている。 (もっと読む)


【課題】メモリ容量を削減しつつ、タップ数が増大した場合においても演算量を増やすことなく補間信号を生成可能な信号生成装置を得ること。
【解決手段】入力信号を補間し、補間信号を出力するディジタルフィルタ部10と、時間変化するディジタル信号の位相の変化を算出する位相算出部13と、フィルタ係数を指示するアドレスである位相信号およびディジタルフィルタ部10から出力される補間信号の位相誤差を補正する際に用いる補正量を算出する位相精度変換部14と、位相信号に基づいてフィルタ係数を読み出し、ディジタルフィルタ部10のフィルタ係数を切り替える係数読み出し部11と、補間信号を遅延させる遅延時間調整部15と、位相信号を遅延させる遅延時間調整部16と、補間信号の位相誤差を補正するための補正値を算出し、補間信号の位相誤差を補正する位相誤差補正部17と、を備える。 (もっと読む)


【課題】必要なサンプル信号のみを算出して分数比で入力信号のサンプリング周波数を変換するサンプリング周波数変換装置を提供する。
【解決手段】サンプリング周波数変換装置は、補間フィルタを備え、前記補間フィルタは、カスケード接続された複数の遅延器と、前記補間フィルタに入力された入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、第2クロック信号のパルス数をカウントするカウンタ回路を有し、前記カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の第1サンプリング周波数を第2サンプリング周波数に変換する。 (もっと読む)


【課題】多くの演算装置を必要とせずに、フィルタ特性の優れたデシメーションフィルタを提供する。
【解決手段】第1信号を入力し、選択的に出力するバッファメモリと、リングバッファ形式でフィルタ係数を出力する係数メモリと、バッファメモリが出力したデータと係数メモリが出力したフィルタ係数とを用いてフィルタ演算を行なう演算装置とを有する初段の演算ユニットと、前段のバッファメモリが出力したデータを遅延して出力するバッファメモリと、前段の係数メモリあるいは係数バッファメモリが出力したフィルタ係数を遅延して出力する係数バッファメモリと、自段のバッファメモリが出力したデータと自段の係数バッファメモリが出力したフィルタ係数を用いてフィルタ演算を行なう演算装置とを有する2段目以降の演算ユニットとを備えたデシメーションフィルタ。 (もっと読む)


【課題】 1演算周期内に実行可能な乗加算処理の回数を増加させることが可能なDSPを提供する。
【解決手段】 制御部1は、各演算周期において、当該演算周期での信号処理結果を得るのに必要な乗加算処理の一部を乗加算器MAC0に実行させ、残りの乗加算処理を当該演算周期の直前の1または複数の演算周期において乗加算器MAC1に実行させ、各演算周期において、乗加算器MAC0およびMAC1に実行させる乗加算処理のうち共通のサンプルを対象とした複数の乗加算処理を実行するために当該共通のサンプルをデータメモリ3から読み出し、当該複数の乗加算処理を乗加算器MAC0およびMAC1に実行させる。 (もっと読む)


1 - 10 / 199