ドットインパクトヘッド駆動回路
【課題】 ドットインパクトヘッド駆動回路において、ヘッドコイルに生じる逆起電力アバランシェエネルギーの影響を受けない回路構成を提供する。
【解決手段】 ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第１の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第２の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、を有し、前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第２の回路を通じて前記電源側回路へ回生させる、ことを特徴とするドットインパクトヘッド駆動回路である。
【解決手段】 ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第１の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第２の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、を有し、前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第２の回路を通じて前記電源側回路へ回生させる、ことを特徴とするドットインパクトヘッド駆動回路である。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はドットインパクトヘッド駆動回路に関する。
【背景技術】
【０００２】
ドットインパクトヘッド式のプリンタでは、ヘッドコイルに電流を流して、ヘッドコイルに発生する磁気吸引力によりヘッドコイルの中心に配置された鉄心を動作させることによって、この鉄心に連動するヘッドピンを打ち付けて印字を行っている。
図１は従来使用されていたドットインパクトヘッド駆動回路図の一例である。ヘッドコイル１２a〜cに流す電流の制御を電源側の制御素子１１とアース側の制御素子１３a〜cとで行う回路構成である。電源側の制御素子１１は常時オンされており、アース側の制御素子１３a〜cを制御することでヘッドコイル１２a〜cに流れる電流を制御してヘッドピンを動作させ、印字を行っていた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ヘッドコイルへ流れる電流をオフしてヘッドピンの動作を停止させたとき、過渡現象により、いわゆる逆起電力アバランシェエネルギーが発生する。この逆起電力アバランシェエネルギーは大きなエネルギーであるため、以下の課題が生じていた。
ヘッドコイルに生じる逆起電力アバランシェエネルギーがアース側の制御素子に加わり、熱として発散していたため、電力損失となるとともにこの電力損失が回路素子に熱的影響を与える。また、これに伴い、アース側の制御素子は熱的影響に耐えうる素子である必要となるため、素子自体が高価なものとなる。さらに、アース側の制御素子は、熱的影響を受けにくい素子である必要があるから、大型の素子（例えば、大型トランジスタ）を使用する必要があり、その結果として回路基板の面積を大きくせざるを得なかった。
そこで、本発明は、アース側の制御素子が、ヘッドコイルへの通電をオフすることによって生じる逆起電力アバランシェエネルギーの影響を受けない回路構成を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明は上記目的を解決すべくなされたものである。すなわち、ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第１の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第２の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、を有し、前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第２の回路を通じて前記電源側回路へ回生させる、ことを特徴とするドットインパクトヘッド駆動回路である。
【０００５】
上記構成によれば、ヘッドコイルの高電圧入力側端子にはアース側からヘッドコイルの高電圧入力側端子に通電できる第１の回路が形成される。また、ヘッドコイルの低電圧出力側端子には電源側回路に通電できる第２の回路が形成される。すなわち、アース側からヘッドコイルを経由して電源側回路へ通電できる順方向の回路が形成されることになる。これにより、ヘッドコイルに生じた逆起電力アバランシェエネルギーは、第２の回路を経由して電源側回路に回生させることができる。これは、省電力化に有効である。また、第２の制御素子に逆起電力アバランシェエネルギーが加わらないため、回路素子に熱的影響を与えることもない。また、熱的影響を受けにくい素子を選定する必要もなくなるため、高価な素子を必要もない。また、大型な制御素子を必要としないため、回路基板を大きくする必要もない。
【０００６】
本発明の他の実施態様として、複数のヘッドコイルに対して各々第１の制御素子と第２の回路とを接続する回路構成とすることができる。これにより、各ヘッドコイルのオン／オフを独立して制御可能となり、ヘッドピン自身が発生する誘導磁界の影響を排除することができる。
【発明を実施するための最良の形態】
【０００７】
以下、この発明の各要素について説明する。
(ヘッドコイル)
ヘッドコイルは、コイルに電流を流すことで磁界を作り、この磁界により生じる磁気吸引力により、コイルの中心に配置された鉄心を移動させ、この鉄心に連動するヘッドピンを動作させる。このヘッドピンが打たれることにより、印字が行われることになる。
なお、本発明では、第１の制御素子に接続されるヘッドコイルの端子を高電圧側端子とし、第２の制御素子に接続されるヘッドコイルの端子を低電圧側端子とする。
【０００８】
（第１の制御素子、第２の制御素子）
第１の制御素子は、ヘッドコイルの高電圧入力側端子に流れる電流を制御し、第２の制御素子はヘッドコイルの低電圧出力側端子に流れる電流を制御する。第１の制御素子及び第２の制御素子に使用される素子は特に限定されないが、例えば、トランジスタ、ＦＥＴなどの３端子スイッチング素子が挙げられる。
ヘッドコイルに電流を流して印字を行う場合、第１の制御素子及び第２の制御素子の動作状況は次のようになる。まず、第１の制御素子と第２の制御素子とをオンする。これにより、ヘッドコイルへ電流が流れ、ヘッドコイルに磁気吸引力が発生し、それに連動してヘッドピンが移動して、印字される。印字後は、第２の制御素子をオフし、ヘッドコイルに流れる電流を停止させることで、ヘッドピンはもとの位置に戻ることになる。
【０００９】
(第１の回路、第２の回路)
第１の回路はヘッドコイルの高電圧入力側端子と第１の制御素子との間をアースへ接続する回路であり、第２の回路はヘッドコイルの低電圧出力側端子と第２の制御素子との間を電源側回路へ接続する回路である。それぞれの回路は、ヘッドコイルへの通電をオフしたときに生じる逆起電力アバランシェエネルギーを電源側回路に回生させるための回路であり、第１の回路及び第２の回路にを設けることにより、アース→ヘッドコイル→電源側回路までの一つの回路を形成する。
例えば、第１の回路の回路構成として、ダイオードを用いる回路構成を採用することができる。ダイオードを用いる場合、アノード側をアースに接続し、カソード側をヘッドコイルの高電圧入力端子側に接続する。
同様に、第２の回路の回路構成として、ダイオードを用いる回路構成を採用することができる。ダイオードを用いる場合、アノード側をヘッドコイルの低電圧出力端子側に接続し、カソード側を電源側回路に接続する。
これにより、アース→ヘッドコイル→電源側回路が順方向となり、ヘッドコイルに生じる逆起電力アバランシェエネルギーは電源側回路に回生させることができる。他方、電源側回路→ヘッドコイル→アースは逆方向になるので、電源側回路から第２の回路を介してヘッドコイルに電流が流れることはなく、ヘッドコイル側からアース側へ第1の回路を介して電流が流れることもない。
【実施例１】
【００１０】
以下、この発明の実施例について説明する。
図２は本発明の実施例であるドットインパクトヘッド駆動回路２０の回路構成図である。
ドットインパクトヘッド駆動回路２０は、第１の制御素子としてのＦＥＴ（pチャネル）２１と、ヘッドコイル２２a〜cと、第２の制御素子としてのＦＥＴ（nチャネル）２３a〜cと、ダイオード２４を含む第１の回路と、ダイオード２５a〜cを含む第２の回路と、電源側回路２６とで概略構成される。ＦＥＴ２１はコントロールポートＨ(ctrl H)で制御され、ＦＥＴ２３a〜cはコントロールポートＬ（ctrl L）a〜cで制御される。なお、この実施例の駆動回路２０は、説明の都合上、３つのヘッドコイル２２a〜cを駆動制御の対象としているが、インパクトヘッドに要求されるドット数に応じて、そのヘッドコイルの数を任意に設定できることは言うまでもない。
【００１１】
回路素子の接続構成は次の通りである。ＦＥＴ２１のソース側は電源側回路２６に接続され、ゲート側はコントローラ(ctrl)Ｈに接続され、ドレイン側はヘッドコイル２２a〜cの高電圧入力側端子とダイオード２４のカソード側に接続される。ＦＥＴ２３a〜cのソース側はアースに接続され、ゲート側はコントローラ(ctrl)Ｌa〜cに接続され、ドレイン側はヘッドコイル２２a〜cの低電圧出力側端子とダイオード２５a〜cのアノード側に接続される。ダイオード２４のアノード側はアースに接続される。ダイオード２５a〜cのカソード側は電源側回路２６とＦＥＴ２１のソース側に接続される。
【００１２】
ＦＥＴ２１は、ヘッドコイル２２a〜cへ流れる電流を制御する。ＦＥＴ２１はｐチャネル型のＦＥＴであり、その制御はコントロールＨを用いてゲート（Ｇ）にかかる電圧を制御することで、ゲート（Ｇ）ーソース（Ｓ）間の電圧を制御して行う。ＦＥＴ２１がオンのとき、電源側回路２６からヘッドコイル２２a〜cの高電圧入力側端子に対して通電状態となる。
ヘッドコイル２２a〜cは、そのコイル内に電流を流すことにより、磁気吸引力を発生させ、この磁気吸引力により鉄心を移動させ、この鉄心に連動するヘッドピン（図示せず）を移動させる。ヘッドピンを移動させることにより印字が行われる。
ＦＥＴ２３a〜cは、ヘッドコイル２２a〜cへ流れる電流を制御する。ＦＥＴ２３a〜cはｎチャネル型のＦＥＴであり、その制御はコントロールＬa〜cを用いてゲート（Ｇ）にかかる電圧を制御することで、ゲート（Ｇ）−ソース（Ｓ）間の電圧を制御して行う。ＦＥＴ２３a〜cがオンのとき、ヘッドコイル２２a〜cの低電圧出力側端子からアースに対して通電状態となる。ＦＥＴ２３a〜cはヘッドコイル２２a〜cに対応して接続されており、ＦＥＴ２３a〜cを制御することで各ヘッドコイル２２a〜cへ流れる電流を制御することができる。
電源側回路２６は、ドットインパクトヘッド駆動回路２０への電力（電源電圧２４Ｖ）を供給する。また、ヘッドコイル２２a〜cで発生した逆起電力アバランシェエネルギーを充電する。逆起電力アバランシェエネルギーの充電には電源側回路１１に備えられたコンデンサ（図示せず）を使用して充電を行う。
【００１３】
以下に、ドットインパクトヘッド駆動回路２０の動作を説明する。
図３はヘッドコイル２２a〜cに流れる電流（Ｉ）と、ＦＥＴ２３a〜cにかかる電圧（Ｖ）と、ヘッドピンの移動距離（Ｘ）を示すタイミング図である。
ＦＥＴ２１及びＦＥＴ２３a〜cをオンすることにより、ヘッドコイル２２a〜cに電流が流れ始める(a点)。これにより、ヘッドコイル２２a〜cに磁界が発生し、磁界による磁気吸引力により鉄心を移動させ、この鉄心に連動してヘッドピンが移動する。
ヘッドコイル２２a〜cに流れる電流値がピークとなったとき(ｂ点)、ヘッドピンの移動位置が最大となり、ヘッドピンが打ち付けられ、印字が行われることとなる。
印字後はＦＥＴ２３a〜cがオフとなり（この実施例ではＦＥＴ２１はオンを維持）、ヘッドコイル２２a〜cへの通電が遮断されるが、ヘッドコイル２２a〜cに発生した磁界を維持しようとする電流がヘッドコイル２２a〜cに流れるため、電流Ｉは急激には低下せず、なだらかに減衰する(ｃ点)。また、これに伴い、ヘッドコイル２２a〜cには逆起電力アバランシェエネルギーが発生するため、ＦＥＴ２２a〜cをオフしたことによりヘッドコイル２２a〜cにかかる電圧（Ｖ）は、本来は、電源電圧に逆起電力アバランシェエネルギー分の電圧が重畳された電圧となるが(ｂ−ｃ点間の点線部分)、この逆起電力アバランシェエネルギーはヘッドコイル２２a〜cからダイオード２５a〜cを介して、電源側回路２６へと回生されるため、ＦＥＴ２３a〜cにかかる電圧は電源電圧のままとなる。
なお、ヘッドピンの位置Ｘは、移動したときの慣性力が残っているため、すぐにはもとに位置（０点）には戻らず、なだらかにもとに位置に移動する（ｄ点）。
【００１４】
以上のように、ヘッドコイル２２a〜cについて、アースからヘッドコイル２２a〜cの高電圧入力側端子に接続される第１の回路と、ヘッドコイル２２a〜cの低電圧出力側端子から電源側端子に接続される第２の回路とを形成することにより、ヘッドコイル２２a〜cに生じた逆起電力アバランシェエネルギーを電源側回路へ回生させることができる。これにより、逆起電力アバランシェエネルギーの発生による高電圧がＦＥＴ２３a〜cに印加されることがなくなる。よって、第２の制御素子として、低い定格電圧のＦＥＴ２３a〜cを使用可能となり、もって駆動回路を安価に提供することができる。
【実施例２】
【００１５】
図４は本発明の他の実施例であるドットインパクトヘッド駆動回路３０の回路構成図である。実施例１と同一の要素には同一の符号付してその説明を省略する。
実施例１の駆動回路２０において、例えば、ヘッドコイル２２aに対してハーフドットの位置でヘッドコイル２２bを駆動させようとすると、ヘッドコイル２２aがオフにもかかわらず、ＦＥＴ２１を必ずオン状態としなければならない。すると、ヘッドコイル２２a、ダイオード２５aを含む第２の回路及びＦＥＴ２１において、図５に示すように、ヘッドコイルで発生する誘導磁界を維持する電流経路（図中破線で指示）が形成される。かかる電流経路が形成されると、ヘッドコイル２２aに誘導電流が流れ、ヘッドコイル２２aが作用するヘッドピンの戻り動作の抵抗となり、印字品質を低下させるおそれがある。
そこで、本実施例のドットインパクトヘッド駆動回路では、各ヘッドコイル２２a〜cに対して、それぞれ第１の制御素子としてのＦＥＴ３１a〜cと、第２の制御素子としてのＦＥＴ２３a〜cと、第１の回路を構成するダイオード３４a〜cと、第２の回路を構成するダイオード２５a〜cとを備える回路構成とする。
【００１６】
図４における回路素子の接続構成は次の通りである。ＦＥＴ３１a〜cのソース側は電源側回路２６と、ダイオード２５a〜cとに接続され、ゲート側はctrl H a〜cが接続され、ドレイン側はヘッドコイル２２a〜cと、ダイオード３４a〜cとに接続される。ヘッドコイル２２a〜cの低電圧出力側端子はＦＥＴ２３a〜cのドレイン側と、ダイオード２５a〜cのアノード側に接続される。ＦＥＴ２３a〜cのゲート側はctrl L a〜cに接続され、ソース側はアースに接続される。ダイオード３４a〜cのアノード側はアースに接続される。ダイオード２５a〜cのカソード側は電源側回路２６に接続される。
【００１７】
このように構成されたドットインパクトヘッド駆動回路３０では、各ヘッドコイル２２a〜cにそれぞれＦＥＴ３１a〜cが独立して設けられている。したがって、ヘッドコイル２２bをオンするタイミングの如何にかかわらず、ヘッドコイル２２aのオフの間、ＦＥＴ３１aをオフとすることができる。これにより、図５に示した破線の電流回路の形成が防止され、ヘッドコイル２２aに誘導磁界が発生することを確実に防止することができる。よって、ヘッドコイル２２aが作用するヘッドピンの戻り動作が円滑になり、高い印字品質を確保できる。
【００１８】
図６はヘッドコイル２２aに流れる電流（Ｉa）と、ＦＥＴ２３aにかかる電圧（Ｖa）と、ヘッドピンの移動距離（Ｘa）及びヘッドコイル２２bに流れる電流（Ｉb）を示すタイミング図である。
ＦＥＴ３１a及びＦＥＴ２３aをオンすることにより、ヘッドコイル２２aに電流が流れ始める(a点)。これにより、ヘッドコイル２２aに磁界が発生し、磁界による磁気吸引力により鉄心を移動させ、鉄心に連動してヘッドピンが移動する。
ヘッドコイル２２aに流れる電流値がピークとなったとき(ｂ点)、ヘッドピンの移動位置も最大となり、ヘッドピンが打ち付けられ、印字が行われることとなる。
印字後はＦＥＴ３１a及びＦＥＴ２３aをオフとし、ヘッドコイル２２aへの通電が遮断されるため、電流Ｉaは急減に減衰する(ｃ点)。また、これに伴い、ヘッドコイル２２aには逆起電力アバランシェエネルギーが発生するが、ヘッドコイル２２aからダイオード２４aを介して、電源側回路２６へと回生される。
一方、ヘッドコイル２２bでハーフドット印字を行う場合、例えば、ｃ点のタイミングで、ＦＥＴ３１b及びＦＥＴ２３bをオンすることとなるが、このときＦＥＴ３１aはオフ状態であるため、ヘッドコイル２２aに誘導磁界は生じない。
【００１９】
以上のように、各ヘッドコイル２２a〜cに対して、電源側のＦＥＴ３１a〜cを接続させることにより、各ヘッドコイル２２a〜cを個別に制御することができるようになる。これにより、電源側のＦＥＴを一つで制御する場合に生じる誘導電流は遮断されるため、ハーフドット印字においても高い印字品質が得られる。
【００２０】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【図面の簡単な説明】
【００２１】
【図１】図１は従来のドットインパクトヘッド駆動回路の回路構成図である。
【図２】図２は実施例１で使用するドットインパクトヘッド駆動回路の回路構成図である。
【図３】図３は実施例１のドットインパクトヘッド駆動回路の動作を説明するタイミング図である。
【図４】図４は実施例２で使用するドットインパクトヘッド駆動回路の回路構成図である。
【図５】図５は誘導電流経路が形成されたドットインパクトヘッド駆動回路である。
【図６】図６は実施例２のドットインパクトヘッド駆動回路の動作を説明するタイミング図である。
【符号の説明】
【００２２】
１０ ２０ ３０ ドットインパクトヘッド駆動回路、１１ ２１ ３１ ＦＥＴ、１２ ２２ ヘッドコイル、１２ ２３ ＦＥＴ、２４ ダイオード、２５ ３５ ダイオード、２６ 電源側回路
【技術分野】
【０００１】
この発明はドットインパクトヘッド駆動回路に関する。
【背景技術】
【０００２】
ドットインパクトヘッド式のプリンタでは、ヘッドコイルに電流を流して、ヘッドコイルに発生する磁気吸引力によりヘッドコイルの中心に配置された鉄心を動作させることによって、この鉄心に連動するヘッドピンを打ち付けて印字を行っている。
図１は従来使用されていたドットインパクトヘッド駆動回路図の一例である。ヘッドコイル１２a〜cに流す電流の制御を電源側の制御素子１１とアース側の制御素子１３a〜cとで行う回路構成である。電源側の制御素子１１は常時オンされており、アース側の制御素子１３a〜cを制御することでヘッドコイル１２a〜cに流れる電流を制御してヘッドピンを動作させ、印字を行っていた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ヘッドコイルへ流れる電流をオフしてヘッドピンの動作を停止させたとき、過渡現象により、いわゆる逆起電力アバランシェエネルギーが発生する。この逆起電力アバランシェエネルギーは大きなエネルギーであるため、以下の課題が生じていた。
ヘッドコイルに生じる逆起電力アバランシェエネルギーがアース側の制御素子に加わり、熱として発散していたため、電力損失となるとともにこの電力損失が回路素子に熱的影響を与える。また、これに伴い、アース側の制御素子は熱的影響に耐えうる素子である必要となるため、素子自体が高価なものとなる。さらに、アース側の制御素子は、熱的影響を受けにくい素子である必要があるから、大型の素子（例えば、大型トランジスタ）を使用する必要があり、その結果として回路基板の面積を大きくせざるを得なかった。
そこで、本発明は、アース側の制御素子が、ヘッドコイルへの通電をオフすることによって生じる逆起電力アバランシェエネルギーの影響を受けない回路構成を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明は上記目的を解決すべくなされたものである。すなわち、ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第１の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第２の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、を有し、前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第２の回路を通じて前記電源側回路へ回生させる、ことを特徴とするドットインパクトヘッド駆動回路である。
【０００５】
上記構成によれば、ヘッドコイルの高電圧入力側端子にはアース側からヘッドコイルの高電圧入力側端子に通電できる第１の回路が形成される。また、ヘッドコイルの低電圧出力側端子には電源側回路に通電できる第２の回路が形成される。すなわち、アース側からヘッドコイルを経由して電源側回路へ通電できる順方向の回路が形成されることになる。これにより、ヘッドコイルに生じた逆起電力アバランシェエネルギーは、第２の回路を経由して電源側回路に回生させることができる。これは、省電力化に有効である。また、第２の制御素子に逆起電力アバランシェエネルギーが加わらないため、回路素子に熱的影響を与えることもない。また、熱的影響を受けにくい素子を選定する必要もなくなるため、高価な素子を必要もない。また、大型な制御素子を必要としないため、回路基板を大きくする必要もない。
【０００６】
本発明の他の実施態様として、複数のヘッドコイルに対して各々第１の制御素子と第２の回路とを接続する回路構成とすることができる。これにより、各ヘッドコイルのオン／オフを独立して制御可能となり、ヘッドピン自身が発生する誘導磁界の影響を排除することができる。
【発明を実施するための最良の形態】
【０００７】
以下、この発明の各要素について説明する。
(ヘッドコイル)
ヘッドコイルは、コイルに電流を流すことで磁界を作り、この磁界により生じる磁気吸引力により、コイルの中心に配置された鉄心を移動させ、この鉄心に連動するヘッドピンを動作させる。このヘッドピンが打たれることにより、印字が行われることになる。
なお、本発明では、第１の制御素子に接続されるヘッドコイルの端子を高電圧側端子とし、第２の制御素子に接続されるヘッドコイルの端子を低電圧側端子とする。
【０００８】
（第１の制御素子、第２の制御素子）
第１の制御素子は、ヘッドコイルの高電圧入力側端子に流れる電流を制御し、第２の制御素子はヘッドコイルの低電圧出力側端子に流れる電流を制御する。第１の制御素子及び第２の制御素子に使用される素子は特に限定されないが、例えば、トランジスタ、ＦＥＴなどの３端子スイッチング素子が挙げられる。
ヘッドコイルに電流を流して印字を行う場合、第１の制御素子及び第２の制御素子の動作状況は次のようになる。まず、第１の制御素子と第２の制御素子とをオンする。これにより、ヘッドコイルへ電流が流れ、ヘッドコイルに磁気吸引力が発生し、それに連動してヘッドピンが移動して、印字される。印字後は、第２の制御素子をオフし、ヘッドコイルに流れる電流を停止させることで、ヘッドピンはもとの位置に戻ることになる。
【０００９】
(第１の回路、第２の回路)
第１の回路はヘッドコイルの高電圧入力側端子と第１の制御素子との間をアースへ接続する回路であり、第２の回路はヘッドコイルの低電圧出力側端子と第２の制御素子との間を電源側回路へ接続する回路である。それぞれの回路は、ヘッドコイルへの通電をオフしたときに生じる逆起電力アバランシェエネルギーを電源側回路に回生させるための回路であり、第１の回路及び第２の回路にを設けることにより、アース→ヘッドコイル→電源側回路までの一つの回路を形成する。
例えば、第１の回路の回路構成として、ダイオードを用いる回路構成を採用することができる。ダイオードを用いる場合、アノード側をアースに接続し、カソード側をヘッドコイルの高電圧入力端子側に接続する。
同様に、第２の回路の回路構成として、ダイオードを用いる回路構成を採用することができる。ダイオードを用いる場合、アノード側をヘッドコイルの低電圧出力端子側に接続し、カソード側を電源側回路に接続する。
これにより、アース→ヘッドコイル→電源側回路が順方向となり、ヘッドコイルに生じる逆起電力アバランシェエネルギーは電源側回路に回生させることができる。他方、電源側回路→ヘッドコイル→アースは逆方向になるので、電源側回路から第２の回路を介してヘッドコイルに電流が流れることはなく、ヘッドコイル側からアース側へ第1の回路を介して電流が流れることもない。
【実施例１】
【００１０】
以下、この発明の実施例について説明する。
図２は本発明の実施例であるドットインパクトヘッド駆動回路２０の回路構成図である。
ドットインパクトヘッド駆動回路２０は、第１の制御素子としてのＦＥＴ（pチャネル）２１と、ヘッドコイル２２a〜cと、第２の制御素子としてのＦＥＴ（nチャネル）２３a〜cと、ダイオード２４を含む第１の回路と、ダイオード２５a〜cを含む第２の回路と、電源側回路２６とで概略構成される。ＦＥＴ２１はコントロールポートＨ(ctrl H)で制御され、ＦＥＴ２３a〜cはコントロールポートＬ（ctrl L）a〜cで制御される。なお、この実施例の駆動回路２０は、説明の都合上、３つのヘッドコイル２２a〜cを駆動制御の対象としているが、インパクトヘッドに要求されるドット数に応じて、そのヘッドコイルの数を任意に設定できることは言うまでもない。
【００１１】
回路素子の接続構成は次の通りである。ＦＥＴ２１のソース側は電源側回路２６に接続され、ゲート側はコントローラ(ctrl)Ｈに接続され、ドレイン側はヘッドコイル２２a〜cの高電圧入力側端子とダイオード２４のカソード側に接続される。ＦＥＴ２３a〜cのソース側はアースに接続され、ゲート側はコントローラ(ctrl)Ｌa〜cに接続され、ドレイン側はヘッドコイル２２a〜cの低電圧出力側端子とダイオード２５a〜cのアノード側に接続される。ダイオード２４のアノード側はアースに接続される。ダイオード２５a〜cのカソード側は電源側回路２６とＦＥＴ２１のソース側に接続される。
【００１２】
ＦＥＴ２１は、ヘッドコイル２２a〜cへ流れる電流を制御する。ＦＥＴ２１はｐチャネル型のＦＥＴであり、その制御はコントロールＨを用いてゲート（Ｇ）にかかる電圧を制御することで、ゲート（Ｇ）ーソース（Ｓ）間の電圧を制御して行う。ＦＥＴ２１がオンのとき、電源側回路２６からヘッドコイル２２a〜cの高電圧入力側端子に対して通電状態となる。
ヘッドコイル２２a〜cは、そのコイル内に電流を流すことにより、磁気吸引力を発生させ、この磁気吸引力により鉄心を移動させ、この鉄心に連動するヘッドピン（図示せず）を移動させる。ヘッドピンを移動させることにより印字が行われる。
ＦＥＴ２３a〜cは、ヘッドコイル２２a〜cへ流れる電流を制御する。ＦＥＴ２３a〜cはｎチャネル型のＦＥＴであり、その制御はコントロールＬa〜cを用いてゲート（Ｇ）にかかる電圧を制御することで、ゲート（Ｇ）−ソース（Ｓ）間の電圧を制御して行う。ＦＥＴ２３a〜cがオンのとき、ヘッドコイル２２a〜cの低電圧出力側端子からアースに対して通電状態となる。ＦＥＴ２３a〜cはヘッドコイル２２a〜cに対応して接続されており、ＦＥＴ２３a〜cを制御することで各ヘッドコイル２２a〜cへ流れる電流を制御することができる。
電源側回路２６は、ドットインパクトヘッド駆動回路２０への電力（電源電圧２４Ｖ）を供給する。また、ヘッドコイル２２a〜cで発生した逆起電力アバランシェエネルギーを充電する。逆起電力アバランシェエネルギーの充電には電源側回路１１に備えられたコンデンサ（図示せず）を使用して充電を行う。
【００１３】
以下に、ドットインパクトヘッド駆動回路２０の動作を説明する。
図３はヘッドコイル２２a〜cに流れる電流（Ｉ）と、ＦＥＴ２３a〜cにかかる電圧（Ｖ）と、ヘッドピンの移動距離（Ｘ）を示すタイミング図である。
ＦＥＴ２１及びＦＥＴ２３a〜cをオンすることにより、ヘッドコイル２２a〜cに電流が流れ始める(a点)。これにより、ヘッドコイル２２a〜cに磁界が発生し、磁界による磁気吸引力により鉄心を移動させ、この鉄心に連動してヘッドピンが移動する。
ヘッドコイル２２a〜cに流れる電流値がピークとなったとき(ｂ点)、ヘッドピンの移動位置が最大となり、ヘッドピンが打ち付けられ、印字が行われることとなる。
印字後はＦＥＴ２３a〜cがオフとなり（この実施例ではＦＥＴ２１はオンを維持）、ヘッドコイル２２a〜cへの通電が遮断されるが、ヘッドコイル２２a〜cに発生した磁界を維持しようとする電流がヘッドコイル２２a〜cに流れるため、電流Ｉは急激には低下せず、なだらかに減衰する(ｃ点)。また、これに伴い、ヘッドコイル２２a〜cには逆起電力アバランシェエネルギーが発生するため、ＦＥＴ２２a〜cをオフしたことによりヘッドコイル２２a〜cにかかる電圧（Ｖ）は、本来は、電源電圧に逆起電力アバランシェエネルギー分の電圧が重畳された電圧となるが(ｂ−ｃ点間の点線部分)、この逆起電力アバランシェエネルギーはヘッドコイル２２a〜cからダイオード２５a〜cを介して、電源側回路２６へと回生されるため、ＦＥＴ２３a〜cにかかる電圧は電源電圧のままとなる。
なお、ヘッドピンの位置Ｘは、移動したときの慣性力が残っているため、すぐにはもとに位置（０点）には戻らず、なだらかにもとに位置に移動する（ｄ点）。
【００１４】
以上のように、ヘッドコイル２２a〜cについて、アースからヘッドコイル２２a〜cの高電圧入力側端子に接続される第１の回路と、ヘッドコイル２２a〜cの低電圧出力側端子から電源側端子に接続される第２の回路とを形成することにより、ヘッドコイル２２a〜cに生じた逆起電力アバランシェエネルギーを電源側回路へ回生させることができる。これにより、逆起電力アバランシェエネルギーの発生による高電圧がＦＥＴ２３a〜cに印加されることがなくなる。よって、第２の制御素子として、低い定格電圧のＦＥＴ２３a〜cを使用可能となり、もって駆動回路を安価に提供することができる。
【実施例２】
【００１５】
図４は本発明の他の実施例であるドットインパクトヘッド駆動回路３０の回路構成図である。実施例１と同一の要素には同一の符号付してその説明を省略する。
実施例１の駆動回路２０において、例えば、ヘッドコイル２２aに対してハーフドットの位置でヘッドコイル２２bを駆動させようとすると、ヘッドコイル２２aがオフにもかかわらず、ＦＥＴ２１を必ずオン状態としなければならない。すると、ヘッドコイル２２a、ダイオード２５aを含む第２の回路及びＦＥＴ２１において、図５に示すように、ヘッドコイルで発生する誘導磁界を維持する電流経路（図中破線で指示）が形成される。かかる電流経路が形成されると、ヘッドコイル２２aに誘導電流が流れ、ヘッドコイル２２aが作用するヘッドピンの戻り動作の抵抗となり、印字品質を低下させるおそれがある。
そこで、本実施例のドットインパクトヘッド駆動回路では、各ヘッドコイル２２a〜cに対して、それぞれ第１の制御素子としてのＦＥＴ３１a〜cと、第２の制御素子としてのＦＥＴ２３a〜cと、第１の回路を構成するダイオード３４a〜cと、第２の回路を構成するダイオード２５a〜cとを備える回路構成とする。
【００１６】
図４における回路素子の接続構成は次の通りである。ＦＥＴ３１a〜cのソース側は電源側回路２６と、ダイオード２５a〜cとに接続され、ゲート側はctrl H a〜cが接続され、ドレイン側はヘッドコイル２２a〜cと、ダイオード３４a〜cとに接続される。ヘッドコイル２２a〜cの低電圧出力側端子はＦＥＴ２３a〜cのドレイン側と、ダイオード２５a〜cのアノード側に接続される。ＦＥＴ２３a〜cのゲート側はctrl L a〜cに接続され、ソース側はアースに接続される。ダイオード３４a〜cのアノード側はアースに接続される。ダイオード２５a〜cのカソード側は電源側回路２６に接続される。
【００１７】
このように構成されたドットインパクトヘッド駆動回路３０では、各ヘッドコイル２２a〜cにそれぞれＦＥＴ３１a〜cが独立して設けられている。したがって、ヘッドコイル２２bをオンするタイミングの如何にかかわらず、ヘッドコイル２２aのオフの間、ＦＥＴ３１aをオフとすることができる。これにより、図５に示した破線の電流回路の形成が防止され、ヘッドコイル２２aに誘導磁界が発生することを確実に防止することができる。よって、ヘッドコイル２２aが作用するヘッドピンの戻り動作が円滑になり、高い印字品質を確保できる。
【００１８】
図６はヘッドコイル２２aに流れる電流（Ｉa）と、ＦＥＴ２３aにかかる電圧（Ｖa）と、ヘッドピンの移動距離（Ｘa）及びヘッドコイル２２bに流れる電流（Ｉb）を示すタイミング図である。
ＦＥＴ３１a及びＦＥＴ２３aをオンすることにより、ヘッドコイル２２aに電流が流れ始める(a点)。これにより、ヘッドコイル２２aに磁界が発生し、磁界による磁気吸引力により鉄心を移動させ、鉄心に連動してヘッドピンが移動する。
ヘッドコイル２２aに流れる電流値がピークとなったとき(ｂ点)、ヘッドピンの移動位置も最大となり、ヘッドピンが打ち付けられ、印字が行われることとなる。
印字後はＦＥＴ３１a及びＦＥＴ２３aをオフとし、ヘッドコイル２２aへの通電が遮断されるため、電流Ｉaは急減に減衰する(ｃ点)。また、これに伴い、ヘッドコイル２２aには逆起電力アバランシェエネルギーが発生するが、ヘッドコイル２２aからダイオード２４aを介して、電源側回路２６へと回生される。
一方、ヘッドコイル２２bでハーフドット印字を行う場合、例えば、ｃ点のタイミングで、ＦＥＴ３１b及びＦＥＴ２３bをオンすることとなるが、このときＦＥＴ３１aはオフ状態であるため、ヘッドコイル２２aに誘導磁界は生じない。
【００１９】
以上のように、各ヘッドコイル２２a〜cに対して、電源側のＦＥＴ３１a〜cを接続させることにより、各ヘッドコイル２２a〜cを個別に制御することができるようになる。これにより、電源側のＦＥＴを一つで制御する場合に生じる誘導電流は遮断されるため、ハーフドット印字においても高い印字品質が得られる。
【００２０】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【図面の簡単な説明】
【００２１】
【図１】図１は従来のドットインパクトヘッド駆動回路の回路構成図である。
【図２】図２は実施例１で使用するドットインパクトヘッド駆動回路の回路構成図である。
【図３】図３は実施例１のドットインパクトヘッド駆動回路の動作を説明するタイミング図である。
【図４】図４は実施例２で使用するドットインパクトヘッド駆動回路の回路構成図である。
【図５】図５は誘導電流経路が形成されたドットインパクトヘッド駆動回路である。
【図６】図６は実施例２のドットインパクトヘッド駆動回路の動作を説明するタイミング図である。
【符号の説明】
【００２２】
１０ ２０ ３０ ドットインパクトヘッド駆動回路、１１ ２１ ３１ ＦＥＴ、１２ ２２ ヘッドコイル、１２ ２３ ＦＥＴ、２４ ダイオード、２５ ３５ ダイオード、２６ 電源側回路
【特許請求の範囲】
【請求項１】
ヘッドピンを動作させるためのヘッドコイルと、
前記ヘッドコイルの入力高電圧側端子と電源側回路との間に接続される第１の制御素子と、
前記ヘッドコイルの出力低電圧側端子とアースとの間に接続される第２の制御素子と、
前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、
前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、
を有し、
前記ヘッドコイルで発生したアバランシェエネルギー逆起電力を前記第２の回路を通じて前記電源側回路へ回生させる、
ことを特徴とするドットインパクトヘッド駆動回路。
【請求項２】
前記第２の制御素子はＦＥＴである、請求項１に記載のドットインパクトヘッド駆動回路。
【請求項３】
前記第１の回路は第１のダイオードを含み、該第１のダイオードは、そのアノード側がアースに接続され、そのカソード側が前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間へ接続される、請求項１に記載のドットインパクトヘッド駆動回路。
【請求項４】
前記第２の回路は第２のダイオードを含み、該第２のダイオードは、そのアノード側が前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間へ接続され、そのカソード側が前記電源側回路と前記第１の制御素子との間へ接続される、請求項１に記載のドットインパクトヘッド駆動回路。
【請求項５】
ヘッドピンを動作させるための複数のヘッドコイルを備えるドットインパクトヘッド駆動回路であって、
前記複数のヘッドコイルの各々に対して、
前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第１の制御素子と、
前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第２の制御素子と、
前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、
前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、
を有し、
前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第２の回路を通じて前記電源側回路へ回生させる、
ことを特徴とするドットインパクトヘッド駆動回路。
【請求項６】
前記第２の制御素子はＦＥＴである、請求項５に記載のドットインパクトヘッド駆動回路。
【請求項７】
前記第１の回路は第１のダイオードを含み、該第１のダイオードは、そのアノード側がアースに接続され、そのカソード側が前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間へ接続される、請求項５に記載のドットインパクトヘッド駆動回路。
【請求項８】
前記第２の回路は第２のダイオードを含み、該第２のダイオードは、そのアノード側が前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間へ接続され、そのカソード側が前記電源側回路と前記第１の制御素子との間へ接続される、請求項５に記載のドットインパクトヘッド駆動回路。
【請求項１】
ヘッドピンを動作させるためのヘッドコイルと、
前記ヘッドコイルの入力高電圧側端子と電源側回路との間に接続される第１の制御素子と、
前記ヘッドコイルの出力低電圧側端子とアースとの間に接続される第２の制御素子と、
前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、
前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、
を有し、
前記ヘッドコイルで発生したアバランシェエネルギー逆起電力を前記第２の回路を通じて前記電源側回路へ回生させる、
ことを特徴とするドットインパクトヘッド駆動回路。
【請求項２】
前記第２の制御素子はＦＥＴである、請求項１に記載のドットインパクトヘッド駆動回路。
【請求項３】
前記第１の回路は第１のダイオードを含み、該第１のダイオードは、そのアノード側がアースに接続され、そのカソード側が前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間へ接続される、請求項１に記載のドットインパクトヘッド駆動回路。
【請求項４】
前記第２の回路は第２のダイオードを含み、該第２のダイオードは、そのアノード側が前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間へ接続され、そのカソード側が前記電源側回路と前記第１の制御素子との間へ接続される、請求項１に記載のドットインパクトヘッド駆動回路。
【請求項５】
ヘッドピンを動作させるための複数のヘッドコイルを備えるドットインパクトヘッド駆動回路であって、
前記複数のヘッドコイルの各々に対して、
前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第１の制御素子と、
前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第２の制御素子と、
前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間をアースへ接続する第１の回路と、
前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間を電源側回路へ接続する第２の回路と、
を有し、
前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第２の回路を通じて前記電源側回路へ回生させる、
ことを特徴とするドットインパクトヘッド駆動回路。
【請求項６】
前記第２の制御素子はＦＥＴである、請求項５に記載のドットインパクトヘッド駆動回路。
【請求項７】
前記第１の回路は第１のダイオードを含み、該第１のダイオードは、そのアノード側がアースに接続され、そのカソード側が前記ヘッドコイルの高電圧入力側端子と前記第１の制御素子との間へ接続される、請求項５に記載のドットインパクトヘッド駆動回路。
【請求項８】
前記第２の回路は第２のダイオードを含み、該第２のダイオードは、そのアノード側が前記ヘッドコイルの低電圧出力側端子と前記第２の制御素子との間へ接続され、そのカソード側が前記電源側回路と前記第１の制御素子との間へ接続される、請求項５に記載のドットインパクトヘッド駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２１８５９（Ｐ２００７−２１８５９Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−２０６５５５（Ｐ２００５−２０６５５５）
【出願日】平成１７年７月１５日（２００５．７．１５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１７年７月１５日（２００５．７．１５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]