バイアホール構造を用いた配線構造
［目的］ 従来のバイアホール構造を用いた配線構造の利点を保持しつつ、高集積化した場合にも従来構造の場合よりもチップ面積の縮小化を図る。
［構成］ 基板表面側の所要の回路構成要素のした側のイバン領域に、基板を貫通するバイアホールを設ける。相互接続する構成要素に対応するバイアホールには共通に配線層を設け、相互接続しない構成要素のバイアホールには、絶縁層を介して配線層を設ける。この基板裏側での配線層は、基板表面側に設けた構成要素に対して独立して印加する電位の数に対応した総数だけ設ける。これらの配線層を多層構造で設けるので、これら配線を基板表面側に設けた場合よりもチップ面積を著しく縮小することが出来る。
［構成］ 基板表面側の所要の回路構成要素のした側のイバン領域に、基板を貫通するバイアホールを設ける。相互接続する構成要素に対応するバイアホールには共通に配線層を設け、相互接続しない構成要素のバイアホールには、絶縁層を介して配線層を設ける。この基板裏側での配線層は、基板表面側に設けた構成要素に対して独立して印加する電位の数に対応した総数だけ設ける。これらの配線層を多層構造で設けるので、これら配線を基板表面側に設けた場合よりもチップ面積を著しく縮小することが出来る。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の配線構造、特に基板の表面側の素子構成要素を、基板に設けたバイアホールを介して、基板の裏面側で接続するための、バイアホール構造を用いた配線構造に関する。
【０００２】
【従来の技術】この発明の説明に先たち、この従来例につき、図２を参照して、簡単に説明する。従来のバイアホール構造を用いた配線構造は、基板の裏面側に、一層の配線を設けた構造のものであり、特に化合物半導体で構成した高出力素子の分野等で用いられている。
【０００３】図２に示す従来構造は、集積回路における電界効果トランジスタ（以下、単に、ＦＥＴと称する。）のソース接地をバイアホール構造で行なった場合の例を示す断面図である。この構造では、半導体基板、例えば、半絶縁性のガリウムひ素基板１０の表面に能動層が形成されている。そして、素子構成要素である、例えば、オーミック金属のソース電極１２、ショットキー金属のゲート電極１４、オーミック金属のドレイン電極１６を設け、その上側にコンタクトホール２０が開けられた層間絶縁膜２２を設け、このコンタクトホール２０を介して、基板表面側での配線金属２４を設けて、所要の配線を行なっている。一方、この基板１０に、この基板を貫通するホールすなわちバイアホール２５を設け、基板表面に設けた、所要の構成要素、この場合には、ソース電極を、このバイアホール２５に設けた金属等の導電性材料層を経て、基板１０の裏面側全面に導出し、この導出した導電性材料で、接地を行なっている。
【０００４】このような、バイアホール構造を採ると、ワイアボンディング等によらずに、基板の裏面側でから直接接地が可能となる。このため、パターンレイアウトの自由度が大幅に増大すると同時に、接地インダクタンスおよび熱抵抗が低減するという利点がある。
【０００５】
【発明が解決しようとする課題】しかしながら、従来構造では、基板裏面と、バイアホールの内壁とは一体化した電極用の導電性金属で被覆されているため、バイアホールを経て配線される各素子の構成要素は、全て同電位となる。従って、回路素子の集積度が増大すると、基板の表面側での配線密度および配線長が増大するため、基板面を占有する素子面積（チップ面積）が大きくなる。素子形成領域の大面積化を回避するため、基板表面側で配線層数を増大させることも出来るが、製造工程が複雑となること、配線禁止領域が存在するために配線パターンが冗長化してしまうこと、この冗長化に起因して配線インピーダンスが高くなってしまうこと等といった別の問題が生じている。 この発明は、上述した従来の問題点を出来るだけ緩和するためになされたものであり、従って、この発明の目的は、従来の利点を保持しつつ、高集積化の場合でも、配線の冗長化を回避でき、チップ面積の大幅な縮小化が可能で、しかも、製造工程が簡単となる、バイアホール構造を用いた配線構造を提供することにある。
【０００６】
【課題を解決するための手段】この目的の達成を図るため、この発明によれば、基板の表面側に設けた素子構成要素を、基板に設けたバイアホールを経て、基板の裏面側で配線する、バイアホール構造を用いた配線構造において、所要の構成要素間の接続を互いに電気的に絶縁して行なう、多層配線構造としたことを特徴とする。
【０００７】
【作用】この発明の構造によれば、裏面側に設けた多層配線層で、バイアホールを介して回路構成素子の各要素に、それぞれ所要の電位を独立に与えることが可能となる。そして、配線を基板の、裏面側で多層構造としてあるので、配線禁止領域が無く、従って、配線の冗長化は回避でき、よって、電源インピーダンスの低下、また、レイアウトの自由度が増大を図れることはもとより、製造工程も簡単となるという利点がある。
【０００８】また、この発明の構造では、基板の表面側での配線に追加して、基板の裏面側での多層配線構造で、所要の構成要素を選択して接続することが出来るので、高集積化した場合にも、チップ面積の拡大をせずに済むという利点がある。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例につき、説明する。なお、この実施例の説明で用いる各図は、この発明が理解出来る程度に、各構成成分の形状、大きさおよび配置関係を概略的に示してあるにすぎない。
【００１０】図１の（Ａ）および（Ｂ）は、基板の裏面側の配線構造を２層構造とした半導体装置の実施例を示す断面図および基板の裏面側から見た、平面的なレイアウトを示す図であり、図１の（Ａ）および図１の（Ｂ）のＡ−Ａ断面図である。
【００１１】この実施例では、基板３０として、例えば、半絶縁性のＧａＡｓ基板を用いる。この基板３０の表面側に種々の所要の能動層を形成してあり、この能動層が形成されている表面を３２ａとし、裏面を３２ｂとしてそれぞれ示す。この基板３０の表面３２ａ上の所要箇所に、回路構成要素である所要の金属電極３４ａ，３４ｂ，３４ｃ，３４ｄ、３４ｅを設けてある。そして、これら金属電極上に層間絶縁膜３６を設け、この絶縁膜３６に形成したコンタクトホール３８ａおよび３８ｂを埋め込むようにして設けた表面側の金属配線層４０で、２つの金属電極３４ｄおよび３４ｅを相互接続してある。この基板表面側の構造は、従来構造と変わらないので、これ以上の詳細な説明は省略する。
【００１２】この発明では、基板３０の裏面側で接続しようとする各金属電極３４ａ，３４ｂ，３４ｃの下側の基板領域に、この基板３０を貫通するバイアホール５０ａ，５０ｂ，５０ｃ（以上、図１の（Ａ）および（Ｂ）に示してある。）および５０ｄ（図１の（Ｂ）に示してある。）をそれぞれ設けてある。そして、このバイアホール５０ａおよび５０ｂにこれらを埋め込むと共に、基板の裏面３２ｂ上に、両バイアホール間５０ａおよび５０ｂを連絡するように、裏面側の第１の導電性材料層５２を設けて金属電極３４ａおよび３４ｂを相互接続してある。この状態を、図１の（Ｂ）図に示してある。
【００１３】一方、金属電極３４ｃとバイアホール５０ｃを通じて相互接続すべき他方の金属電極は、図１の（Ａ）および（Ｂ）には示していないが、この後者の金属電極は図１の（Ｂ）に示すバイアホール５０ｄの上側に設けられている。従って、この実施例では、第１の導電性材料層５２とは電気的に分離した第２および第３の導電性材料層５４および５６を、このバイアホール５０ｃおよび５０ｄを埋め込むようにして、それぞれ設けておく。そして、このバイアホール５０ｃおよび５０ｄを介して、それぞれの金属電極３４ｃと、図示していない他方の金属電極とを電気的に接続するため、一旦、基板３０の裏面側のこれら第１〜３金属電極を少なくとも被覆する絶縁層６０を設け、この絶縁層６０の所要の箇所にコンタクトホール６２ａおよび６２ｂを設け、これらコンタクトホール６２ａおよび６２ｂを第２および第３導電性材料層５４および５６で埋め込み、しかも、両導電性材料層５４および５６を電気的に接続するように、第４導電性材料層６４を設ける。このようにすれば、図１の（Ｂ）にも示しているように、第１導電性材料層５２と、第４導電性材料層６４とは、絶縁層６０を介在して互いに交差するため、両者が互いに電気的接触をする恐れは無い。
【００１４】なお、図中６２ｃは、絶縁層６０に設けた別のコンタクトホールであり、６４はこのコンタクトホール６２ｃを介して第１導電性材料層５２を他の、別の電極と接続するための、或いは、別の所要の電位点に接続するための第５導電性材料層である。
【００１５】上述した、第１〜第５の導電性材料層５２，５４，５６，６４および６６の各配線は互いに同一の材料で形成してもよいし、或いは、それぞれ異なる材料で形成してもよい。また、ひとつの導電性材料層を２種類以上の適当な材料層の多層構造として構成してもよい。また、これらの導電性材料としては、金属であっても、或いは、その他の導電性の良好な材料であってもよい。また、形成方法は、通常の蒸着方法はもとより、その他の適当な方法で行なえば良い。
【００１６】このような、バイアホール構造を用いた２層配線構造であると、第４の導電性材料層すなわち第４配線６４と、第５の導電性材料層すなわち第５配線６６には、それぞれ個別の電位を与えることができる。
【００１７】また、上述した実施例では、基板３０の裏面側の配線層を２層構造としたが、バイアホールの接続関係とか、さらに多くのバイアホールが設けられている場合には、配線層は３層以上の層構造となる。その場合にも、当然のことながら、所要に応じて互いの配線層を絶縁膜をもって電気的に絶縁させる。
【００１８】また、上述した実施例では、バイアホールの直下にコンタクトホールを設けない構成としている。しかしながら、場合によっては、例えば、バイアホールを埋め込む導電性材料層が、基板の裏面側で、充分に平坦化されている場合には、バイアホールの直下にコンタクトホールを設ける構造としてもよい。その実施例を図３の（Ａ）および（Ｂ）に示す。図３の（Ａ）は、図１の（Ａ）と同様な図３の（Ｂ）のＡ−Ａ線断面図であり、また、図３の（Ｂ）は図１の（Ｂ）と同様な、基板の裏面側から見た、平面的なレイアウト図である。なお、図３の（Ａ）および（Ｂ）において、図１の（Ａ）および（Ｂ）で説明したと同様な構成成分および構成要素については同一の番号を付して示してある。このような、構造であっても、配線層が段切れする恐れは無い。
【００１９】また、上述した、図１の（Ａ）および（Ｂ）の実施例および図２の（Ａ）および（Ｂ）の実施例では、一部の構成要素、従って、２つの構成要素３４ａおよび３４ｂをバイアホール５０ａおよび５０ｂを経て１つの配線層５２で互いに接続している構造となっている。しかしながら、そのような構成とせずに、２つの構成要素を２層以上の配線層を用いて接続するように構成してもよい。
【００２０】図４は、このような、２つの構成要素を２層以上の配線層を用いて互いに接続する例を示す断面図である。同図において、図１の（Ａ）に示した構成成分および構成要素と同一の番号は、同様な構成成分および構成要素をそれぞれ示している。この実施例では、先ず、各バイアホール５２，５４，５６に１層目の埋め込み配線層、すなわち、第１配線層７０ａ，７０ｂ，７０ｃをそれぞれ導電性材料で形成する。次に、絶縁層８０を設け、これにコンタクトホール８２ａ，８２ｂ，８２ｃをそれぞれ開けてから、第２配線層７２ａ，７２ｂを設ける。この実施例では、金属電極３４ａおよび３４ｂは、第１配線層７０ａ、第２配線８２ａおよび第１配線層７０ｂを経て相互接続している構造となる。さらに、絶縁層８４を設け、コンタクトホール８６ａおよび８６ｂを開け、続いて第３配線層７４ａおよび７４ｂを設けてる。この実施例の構造では、この第３配線層７４ａを第２配線層７２ａに接続し、第３配線層７４ｂを第２配線層７２ｂにそれぞれ接続した構造となっているので、金属電極３４ａおよび３４ｂは、共通の電位点に接続されるが、金属電極３４ｃとは別の電位点に接続することが出来る。もちろん、さらに 絶縁層、コンタクトホールおよび配線層を設けて金属電極３４ａ、３４ｂおよび３４ｃを共通の電位点に接続するように構成することも出来る。
【００２１】なお、上述した、各実施例では、基板３０の表面側の配線層を１層構造の配線としたが、設計に応じて、２層以上の配線構造としてもよい。但し、その場合には、チップ面積の許容範囲を越えないように留意する必要がある。
【００２２】
【発明の効果】上述したこの発明によれば、バイアホール構造を介して素子の構成要素を基板の裏面側で配線する際の、その配線を多層構造化している。従って、基板の裏面側で、基板の表面側に形成されている所要の選ばれた構成要素を共通な電位点に接続したり、或いは、互いに独立した複数の電位点に個別接続したりすることができる。このため、例えば、集積回路において、ＦＥＴのソース接地と、ドレインの電源電圧印加を基板の裏面側より行なったとすると、従来の利点を保持しつつ、これに加えて、電源配線の冗長化を回避できる。よって、電源インピーダンスの低下が図られるので、電源電圧の均一性が向上すると共に、配線のレイアウトの自由度が一層増大するという利点が得られる。
【００２３】さらに、半導体集積回路全体を見た場合、理論的には基板の裏面全面にわたって多層配線をめぐらすことが出来る。すなわち、基板裏面側での配線総数および配線密度は、従来の配線構造と比較して、この発明の配線構造の方が増大するので、同数の配線を基板表面側で行なう場合のチップ面積と、基板裏側で行なう場合のチップ面積とを比較すると、基板裏側に配線を行なったこの発明の場合の方が遥かにチップ面積を縮小することが出来る。
【００２４】また、この発明によれば、基板裏面側には、配線禁止領域がないので、前述したレイアウトの自由度の増大とともに、製造工程が簡単となる。
【図面の簡単な説明】
【図１】（Ａ）および（Ｂ）は、この発明のバイアホール構造を用いた配線構造の一実施例の説明に供する断面図およびレイアウト図である。
【図２】（Ａ）および（Ｂ）は、従来のバイアホール構造を用いた配線構造の説明に供する断面図およびレイアウト図である。
【図３】（Ａ）および（Ｂ）は、この発明のバイアホール構造を用いた配線構造の他の実施例の説明に供する断面図およびレイアウト図である。
【図４】この発明のバイアホール構造を用いた配線構造の他の実施例の説明に供する断面図である。
【符号の説明】
３０：基板、 ３２ａ：基板の表面、 ３２ｂ：基板の裏面
３４ａ，３４ｂ，３４ｃ，３４ｄ，３４ｅ：金属電極
３６：層間絶縁膜
３８ａ，３８ｂ，６２ａ，６２ｂ，８２ａ，８２ｂ，８２ｃ，８６ａ，８６ｂ：コンタクトホール
４０：金属配線層
５０ａ，５０ｂ，５０ｃ：バイアホール
５２：第１導電性材料層（配線層）
５４：第２導電性材料層（配線層）
５６：第３導電性材料層（配線層）
６０，８０，８４：絶縁層、 ６６：第４導電性材料層（配線層）
７０ａ，７０ｂ，７０ｃ：第１配線層
７２ａ，７２ｂ：第２配線層
７４ａ，７４ｂ：第３配線層。
【０００１】
【産業上の利用分野】この発明は、半導体装置の配線構造、特に基板の表面側の素子構成要素を、基板に設けたバイアホールを介して、基板の裏面側で接続するための、バイアホール構造を用いた配線構造に関する。
【０００２】
【従来の技術】この発明の説明に先たち、この従来例につき、図２を参照して、簡単に説明する。従来のバイアホール構造を用いた配線構造は、基板の裏面側に、一層の配線を設けた構造のものであり、特に化合物半導体で構成した高出力素子の分野等で用いられている。
【０００３】図２に示す従来構造は、集積回路における電界効果トランジスタ（以下、単に、ＦＥＴと称する。）のソース接地をバイアホール構造で行なった場合の例を示す断面図である。この構造では、半導体基板、例えば、半絶縁性のガリウムひ素基板１０の表面に能動層が形成されている。そして、素子構成要素である、例えば、オーミック金属のソース電極１２、ショットキー金属のゲート電極１４、オーミック金属のドレイン電極１６を設け、その上側にコンタクトホール２０が開けられた層間絶縁膜２２を設け、このコンタクトホール２０を介して、基板表面側での配線金属２４を設けて、所要の配線を行なっている。一方、この基板１０に、この基板を貫通するホールすなわちバイアホール２５を設け、基板表面に設けた、所要の構成要素、この場合には、ソース電極を、このバイアホール２５に設けた金属等の導電性材料層を経て、基板１０の裏面側全面に導出し、この導出した導電性材料で、接地を行なっている。
【０００４】このような、バイアホール構造を採ると、ワイアボンディング等によらずに、基板の裏面側でから直接接地が可能となる。このため、パターンレイアウトの自由度が大幅に増大すると同時に、接地インダクタンスおよび熱抵抗が低減するという利点がある。
【０００５】
【発明が解決しようとする課題】しかしながら、従来構造では、基板裏面と、バイアホールの内壁とは一体化した電極用の導電性金属で被覆されているため、バイアホールを経て配線される各素子の構成要素は、全て同電位となる。従って、回路素子の集積度が増大すると、基板の表面側での配線密度および配線長が増大するため、基板面を占有する素子面積（チップ面積）が大きくなる。素子形成領域の大面積化を回避するため、基板表面側で配線層数を増大させることも出来るが、製造工程が複雑となること、配線禁止領域が存在するために配線パターンが冗長化してしまうこと、この冗長化に起因して配線インピーダンスが高くなってしまうこと等といった別の問題が生じている。 この発明は、上述した従来の問題点を出来るだけ緩和するためになされたものであり、従って、この発明の目的は、従来の利点を保持しつつ、高集積化の場合でも、配線の冗長化を回避でき、チップ面積の大幅な縮小化が可能で、しかも、製造工程が簡単となる、バイアホール構造を用いた配線構造を提供することにある。
【０００６】
【課題を解決するための手段】この目的の達成を図るため、この発明によれば、基板の表面側に設けた素子構成要素を、基板に設けたバイアホールを経て、基板の裏面側で配線する、バイアホール構造を用いた配線構造において、所要の構成要素間の接続を互いに電気的に絶縁して行なう、多層配線構造としたことを特徴とする。
【０００７】
【作用】この発明の構造によれば、裏面側に設けた多層配線層で、バイアホールを介して回路構成素子の各要素に、それぞれ所要の電位を独立に与えることが可能となる。そして、配線を基板の、裏面側で多層構造としてあるので、配線禁止領域が無く、従って、配線の冗長化は回避でき、よって、電源インピーダンスの低下、また、レイアウトの自由度が増大を図れることはもとより、製造工程も簡単となるという利点がある。
【０００８】また、この発明の構造では、基板の表面側での配線に追加して、基板の裏面側での多層配線構造で、所要の構成要素を選択して接続することが出来るので、高集積化した場合にも、チップ面積の拡大をせずに済むという利点がある。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例につき、説明する。なお、この実施例の説明で用いる各図は、この発明が理解出来る程度に、各構成成分の形状、大きさおよび配置関係を概略的に示してあるにすぎない。
【００１０】図１の（Ａ）および（Ｂ）は、基板の裏面側の配線構造を２層構造とした半導体装置の実施例を示す断面図および基板の裏面側から見た、平面的なレイアウトを示す図であり、図１の（Ａ）および図１の（Ｂ）のＡ−Ａ断面図である。
【００１１】この実施例では、基板３０として、例えば、半絶縁性のＧａＡｓ基板を用いる。この基板３０の表面側に種々の所要の能動層を形成してあり、この能動層が形成されている表面を３２ａとし、裏面を３２ｂとしてそれぞれ示す。この基板３０の表面３２ａ上の所要箇所に、回路構成要素である所要の金属電極３４ａ，３４ｂ，３４ｃ，３４ｄ、３４ｅを設けてある。そして、これら金属電極上に層間絶縁膜３６を設け、この絶縁膜３６に形成したコンタクトホール３８ａおよび３８ｂを埋め込むようにして設けた表面側の金属配線層４０で、２つの金属電極３４ｄおよび３４ｅを相互接続してある。この基板表面側の構造は、従来構造と変わらないので、これ以上の詳細な説明は省略する。
【００１２】この発明では、基板３０の裏面側で接続しようとする各金属電極３４ａ，３４ｂ，３４ｃの下側の基板領域に、この基板３０を貫通するバイアホール５０ａ，５０ｂ，５０ｃ（以上、図１の（Ａ）および（Ｂ）に示してある。）および５０ｄ（図１の（Ｂ）に示してある。）をそれぞれ設けてある。そして、このバイアホール５０ａおよび５０ｂにこれらを埋め込むと共に、基板の裏面３２ｂ上に、両バイアホール間５０ａおよび５０ｂを連絡するように、裏面側の第１の導電性材料層５２を設けて金属電極３４ａおよび３４ｂを相互接続してある。この状態を、図１の（Ｂ）図に示してある。
【００１３】一方、金属電極３４ｃとバイアホール５０ｃを通じて相互接続すべき他方の金属電極は、図１の（Ａ）および（Ｂ）には示していないが、この後者の金属電極は図１の（Ｂ）に示すバイアホール５０ｄの上側に設けられている。従って、この実施例では、第１の導電性材料層５２とは電気的に分離した第２および第３の導電性材料層５４および５６を、このバイアホール５０ｃおよび５０ｄを埋め込むようにして、それぞれ設けておく。そして、このバイアホール５０ｃおよび５０ｄを介して、それぞれの金属電極３４ｃと、図示していない他方の金属電極とを電気的に接続するため、一旦、基板３０の裏面側のこれら第１〜３金属電極を少なくとも被覆する絶縁層６０を設け、この絶縁層６０の所要の箇所にコンタクトホール６２ａおよび６２ｂを設け、これらコンタクトホール６２ａおよび６２ｂを第２および第３導電性材料層５４および５６で埋め込み、しかも、両導電性材料層５４および５６を電気的に接続するように、第４導電性材料層６４を設ける。このようにすれば、図１の（Ｂ）にも示しているように、第１導電性材料層５２と、第４導電性材料層６４とは、絶縁層６０を介在して互いに交差するため、両者が互いに電気的接触をする恐れは無い。
【００１４】なお、図中６２ｃは、絶縁層６０に設けた別のコンタクトホールであり、６４はこのコンタクトホール６２ｃを介して第１導電性材料層５２を他の、別の電極と接続するための、或いは、別の所要の電位点に接続するための第５導電性材料層である。
【００１５】上述した、第１〜第５の導電性材料層５２，５４，５６，６４および６６の各配線は互いに同一の材料で形成してもよいし、或いは、それぞれ異なる材料で形成してもよい。また、ひとつの導電性材料層を２種類以上の適当な材料層の多層構造として構成してもよい。また、これらの導電性材料としては、金属であっても、或いは、その他の導電性の良好な材料であってもよい。また、形成方法は、通常の蒸着方法はもとより、その他の適当な方法で行なえば良い。
【００１６】このような、バイアホール構造を用いた２層配線構造であると、第４の導電性材料層すなわち第４配線６４と、第５の導電性材料層すなわち第５配線６６には、それぞれ個別の電位を与えることができる。
【００１７】また、上述した実施例では、基板３０の裏面側の配線層を２層構造としたが、バイアホールの接続関係とか、さらに多くのバイアホールが設けられている場合には、配線層は３層以上の層構造となる。その場合にも、当然のことながら、所要に応じて互いの配線層を絶縁膜をもって電気的に絶縁させる。
【００１８】また、上述した実施例では、バイアホールの直下にコンタクトホールを設けない構成としている。しかしながら、場合によっては、例えば、バイアホールを埋め込む導電性材料層が、基板の裏面側で、充分に平坦化されている場合には、バイアホールの直下にコンタクトホールを設ける構造としてもよい。その実施例を図３の（Ａ）および（Ｂ）に示す。図３の（Ａ）は、図１の（Ａ）と同様な図３の（Ｂ）のＡ−Ａ線断面図であり、また、図３の（Ｂ）は図１の（Ｂ）と同様な、基板の裏面側から見た、平面的なレイアウト図である。なお、図３の（Ａ）および（Ｂ）において、図１の（Ａ）および（Ｂ）で説明したと同様な構成成分および構成要素については同一の番号を付して示してある。このような、構造であっても、配線層が段切れする恐れは無い。
【００１９】また、上述した、図１の（Ａ）および（Ｂ）の実施例および図２の（Ａ）および（Ｂ）の実施例では、一部の構成要素、従って、２つの構成要素３４ａおよび３４ｂをバイアホール５０ａおよび５０ｂを経て１つの配線層５２で互いに接続している構造となっている。しかしながら、そのような構成とせずに、２つの構成要素を２層以上の配線層を用いて接続するように構成してもよい。
【００２０】図４は、このような、２つの構成要素を２層以上の配線層を用いて互いに接続する例を示す断面図である。同図において、図１の（Ａ）に示した構成成分および構成要素と同一の番号は、同様な構成成分および構成要素をそれぞれ示している。この実施例では、先ず、各バイアホール５２，５４，５６に１層目の埋め込み配線層、すなわち、第１配線層７０ａ，７０ｂ，７０ｃをそれぞれ導電性材料で形成する。次に、絶縁層８０を設け、これにコンタクトホール８２ａ，８２ｂ，８２ｃをそれぞれ開けてから、第２配線層７２ａ，７２ｂを設ける。この実施例では、金属電極３４ａおよび３４ｂは、第１配線層７０ａ、第２配線８２ａおよび第１配線層７０ｂを経て相互接続している構造となる。さらに、絶縁層８４を設け、コンタクトホール８６ａおよび８６ｂを開け、続いて第３配線層７４ａおよび７４ｂを設けてる。この実施例の構造では、この第３配線層７４ａを第２配線層７２ａに接続し、第３配線層７４ｂを第２配線層７２ｂにそれぞれ接続した構造となっているので、金属電極３４ａおよび３４ｂは、共通の電位点に接続されるが、金属電極３４ｃとは別の電位点に接続することが出来る。もちろん、さらに 絶縁層、コンタクトホールおよび配線層を設けて金属電極３４ａ、３４ｂおよび３４ｃを共通の電位点に接続するように構成することも出来る。
【００２１】なお、上述した、各実施例では、基板３０の表面側の配線層を１層構造の配線としたが、設計に応じて、２層以上の配線構造としてもよい。但し、その場合には、チップ面積の許容範囲を越えないように留意する必要がある。
【００２２】
【発明の効果】上述したこの発明によれば、バイアホール構造を介して素子の構成要素を基板の裏面側で配線する際の、その配線を多層構造化している。従って、基板の裏面側で、基板の表面側に形成されている所要の選ばれた構成要素を共通な電位点に接続したり、或いは、互いに独立した複数の電位点に個別接続したりすることができる。このため、例えば、集積回路において、ＦＥＴのソース接地と、ドレインの電源電圧印加を基板の裏面側より行なったとすると、従来の利点を保持しつつ、これに加えて、電源配線の冗長化を回避できる。よって、電源インピーダンスの低下が図られるので、電源電圧の均一性が向上すると共に、配線のレイアウトの自由度が一層増大するという利点が得られる。
【００２３】さらに、半導体集積回路全体を見た場合、理論的には基板の裏面全面にわたって多層配線をめぐらすことが出来る。すなわち、基板裏面側での配線総数および配線密度は、従来の配線構造と比較して、この発明の配線構造の方が増大するので、同数の配線を基板表面側で行なう場合のチップ面積と、基板裏側で行なう場合のチップ面積とを比較すると、基板裏側に配線を行なったこの発明の場合の方が遥かにチップ面積を縮小することが出来る。
【００２４】また、この発明によれば、基板裏面側には、配線禁止領域がないので、前述したレイアウトの自由度の増大とともに、製造工程が簡単となる。
【図面の簡単な説明】
【図１】（Ａ）および（Ｂ）は、この発明のバイアホール構造を用いた配線構造の一実施例の説明に供する断面図およびレイアウト図である。
【図２】（Ａ）および（Ｂ）は、従来のバイアホール構造を用いた配線構造の説明に供する断面図およびレイアウト図である。
【図３】（Ａ）および（Ｂ）は、この発明のバイアホール構造を用いた配線構造の他の実施例の説明に供する断面図およびレイアウト図である。
【図４】この発明のバイアホール構造を用いた配線構造の他の実施例の説明に供する断面図である。
【符号の説明】
３０：基板、 ３２ａ：基板の表面、 ３２ｂ：基板の裏面
３４ａ，３４ｂ，３４ｃ，３４ｄ，３４ｅ：金属電極
３６：層間絶縁膜
３８ａ，３８ｂ，６２ａ，６２ｂ，８２ａ，８２ｂ，８２ｃ，８６ａ，８６ｂ：コンタクトホール
４０：金属配線層
５０ａ，５０ｂ，５０ｃ：バイアホール
５２：第１導電性材料層（配線層）
５４：第２導電性材料層（配線層）
５６：第３導電性材料層（配線層）
６０，８０，８４：絶縁層、 ６６：第４導電性材料層（配線層）
７０ａ，７０ｂ，７０ｃ：第１配線層
７２ａ，７２ｂ：第２配線層
７４ａ，７４ｂ：第３配線層。
【特許請求の範囲】
【請求項１】 基板の表面側に設けた素子構成要素を、基板に設けたバイアホールを経て、基板の裏面側で配線する、バイアホール構造を用いた配線構造において、所要の構成要素間の接続を互いに電気的に絶縁して行なう、多層配線構造としたことを特徴とするバイアホール構造を用いた配線構造。
【請求項１】 基板の表面側に設けた素子構成要素を、基板に設けたバイアホールを経て、基板の裏面側で配線する、バイアホール構造を用いた配線構造において、所要の構成要素間の接続を互いに電気的に絶縁して行なう、多層配線構造としたことを特徴とするバイアホール構造を用いた配線構造。
【図２】
【図１】
【図３】
【図４】
【図１】
【図３】
【図４】
【公開番号】特開平５−８２６５９
【公開日】平成５年（１９９３）４月２日
【国際特許分類】
【出願番号】特願平３−２４０１０６
【出願日】平成３年（１９９１）９月２０日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【公開日】平成５年（１９９３）４月２日
【国際特許分類】
【出願日】平成３年（１９９１）９月２０日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
[ Back to top ]