半導体装置の製造方法
【構成】 半導体基板１１に素子分離絶縁膜１３を形成し、不純物を含む多結晶シリコン膜１５を形成し、多結晶シリコン膜をエッチングしてチャネル領域１７を開口し、全面に絶縁膜１９を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて高濃度領域２１を形成し、チャネルドープを行いチャネル領域にチャネルドープ領域２５を形成する工程と、塗布膜２７を形成し、絶縁膜の一部領域が露出するまで塗布膜をエッチングする工程と、塗布膜をエッチングマスクとして絶縁膜をエッチングし、開口部２９を形成し、イオン注入により開口部の半導体基板に低濃度領域２３を形成する工程とを有する。
【効果】 絶縁膜の膜厚を調整することにより、低濃度領域の長さを制御することが可能となり、低濃度領域の長さのばらつきを小さくすることができ、特性ばらつきのないＭＯＳトランジスタを製造することが可能となる。
【効果】 絶縁膜の膜厚を調整することにより、低濃度領域の長さを制御することが可能となり、低濃度領域の長さのばらつきを小さくすることができ、特性ばらつきのないＭＯＳトランジスタを製造することが可能となる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はソースドレイン領域に低濃度領域と高濃度領域とを有する、いわゆるライトリー・ドープト・ドレイン（ＬＤＤ）構造を備えるＭＯＳトランジスタの製造方法に関し、とくにチャネル領域に不純物を導入して形成するチャネルドープ領域を備えるＬＤＤ構造のＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来技術とその課題】ＭＯＳトランジスタを高耐圧化する手段として、ソースドレイン領域に低濃度領域と高濃度領域とを設けるＬＤＤ構造のものが知られている。
【０００３】このＬＤＤ構造を備えるＭＯＳトランジスタにおいては、チャネル領域に隣接して設ける低濃度領域により、ＭＯＳトランジスタの高耐圧化が達成され、ホットキャリアの発生を抑え、ＭＯＳトランジスタのしきい値電圧の変動を抑制することが可能となる。
【０００４】そしてこのようなＬＤＤ構造のＭＯＳトランジスタのチャネル領域に、イオン注入法により不純物を導入して、ＭＯＳトランジスタのしきい値電圧を制御している。
【０００５】従来技術におけるＬＤＤ構造を備え、チャネルドープを行うＭＯＳトランジスタの製造方法を、図３R>３の工程断面図を用いて説明する。
【０００６】まず図３（ａ）に示すように、導電型がＰ型の半導体基板１１に素子分離絶縁膜１３を形成する。
【０００７】その後、素子分離絶縁膜１３に囲まれた素子領域に、半導体基板１１表面を保護するために、バッファ酸化膜３５を形成する。
【０００８】そしてＭＯＳトランジスタのしきい値電圧を制御するために、Ｐ型の不純物を半導体基板１１に導入して、チャネルドープ領域２５を形成する。
【０００９】つぎに図３（ｂ）に示すように、バッファ酸化膜３５を除去した後、素子領域にゲート絶縁膜３１を形成し、さらにゲート電極３３を形成する。
【００１０】その後、ゲート電極３３の整合した領域の素子領域にＮ型の不純物を導入することにより、半導体基板１１に低濃度領域２３を形成する。
【００１１】つぎに図３（ｃ）に示すように、全面に絶縁性被膜を形成し、この絶縁性被膜を異方性エッチングして、ゲート電極３３の側壁領域に絶縁物側壁３７を形成する。
【００１２】その後、ゲート電極３３と絶縁性側壁３７との整合した領域に、Ｎ型の不純物を導入して、半導体基板１１に高濃度領域２１を形成する。この結果、ソースドレイン領域に高濃度領域２１と低濃度領域２３とを備えるＬＤＤ構造で、しかもチャネルドープ領域２５によりしきい値電圧を制御するＭＯＳトランジスタを形成することができる。
【００１３】図３を用いて説明したＭＯＳトランジスタの製造方法においては、Ｎ型の低濃度領域２３には、Ｐ型のチャネルドープ領域２５形成のための不純物が導入されている。
【００１４】このため低濃度領域２３の実効的な不純物濃度は低くなり、低濃度領域２３が空乏層化して高抵抗となり、相互コンダクタンス（ｇｍ）が劣化するという問題点が発生する。
【００１５】そこでこの相互コンダクタンスの劣化を防止するために、たとえば特開平４−２７６６２９号公報に記載のＭＯＳトランジスタの製造方法が提案されている。この公報に記載のＭＯＳトランジスタの製造方法を、図４の工程断面図を用いて説明する。
【００１６】まず図４（ａ）に示すように、導電型がＰ型の半導体基板１１に素子分離絶縁膜１３を形成し、全面にＮ型の不純物を高濃度に含む多結晶シリコン膜１５を形成する。さらにその後、多結晶シリコン膜１５上に酸化シリコン膜からなるキャップ膜３９を形成する。
【００１７】その後、チャネル領域１７が開口するように、キャップ膜３９と多結晶シリコン膜１５とを一部除去する。
【００１８】その後、ランプアニールを行い、多結晶シリコン膜１５中の不純物を半導体基板１１に拡散させて、高濃度領域２１を形成する。
【００１９】つぎに図４（ｂ）に示すように、全面にＮ型の不純物としてリンを含む酸化シリコン膜（ＰＳＧ膜）を形成し、異方性エッチングを行い、キャップ膜３９と多結晶シリコン膜１５との側壁に、リンを含む酸化シリコン膜からなる絶縁物側壁３７を形成する。
【００２０】その後、ＭＯＳトランジスタのしきい値電圧を制御するために、Ｐ型の不純物を絶縁物側壁３７と多結晶シリコン膜１５とキャップ膜３９との整合した領域のチャネル領域１７に導入し、チャネルドープ領域２５を形成する。
【００２１】その後、図４（ｃ）には図示しないが、ゲート絶縁膜を形成する。このゲート絶縁膜を形成するときの酸化処理時の熱工程によって、絶縁物側壁３７からＮ型の不純物を半導体基板１１に拡散させて、低濃度領域２３をチャネルドープ領域２５と高濃度領域２１との間に形成する。この結果、ソースドレイン領域に高濃度領域２１と低濃度領域２３とを備えるＬＤＤ構造で、そのうえチャネルドープ領域２５によりしきい値電圧を制御するＭＯＳトランジスタを形成することができる。
【００２２】図４を用いて説明したＭＯＳトランジスタの製造方法においては、低濃度領域２３を形成するためには、リンを含む酸化シリコン膜を全面に形成し、その後、異方性エッチングを行い、絶縁物側壁３７を形成し、絶縁物側壁３７から不純物を半導体基板１１に拡散している。
【００２３】そのためにチャネルドープ領域２５の不純物が低濃度領域２３に導入されず、不純物濃度の低下は発生せず、したがって相互コンダクタンスの劣化も発生しないという利点を備えている。
【００２４】しかしながら、図４を用いて説明したＭＯＳトランジスタの製造方法においては、異方性エッチングによって形成する絶縁物側壁３７のエッチング制御性が悪い。このため図４（ｃ）に示す絶縁物側壁長さ３７ａのばらつきが発生する。
【００２５】そのため低濃度領域２３の長さもばらつき、ＭＯＳトランジスタの特性のばらつきが発生するという不都合が生じる。
【００２６】本発明の目的は、上記課題を解決して、特性ばらつきのないＭＯＳトランジスタの製造方法を提供することにある。
【００２７】
【課題を解決するため手段】上記目的を達成するために、本発明のＭＯＳトランジスタの製造方法は、下記記載の工程を採用する。
【００２８】本発明のＭＯＳトランジスタの製造方法は、第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に絶縁膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、全面に塗布膜を形成し、絶縁膜の一部領域が露出するまで塗布膜をエッチングする工程と、塗布膜をエッチングマスクとして絶縁膜をエッチングし、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする。
【００２９】本発明のＭＯＳトランジスタ製造方法は、第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に減圧雰囲気中の化学気相成長法により気相成長膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、気相成長膜をエッチングして気相成長膜の平面部と側壁部とのエッチング速度の差を利用して、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする。
【００３０】
【実施例】以下図面を用いて本発明の実施例におけるＭＯＳトランジスタの製造方法を説明する。第１の実施例におけるＭＯＳトランジスタの製造方法を、図１（ａ）から図１（ｄ）を用いて説明する。
【００３１】まず図１（ａ）に示すように、導電型がＰ型の半導体基板１１に酸化処理を行い、膜厚が３０ｎｍの酸化シリコン膜（図示せず）を形成する。
【００３２】その後、化学気相成長装置を用い、ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）とを反応ガスとして使用して、膜厚５０ｎｍの窒化シリコン膜（図示せず）を全面に形成する。
【００３３】その後、窒化シリコン膜上の全面に回転塗布法により感光性樹脂（図示せず）を形成し、さらに所定のフォトマスクを用いて露光、現像処理を行い、素子領域上に感光性樹脂を形成する。
【００３４】その後、このパターニングした感光性樹脂をエッチングマスクとして用いて、窒化シリコン膜と酸化シリコン膜とを素子領域上に形成するように、エッチングする。
【００３５】その後、窒化シリコン膜を酸化防止膜として用い、素子分離領域に酸化シリコン膜からなる素子分離絶縁膜１３を形成する、いわゆる選択酸化処理を行う。
【００３６】このときの選択酸化処理条件は、水蒸気酸化雰囲気中で、温度１０００℃、時間１６０分の酸化処理を行い、膜厚が７５０ｎｍの素子分離絶縁膜１３を形成する。その後、選択酸化処理に用いた窒化シリコン膜と酸化シリコン膜とを除去する。
【００３７】さらにその後、反応ガスとしてモノシラン（ＳｉＨ4 ）を用いる化学気相成長法により、膜厚３００ｎｍの多結晶シリコン膜１５を全面に形成する。
【００３８】その後、オキシ塩化リン（ＰＯＣｌ3 ）あるいはホスフィン（ＰＨ3 ）と酸素との混合ガス雰囲気中で熱処理を行い、多結晶シリコン膜１５に、不純物濃度が１０20ｃｍ- 3 程度になるように、リンを導入する。
【００３９】その後、多結晶シリコン膜１５上の全面に感光性樹脂（図示せず）を回転塗布法により形成し、所定のフォトマスクを用いて露光、現像処理を行い、感光性樹脂をパターニングする。
【００４０】その後、このパターニングした感光性樹脂をエッチングマスクと用いて、エッチングガスとして六フッ化イオウ（ＳＦ6 ）と酸素との混合ガスを用い、反応性イオンエッチング装置を用いて、多結晶シリコン膜１５をエッチングする。その結果、チャネル領域１７の半導体基板１１が露出する。
【００４１】その後、反応ガスとしてモノシラン（ＳｉＨ4 ）と酸素との混合ガスを用いる化学気相成長法により、膜厚２００ｎｍの酸化シリコン膜からなる絶縁膜１９を全面に形成する。
【００４２】その後、ランプアニール装置を用いて、温度１０００℃、時間２０秒の熱処理を行い、多結晶シリコン膜１５中に含む不純物のリンを半導体基板１１に拡散させて、導電型がＮ型の高濃度領域２１を形成する。
【００４３】その後、イオン注入法により、半導体基板１１にＰ型の不純物としてボロンを導入し、チャネル領域１７にチャネルドープ領域２５を形成する。
【００４４】なおこのチャネルドープ領域２５形成のためのイオン注入工程におけるイオン注入量は、ＭＯＳトランジスタの要求されるしきい値により変化させ、注入エネルギーは絶縁膜１９を貫通して半導体基板１１に注入されるエネルギーを選択すれば良い。
【００４５】このチャネルドープ領域２５は、図１（ａ）に示すように、絶縁膜１９が多結晶シリコン膜１５の開口端においては、実効的に膜厚が厚くなっているので、高濃度領域２１から離間した領域に形成することができる。
【００４６】つぎに図１（ｂ）に示すように、回転塗布法により全面にポリメチルメタアクリレートからなる塗布膜２７を形成する。この塗布膜２７はある程度厚く形成することにより、塗布膜２７の表面をほぼ平坦な形状に形成することができる。
【００４７】その後、塗布膜２７を、酸素を用いる反応性イオンエッチング装置によりエッチングし、絶縁膜１９の一部が露出するまでエッチングする。
【００４８】その結果、図１（ｂ）に示すように、チャネル領域１７上の絶縁膜１９の凹部に塗布膜２７を埋め込むように形成する。
【００４９】つぎに図１（ｃ）に示すように、塗布膜２７をエッチングマスクとして用い、絶縁膜１９をエッチングする。この酸化シリコン膜からなる絶縁膜１９のエッチングは、反応性イオンエッチング装置を用いて、エッチングガスとして三フッ化メタン（ＣＨＦ3 ）と酸素との混合ガスを用いて行う。
【００５０】その結果、多結晶シリコン膜１５の端部のチャネル領域１７上に開口部２９を形成することができる。
【００５１】その後、イオン注入法により、Ｎ型の不純物としてリンあるいは砒素をイオン注入量１０11から１０12ｃｍ- 2 、注入エネルギー３５ｋｅＶで、開口部２９内の半導体基板１１に導入して、低濃度領域２３を形成する。
【００５２】すなわち低濃度領域２３の長さ制御ためには、絶縁膜１９の膜厚を変化させれば良い。
【００５３】つぎに図１（ｄ）に示すように、チャネル領域１７上に残存する塗布膜２７と絶縁膜１９とを除去する。
【００５４】その後、酸素と窒素との混合ガス雰囲気中で温度１０００℃、時間５０分の熱処理を行い、膜厚３０ｎｍの酸化シリコン膜からなるゲート絶縁膜３１を半導体基板１１に形成する。
【００５５】このゲート絶縁膜３１形成のための酸化処理において、多結晶シリコン膜１５表面に前述の膜厚より厚い膜厚を有する酸化シリコン膜が形成される。
【００５６】その後、反応ガスとしてモノシラン（ＳｉＨ4 ）を用いる化学気相成長法により、ゲート電極３３材料としてポリシリコン膜を、膜厚が４００ｎｍで全面に形成する。
【００５７】その後、オキシ塩化リン（ＰＯＣｌ3 ）あるいはホスフィン（ＰＨ3 ）と酸素との混合ガス雰囲気中で熱処理を行い、ポリシリコン膜中にリンを高濃度に導入する。
【００５８】その後、回転塗布法により感光性樹脂（図示せず）をポリシリコン膜上の全面に形成し、所定のフォトマスクを用いて露光、および現像処理を行い、感光性樹脂をパターニングする。
【００５９】その後、パターニングした感光性樹脂をエッチングマスクとして用い、エッチングガスとして六フッ化イオウ（ＳＦ6 ）と酸素との混合ガスを用いる反応性イオンエッチングにより、ポリシリコン膜をエッチングして、ゲート電極３３を形成する。
【００６０】その後は図示しないが、層間絶縁膜を化学気相成長法により形成し、感光性樹脂をエッチングマスクとして用いて層間絶縁膜をエッチングしてコンタクトホールを形成し、その後スパッタリング法によりシリコンと銅とを含むアルミニウムからなる配線材料を形成し、感光性樹脂をエッチングマスクとして用いて配線材料をエッチングして、配線を形成して、ソースドレイン領域に高濃度領域と低濃度領域とを有するＬＤＤ構造を備え、チャネルドープ領域によりしきい値電圧を制御するＭＯＳトランジスタが完成する。
【００６１】図１を用いて説明したＭＯＳトランジスタの製造方法においては、絶縁膜１９の膜厚に対応する開口部２９を多結晶シリコン膜１５の端部に形成し、そしてこの開口部２９内の半導体基板１１に不純物を導入して、低濃度領域２３を形成している。
【００６２】このため低濃度領域２３の長さばらつきを小さく抑えることが可能となる。したがって、ＭＯＳトランジスタの特性ばらつきは、きわめて小さくすることができる。
【００６３】さらに低濃度領域２３の不純物濃度が低くなることもなく、相互コンダクタンス（ｇｍ）の劣化も発生しない。
【００６４】つぎに本発明のＭＯＳトランジスタの製造方法における第２の実施例を図２を用いて説明する。
【００６５】まず図２（ａ）に示すように、第１の実施例と同様な製造工程により、半導体基板１１に酸化シリコン膜からなる素子分離絶縁膜１３を形成し、チャネル領域１７が開口した不純物を高濃度に含む多結晶シリコン膜１５を形成する。
【００６６】その後、全面に減圧雰囲気による化学気相成長法により、酸化シリコン膜からなる気相成長膜２０を、膜厚２００〜３００ｎｍで形成する。
【００６７】その後、ランプアニール装置を用いて熱処理を行い、多結晶シリコン膜１５から不純物を半導体基板１１に拡散させて、高濃度領域２１を形成する。
【００６８】その後、イオン注入法により、半導体基板１１と同じ導電型の不純物を、気相成長膜２０を貫通して半導体基板１１に注入して、チャネルドープ領域２５を形成する。
【００６９】つぎに図２（ｂ）に示すように、気相成長膜２０の全面エッチングを行う。気相成長膜２０のエッチングは、フッ酸系のエッチング液を用いる、湿式エッチングにより行う。
【００７０】減圧雰囲気中の化学気相成長法で形成した気相成長膜２０は、平面部２０ａと側壁部２０ｂとでは、エッチング速度が１０倍以上異なり、このため多結晶シリコン膜２０の側壁に、側壁部２０ｂに対応する開口部２９を形成することができる。
【００７１】この気相成長膜２０が平面部２０ａと側壁部２０ｂとで、エッチング速度が大きく異なるのは、下記の理由による。
【００７２】減圧雰囲気中の化学気相成長法による被膜形成に関与する活性種が、一定方向から半導体基板１１に到達する。
【００７３】このため平面部２０ａと側壁部２０ｂとでは、気相成長膜２０の被膜堆積機構が大きく異なり、気相成長膜２０の全面エッチングにおけるエッチング速度は、平面部２０ａと側壁部２０ｂとで大きく異なる。
【００７４】この結果、前述のように多結晶シリコン膜１５の側壁に開口部２９を形成することができる。この気相成長膜２０の膜厚を調整することにより、開口部２９の開口寸法を制御することができる。
【００７５】その後、開口部２９内に、イオン注入法により、Ｎ型の不純物を導入して低濃度領域２３を形成する。その後、気相成長膜２０を除去する。
【００７６】その後は第１の実施例と同様な工程により、ゲート絶縁膜を形成し、ゲート電極を形成し、さらに層間絶縁膜を形成し、コンタクトホールを形成し、配線を形成してＭＯＳトランジスタを完成する。
【００７７】図２を用いて説明した第２の実施例においては、第１の実施例と同様に、低濃度領域２３の長さばらつきが小さくなり、ＭＯＳトランジスタの特性ばらつきを小さくすることができる。
【００７８】さらに第２の実施例では開口部２９の形成が、第１の実施例より簡単であるという効果を備えている。
【００７９】なお塗布膜２７として、ポリメチルメタアクリレートを用いた実施例で説明したが、ポリメチルメタアクリレート以外に、そのほかの有機高分子材料や、感光性樹脂や、塗布ガラス膜であるスピンオングラスなど、その表面がほぼ平坦な形状で形成できる材料であれば塗布膜２７として適用できる。
【００８０】さらに絶縁膜１９としては、酸化シリコン膜以外に、窒化シリコン膜や酸窒化シリコン膜も適用可能である。
【００８１】さらに気相成長膜２０も酸化シリコン膜以外に、窒化シリコン膜や酸窒化シリコン膜も適用可能である。
【００８２】
【発明の効果】以上の説明で明らなように、本発明のＭＯＳトランジスタの製造方法においては、多結晶シリコン膜の側壁に開口部を形成し、この開口部を利用して半導体基板に低濃度領域を形成している。
【００８３】このため絶縁膜や気相成長膜の膜厚を調整することにより、低濃度領域の長さを制御することが可能となり、低濃度領域の長さのばらつきをきわめて小さくすることができる。この結果、特性ばらつきのないＭＯＳトランジスタを製造することが可能となる。
【００８４】さらに本発明のＭＯＳトランジスタの製造方法においては、低濃度領域や高濃度領域にチャネルドープ領域の不純物が導入されることは発生しないので、相互コンダクタンスの劣化も発生しない。
【００８５】さらにゲート電極下の領域に低濃度領域を形成することが可能になるため、絶縁物側壁にホットキャリアが捕獲されることによる、低濃度領域の抵抗値が高くなることを防止することが可能となり、信頼性が高い半導体装置が得られるという効果も有する。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の製造方法を示す断面図である。
【図２】本発明の他の実施例における半導体装置の製造方法を示す断面図である。
【図３】従来例における半導体装置の製造方法を示す断面図である。
【図４】従来例における半導体装置の製造方法を示す断面図である。
【符号の説明】
１５ 多結晶シリコン膜
１７ チャネル領域
１９ 絶縁膜
２０ 気相成長膜
２１ 高濃度領域
２３ 低濃度領域
２５ チャネルドープ領域
２７ 塗布膜
２９ 開口部
【０００１】
【産業上の利用分野】本発明はソースドレイン領域に低濃度領域と高濃度領域とを有する、いわゆるライトリー・ドープト・ドレイン（ＬＤＤ）構造を備えるＭＯＳトランジスタの製造方法に関し、とくにチャネル領域に不純物を導入して形成するチャネルドープ領域を備えるＬＤＤ構造のＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来技術とその課題】ＭＯＳトランジスタを高耐圧化する手段として、ソースドレイン領域に低濃度領域と高濃度領域とを設けるＬＤＤ構造のものが知られている。
【０００３】このＬＤＤ構造を備えるＭＯＳトランジスタにおいては、チャネル領域に隣接して設ける低濃度領域により、ＭＯＳトランジスタの高耐圧化が達成され、ホットキャリアの発生を抑え、ＭＯＳトランジスタのしきい値電圧の変動を抑制することが可能となる。
【０００４】そしてこのようなＬＤＤ構造のＭＯＳトランジスタのチャネル領域に、イオン注入法により不純物を導入して、ＭＯＳトランジスタのしきい値電圧を制御している。
【０００５】従来技術におけるＬＤＤ構造を備え、チャネルドープを行うＭＯＳトランジスタの製造方法を、図３R>３の工程断面図を用いて説明する。
【０００６】まず図３（ａ）に示すように、導電型がＰ型の半導体基板１１に素子分離絶縁膜１３を形成する。
【０００７】その後、素子分離絶縁膜１３に囲まれた素子領域に、半導体基板１１表面を保護するために、バッファ酸化膜３５を形成する。
【０００８】そしてＭＯＳトランジスタのしきい値電圧を制御するために、Ｐ型の不純物を半導体基板１１に導入して、チャネルドープ領域２５を形成する。
【０００９】つぎに図３（ｂ）に示すように、バッファ酸化膜３５を除去した後、素子領域にゲート絶縁膜３１を形成し、さらにゲート電極３３を形成する。
【００１０】その後、ゲート電極３３の整合した領域の素子領域にＮ型の不純物を導入することにより、半導体基板１１に低濃度領域２３を形成する。
【００１１】つぎに図３（ｃ）に示すように、全面に絶縁性被膜を形成し、この絶縁性被膜を異方性エッチングして、ゲート電極３３の側壁領域に絶縁物側壁３７を形成する。
【００１２】その後、ゲート電極３３と絶縁性側壁３７との整合した領域に、Ｎ型の不純物を導入して、半導体基板１１に高濃度領域２１を形成する。この結果、ソースドレイン領域に高濃度領域２１と低濃度領域２３とを備えるＬＤＤ構造で、しかもチャネルドープ領域２５によりしきい値電圧を制御するＭＯＳトランジスタを形成することができる。
【００１３】図３を用いて説明したＭＯＳトランジスタの製造方法においては、Ｎ型の低濃度領域２３には、Ｐ型のチャネルドープ領域２５形成のための不純物が導入されている。
【００１４】このため低濃度領域２３の実効的な不純物濃度は低くなり、低濃度領域２３が空乏層化して高抵抗となり、相互コンダクタンス（ｇｍ）が劣化するという問題点が発生する。
【００１５】そこでこの相互コンダクタンスの劣化を防止するために、たとえば特開平４−２７６６２９号公報に記載のＭＯＳトランジスタの製造方法が提案されている。この公報に記載のＭＯＳトランジスタの製造方法を、図４の工程断面図を用いて説明する。
【００１６】まず図４（ａ）に示すように、導電型がＰ型の半導体基板１１に素子分離絶縁膜１３を形成し、全面にＮ型の不純物を高濃度に含む多結晶シリコン膜１５を形成する。さらにその後、多結晶シリコン膜１５上に酸化シリコン膜からなるキャップ膜３９を形成する。
【００１７】その後、チャネル領域１７が開口するように、キャップ膜３９と多結晶シリコン膜１５とを一部除去する。
【００１８】その後、ランプアニールを行い、多結晶シリコン膜１５中の不純物を半導体基板１１に拡散させて、高濃度領域２１を形成する。
【００１９】つぎに図４（ｂ）に示すように、全面にＮ型の不純物としてリンを含む酸化シリコン膜（ＰＳＧ膜）を形成し、異方性エッチングを行い、キャップ膜３９と多結晶シリコン膜１５との側壁に、リンを含む酸化シリコン膜からなる絶縁物側壁３７を形成する。
【００２０】その後、ＭＯＳトランジスタのしきい値電圧を制御するために、Ｐ型の不純物を絶縁物側壁３７と多結晶シリコン膜１５とキャップ膜３９との整合した領域のチャネル領域１７に導入し、チャネルドープ領域２５を形成する。
【００２１】その後、図４（ｃ）には図示しないが、ゲート絶縁膜を形成する。このゲート絶縁膜を形成するときの酸化処理時の熱工程によって、絶縁物側壁３７からＮ型の不純物を半導体基板１１に拡散させて、低濃度領域２３をチャネルドープ領域２５と高濃度領域２１との間に形成する。この結果、ソースドレイン領域に高濃度領域２１と低濃度領域２３とを備えるＬＤＤ構造で、そのうえチャネルドープ領域２５によりしきい値電圧を制御するＭＯＳトランジスタを形成することができる。
【００２２】図４を用いて説明したＭＯＳトランジスタの製造方法においては、低濃度領域２３を形成するためには、リンを含む酸化シリコン膜を全面に形成し、その後、異方性エッチングを行い、絶縁物側壁３７を形成し、絶縁物側壁３７から不純物を半導体基板１１に拡散している。
【００２３】そのためにチャネルドープ領域２５の不純物が低濃度領域２３に導入されず、不純物濃度の低下は発生せず、したがって相互コンダクタンスの劣化も発生しないという利点を備えている。
【００２４】しかしながら、図４を用いて説明したＭＯＳトランジスタの製造方法においては、異方性エッチングによって形成する絶縁物側壁３７のエッチング制御性が悪い。このため図４（ｃ）に示す絶縁物側壁長さ３７ａのばらつきが発生する。
【００２５】そのため低濃度領域２３の長さもばらつき、ＭＯＳトランジスタの特性のばらつきが発生するという不都合が生じる。
【００２６】本発明の目的は、上記課題を解決して、特性ばらつきのないＭＯＳトランジスタの製造方法を提供することにある。
【００２７】
【課題を解決するため手段】上記目的を達成するために、本発明のＭＯＳトランジスタの製造方法は、下記記載の工程を採用する。
【００２８】本発明のＭＯＳトランジスタの製造方法は、第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に絶縁膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、全面に塗布膜を形成し、絶縁膜の一部領域が露出するまで塗布膜をエッチングする工程と、塗布膜をエッチングマスクとして絶縁膜をエッチングし、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする。
【００２９】本発明のＭＯＳトランジスタ製造方法は、第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に減圧雰囲気中の化学気相成長法により気相成長膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、気相成長膜をエッチングして気相成長膜の平面部と側壁部とのエッチング速度の差を利用して、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする。
【００３０】
【実施例】以下図面を用いて本発明の実施例におけるＭＯＳトランジスタの製造方法を説明する。第１の実施例におけるＭＯＳトランジスタの製造方法を、図１（ａ）から図１（ｄ）を用いて説明する。
【００３１】まず図１（ａ）に示すように、導電型がＰ型の半導体基板１１に酸化処理を行い、膜厚が３０ｎｍの酸化シリコン膜（図示せず）を形成する。
【００３２】その後、化学気相成長装置を用い、ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）とを反応ガスとして使用して、膜厚５０ｎｍの窒化シリコン膜（図示せず）を全面に形成する。
【００３３】その後、窒化シリコン膜上の全面に回転塗布法により感光性樹脂（図示せず）を形成し、さらに所定のフォトマスクを用いて露光、現像処理を行い、素子領域上に感光性樹脂を形成する。
【００３４】その後、このパターニングした感光性樹脂をエッチングマスクとして用いて、窒化シリコン膜と酸化シリコン膜とを素子領域上に形成するように、エッチングする。
【００３５】その後、窒化シリコン膜を酸化防止膜として用い、素子分離領域に酸化シリコン膜からなる素子分離絶縁膜１３を形成する、いわゆる選択酸化処理を行う。
【００３６】このときの選択酸化処理条件は、水蒸気酸化雰囲気中で、温度１０００℃、時間１６０分の酸化処理を行い、膜厚が７５０ｎｍの素子分離絶縁膜１３を形成する。その後、選択酸化処理に用いた窒化シリコン膜と酸化シリコン膜とを除去する。
【００３７】さらにその後、反応ガスとしてモノシラン（ＳｉＨ4 ）を用いる化学気相成長法により、膜厚３００ｎｍの多結晶シリコン膜１５を全面に形成する。
【００３８】その後、オキシ塩化リン（ＰＯＣｌ3 ）あるいはホスフィン（ＰＨ3 ）と酸素との混合ガス雰囲気中で熱処理を行い、多結晶シリコン膜１５に、不純物濃度が１０20ｃｍ- 3 程度になるように、リンを導入する。
【００３９】その後、多結晶シリコン膜１５上の全面に感光性樹脂（図示せず）を回転塗布法により形成し、所定のフォトマスクを用いて露光、現像処理を行い、感光性樹脂をパターニングする。
【００４０】その後、このパターニングした感光性樹脂をエッチングマスクと用いて、エッチングガスとして六フッ化イオウ（ＳＦ6 ）と酸素との混合ガスを用い、反応性イオンエッチング装置を用いて、多結晶シリコン膜１５をエッチングする。その結果、チャネル領域１７の半導体基板１１が露出する。
【００４１】その後、反応ガスとしてモノシラン（ＳｉＨ4 ）と酸素との混合ガスを用いる化学気相成長法により、膜厚２００ｎｍの酸化シリコン膜からなる絶縁膜１９を全面に形成する。
【００４２】その後、ランプアニール装置を用いて、温度１０００℃、時間２０秒の熱処理を行い、多結晶シリコン膜１５中に含む不純物のリンを半導体基板１１に拡散させて、導電型がＮ型の高濃度領域２１を形成する。
【００４３】その後、イオン注入法により、半導体基板１１にＰ型の不純物としてボロンを導入し、チャネル領域１７にチャネルドープ領域２５を形成する。
【００４４】なおこのチャネルドープ領域２５形成のためのイオン注入工程におけるイオン注入量は、ＭＯＳトランジスタの要求されるしきい値により変化させ、注入エネルギーは絶縁膜１９を貫通して半導体基板１１に注入されるエネルギーを選択すれば良い。
【００４５】このチャネルドープ領域２５は、図１（ａ）に示すように、絶縁膜１９が多結晶シリコン膜１５の開口端においては、実効的に膜厚が厚くなっているので、高濃度領域２１から離間した領域に形成することができる。
【００４６】つぎに図１（ｂ）に示すように、回転塗布法により全面にポリメチルメタアクリレートからなる塗布膜２７を形成する。この塗布膜２７はある程度厚く形成することにより、塗布膜２７の表面をほぼ平坦な形状に形成することができる。
【００４７】その後、塗布膜２７を、酸素を用いる反応性イオンエッチング装置によりエッチングし、絶縁膜１９の一部が露出するまでエッチングする。
【００４８】その結果、図１（ｂ）に示すように、チャネル領域１７上の絶縁膜１９の凹部に塗布膜２７を埋め込むように形成する。
【００４９】つぎに図１（ｃ）に示すように、塗布膜２７をエッチングマスクとして用い、絶縁膜１９をエッチングする。この酸化シリコン膜からなる絶縁膜１９のエッチングは、反応性イオンエッチング装置を用いて、エッチングガスとして三フッ化メタン（ＣＨＦ3 ）と酸素との混合ガスを用いて行う。
【００５０】その結果、多結晶シリコン膜１５の端部のチャネル領域１７上に開口部２９を形成することができる。
【００５１】その後、イオン注入法により、Ｎ型の不純物としてリンあるいは砒素をイオン注入量１０11から１０12ｃｍ- 2 、注入エネルギー３５ｋｅＶで、開口部２９内の半導体基板１１に導入して、低濃度領域２３を形成する。
【００５２】すなわち低濃度領域２３の長さ制御ためには、絶縁膜１９の膜厚を変化させれば良い。
【００５３】つぎに図１（ｄ）に示すように、チャネル領域１７上に残存する塗布膜２７と絶縁膜１９とを除去する。
【００５４】その後、酸素と窒素との混合ガス雰囲気中で温度１０００℃、時間５０分の熱処理を行い、膜厚３０ｎｍの酸化シリコン膜からなるゲート絶縁膜３１を半導体基板１１に形成する。
【００５５】このゲート絶縁膜３１形成のための酸化処理において、多結晶シリコン膜１５表面に前述の膜厚より厚い膜厚を有する酸化シリコン膜が形成される。
【００５６】その後、反応ガスとしてモノシラン（ＳｉＨ4 ）を用いる化学気相成長法により、ゲート電極３３材料としてポリシリコン膜を、膜厚が４００ｎｍで全面に形成する。
【００５７】その後、オキシ塩化リン（ＰＯＣｌ3 ）あるいはホスフィン（ＰＨ3 ）と酸素との混合ガス雰囲気中で熱処理を行い、ポリシリコン膜中にリンを高濃度に導入する。
【００５８】その後、回転塗布法により感光性樹脂（図示せず）をポリシリコン膜上の全面に形成し、所定のフォトマスクを用いて露光、および現像処理を行い、感光性樹脂をパターニングする。
【００５９】その後、パターニングした感光性樹脂をエッチングマスクとして用い、エッチングガスとして六フッ化イオウ（ＳＦ6 ）と酸素との混合ガスを用いる反応性イオンエッチングにより、ポリシリコン膜をエッチングして、ゲート電極３３を形成する。
【００６０】その後は図示しないが、層間絶縁膜を化学気相成長法により形成し、感光性樹脂をエッチングマスクとして用いて層間絶縁膜をエッチングしてコンタクトホールを形成し、その後スパッタリング法によりシリコンと銅とを含むアルミニウムからなる配線材料を形成し、感光性樹脂をエッチングマスクとして用いて配線材料をエッチングして、配線を形成して、ソースドレイン領域に高濃度領域と低濃度領域とを有するＬＤＤ構造を備え、チャネルドープ領域によりしきい値電圧を制御するＭＯＳトランジスタが完成する。
【００６１】図１を用いて説明したＭＯＳトランジスタの製造方法においては、絶縁膜１９の膜厚に対応する開口部２９を多結晶シリコン膜１５の端部に形成し、そしてこの開口部２９内の半導体基板１１に不純物を導入して、低濃度領域２３を形成している。
【００６２】このため低濃度領域２３の長さばらつきを小さく抑えることが可能となる。したがって、ＭＯＳトランジスタの特性ばらつきは、きわめて小さくすることができる。
【００６３】さらに低濃度領域２３の不純物濃度が低くなることもなく、相互コンダクタンス（ｇｍ）の劣化も発生しない。
【００６４】つぎに本発明のＭＯＳトランジスタの製造方法における第２の実施例を図２を用いて説明する。
【００６５】まず図２（ａ）に示すように、第１の実施例と同様な製造工程により、半導体基板１１に酸化シリコン膜からなる素子分離絶縁膜１３を形成し、チャネル領域１７が開口した不純物を高濃度に含む多結晶シリコン膜１５を形成する。
【００６６】その後、全面に減圧雰囲気による化学気相成長法により、酸化シリコン膜からなる気相成長膜２０を、膜厚２００〜３００ｎｍで形成する。
【００６７】その後、ランプアニール装置を用いて熱処理を行い、多結晶シリコン膜１５から不純物を半導体基板１１に拡散させて、高濃度領域２１を形成する。
【００６８】その後、イオン注入法により、半導体基板１１と同じ導電型の不純物を、気相成長膜２０を貫通して半導体基板１１に注入して、チャネルドープ領域２５を形成する。
【００６９】つぎに図２（ｂ）に示すように、気相成長膜２０の全面エッチングを行う。気相成長膜２０のエッチングは、フッ酸系のエッチング液を用いる、湿式エッチングにより行う。
【００７０】減圧雰囲気中の化学気相成長法で形成した気相成長膜２０は、平面部２０ａと側壁部２０ｂとでは、エッチング速度が１０倍以上異なり、このため多結晶シリコン膜２０の側壁に、側壁部２０ｂに対応する開口部２９を形成することができる。
【００７１】この気相成長膜２０が平面部２０ａと側壁部２０ｂとで、エッチング速度が大きく異なるのは、下記の理由による。
【００７２】減圧雰囲気中の化学気相成長法による被膜形成に関与する活性種が、一定方向から半導体基板１１に到達する。
【００７３】このため平面部２０ａと側壁部２０ｂとでは、気相成長膜２０の被膜堆積機構が大きく異なり、気相成長膜２０の全面エッチングにおけるエッチング速度は、平面部２０ａと側壁部２０ｂとで大きく異なる。
【００７４】この結果、前述のように多結晶シリコン膜１５の側壁に開口部２９を形成することができる。この気相成長膜２０の膜厚を調整することにより、開口部２９の開口寸法を制御することができる。
【００７５】その後、開口部２９内に、イオン注入法により、Ｎ型の不純物を導入して低濃度領域２３を形成する。その後、気相成長膜２０を除去する。
【００７６】その後は第１の実施例と同様な工程により、ゲート絶縁膜を形成し、ゲート電極を形成し、さらに層間絶縁膜を形成し、コンタクトホールを形成し、配線を形成してＭＯＳトランジスタを完成する。
【００７７】図２を用いて説明した第２の実施例においては、第１の実施例と同様に、低濃度領域２３の長さばらつきが小さくなり、ＭＯＳトランジスタの特性ばらつきを小さくすることができる。
【００７８】さらに第２の実施例では開口部２９の形成が、第１の実施例より簡単であるという効果を備えている。
【００７９】なお塗布膜２７として、ポリメチルメタアクリレートを用いた実施例で説明したが、ポリメチルメタアクリレート以外に、そのほかの有機高分子材料や、感光性樹脂や、塗布ガラス膜であるスピンオングラスなど、その表面がほぼ平坦な形状で形成できる材料であれば塗布膜２７として適用できる。
【００８０】さらに絶縁膜１９としては、酸化シリコン膜以外に、窒化シリコン膜や酸窒化シリコン膜も適用可能である。
【００８１】さらに気相成長膜２０も酸化シリコン膜以外に、窒化シリコン膜や酸窒化シリコン膜も適用可能である。
【００８２】
【発明の効果】以上の説明で明らなように、本発明のＭＯＳトランジスタの製造方法においては、多結晶シリコン膜の側壁に開口部を形成し、この開口部を利用して半導体基板に低濃度領域を形成している。
【００８３】このため絶縁膜や気相成長膜の膜厚を調整することにより、低濃度領域の長さを制御することが可能となり、低濃度領域の長さのばらつきをきわめて小さくすることができる。この結果、特性ばらつきのないＭＯＳトランジスタを製造することが可能となる。
【００８４】さらに本発明のＭＯＳトランジスタの製造方法においては、低濃度領域や高濃度領域にチャネルドープ領域の不純物が導入されることは発生しないので、相互コンダクタンスの劣化も発生しない。
【００８５】さらにゲート電極下の領域に低濃度領域を形成することが可能になるため、絶縁物側壁にホットキャリアが捕獲されることによる、低濃度領域の抵抗値が高くなることを防止することが可能となり、信頼性が高い半導体装置が得られるという効果も有する。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の製造方法を示す断面図である。
【図２】本発明の他の実施例における半導体装置の製造方法を示す断面図である。
【図３】従来例における半導体装置の製造方法を示す断面図である。
【図４】従来例における半導体装置の製造方法を示す断面図である。
【符号の説明】
１５ 多結晶シリコン膜
１７ チャネル領域
１９ 絶縁膜
２０ 気相成長膜
２１ 高濃度領域
２３ 低濃度領域
２５ チャネルドープ領域
２７ 塗布膜
２９ 開口部
【特許請求の範囲】
【請求項１】 第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に絶縁膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、全面に塗布膜を形成し、絶縁膜の一部領域が露出するまで塗布膜をエッチングする工程と、塗布膜をエッチングマスクとして絶縁膜をエッチングし、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】 第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に減圧雰囲気中の化学気相成長法により気相成長膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、気相成長膜をエッチングして気相成長膜の平面部と側壁部とのエッチング速度の差を利用して、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１】 第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に絶縁膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、全面に塗布膜を形成し、絶縁膜の一部領域が露出するまで塗布膜をエッチングする工程と、塗布膜をエッチングマスクとして絶縁膜をエッチングし、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】 第１導電型の半導体基板の素子分離領域に素子分離絶縁膜を形成し、全面に第２導電型の不純物を含む多結晶シリコン膜を形成し、多結晶シリコン膜をエッチングしてチャネル領域を開口し、全面に減圧雰囲気中の化学気相成長法により気相成長膜を形成し、熱処理を行い多結晶シリコン膜中の不純物を半導体基板に拡散させて第２導電型の高濃度領域を形成し、第１導電型の不純物をチャネル領域に導入するチャネルドープを行いチャネル領域にチャネルドープ領域を形成する工程と、気相成長膜をエッチングして気相成長膜の平面部と側壁部とのエッチング速度の差を利用して、多結晶シリコン膜の側壁に開口部を形成し、イオン注入を行うことにより開口部内の半導体基板に第２導電型の低濃度領域を形成する工程と、チャネル領域の塗布膜と絶縁膜とを除去し、ゲート絶縁膜を形成し、さらにゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開平６−２２４２１５
【公開日】平成６年（１９９４）８月１２日
【国際特許分類】
【出願番号】特願平５−２８４５０
【出願日】平成５年（１９９３）１月２６日
【出願人】（０００００１９６０）シチズン時計株式会社 (1,939)
【公開日】平成６年（１９９４）８月１２日
【国際特許分類】
【出願日】平成５年（１９９３）１月２６日
【出願人】（０００００１９６０）シチズン時計株式会社 (1,939)
[ Back to top ]