有極型リ−プフロッグ・フィルタ

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアクティブフィルタとして構成し得る有極型リ−プフロッグ・フィルタに関し、特に奇数次ハイパスフィルタとして構成された有極型リ−プフロッグ・フィルタに関するものである。
【０００２】
【従来技術】従来、図４Ａおよび図７Ａにそれぞれ示されているようなパッシブフィルタが広く用いられているが、周辺回路の半導体集積回路化に伴い、このようなパッシブフィルタに代えて、いわゆるアクティブフィルタが用いられるようになってきている。一般に、アクティブフィルタは、各構成要素が抵抗およびコンデンサと演算増幅器で構成されており、これらの演算増幅器を組合せて、サレンキー回路、バイカッド回路あるいはＦＤＮＲ（Ｆｒｅｑｕｅｎｃｙ−ＤｅｐｅｎｄｅｎｔＮｅｇａｔｉｖｅＲｅｓｉｓｔａｎｃｅ）フィルタを構成して、アクティブフィルタを形成するか、これらの回路を単位として所定のフィルタを形成している。フィルタ特性を変えたい場合には、バイカッド回路等では、抵抗やコンデンサの定数を変えることによって調整しなければならない。また、ＦＤＮＲフィルタは、通常数段に接続されており、フィルタ特性を調整するには、それに使用される素子の定数をすべて変えなければならず、ＦＤＮＲフィルタでは、フィルタ特性を調整することは困難である。また、他のフィルタ回路でも、フィルタ特性を可変型とする場合には、可変抵抗器が用いられているものもあり、混成集積回路として構成せざるを得ない。あるいはまた、所定の抵抗値のチップ部品を予め選択してプリント基板に実装しなければならないため、形状が大きくなる欠点がある。勿論、これらのアクティブフィルタは、演算増幅器、抵抗およびコンデンサで形成されており、半導体集積回路化が図られているが、可変抵抗器を必要とするものや、チップ部品を選択してフィルタ特性を調整するものにあっては、上述のようにプリント基板に実装して混成集積回路としてフィルタを構成しなければならないので、モノリシック集積回路化をることができないという難点がある。
【０００３】
【本発明が解決しようとする課題】連立チエビシェフ型のフィルタを形成する場合や所望のフィルタ特性を実現し得るためには、フィルタが減衰極、所謂、有限周波数に零点を有する有極型として構成される必要があるとともに、上述した従来提案されている構成でそれを実現しようとすると、部品点数が多く回路構成が複雑となったり、あるいはバイカッド回路の場合のように偶数次の構成はできても奇数次の構成が容易でないというような問題があった。また、プリント基板に多数の部品が実装された混成集積回路にあっては形状も大きく、フィルタ特性の調整も困難なものが多い欠点がある。本発明は、リープフロッグ・シミュレーション技法に着目し（１９８５年３月２５日株式会社産業報知センター発行「アナログフィルタの設計」（Ｍ．Ｅ．ＶＡＮＶＡＬＫＥＮＢＵＲＧ著、柳沢健監訳・金井元他訳を参照されたい）、この技法を用いて、このような問題を完全に克服した有極型のリープフロッグ・フィルタを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述のように、リ−プフロッグ・シミュレ−ション技法を利用するものであるが、さらに、その前提として、本出願人の特願平2-333166号に開示された発明を基礎とするものである。図１は上記特許出願に係る発明の１つの実施例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成する過程について説明するためのブロック図、そして図３はこの有極回路網の周波数特性を示す図である。これらの図に示された事項は本発明においてその構成要素として用いられる。従って、まずこれらの事項について図１〜３を参照して説明する。
【０００５】図１において、入力端子１は、略無限大の利得をもつ演算増幅器Ａ₁の正相入力端子に接続され、その出力端子を出力端子２とする。演算増幅器Ａ₁の出力端子は可変コンダクタンス増幅器Ａ₂の正相入力端子に接続され、その出力端子はコンデンサＣ₁が接続されて演算増幅器Ａ₁の逆相入力端子に接続されている。可変コンダクタンス増幅器Ａ₂は、コンデンサＣ₁とによって積分器１１を構成し、演算増幅器Ａ₁は、積分器１１によって負帰還が掛るようになされて、演算増幅器Ａ₁は、積分器１１とによって微分器１３を形成している。また、可変コンダクタンス増幅器Ａ₂の出力端子は、可変コンダクタンス増幅器Ａ₃の正相入力端子に接続され、可変コンダクタンス増幅器Ａ₃の出力端子にコンデンサＣ₂が接続されるとともに、可変コンダクタンス増幅器Ａ₂の逆相入力端子に接続されている。可変コンダクタンス増幅器Ａ₃とコンデンサＣ₂とによって積分器１２を形成している。可変コンダクタンス増幅器Ａ₃の逆相入力端子は接地されている。
【０００６】以上の説明から分るように、図１の回路は、積分器１２と微分器１３とを組合せた負帰還回路であり、図３に示されているように所定の周波数に減衰極（伝送零）を有するものである。このように、図１に示された回路は減衰極を有する有極型の回路であるから、本明細書では、便宜上、図１の回路を有極回路網と呼ぶことにする。
【０００７】図１の有極回路網は、図３に示されているように、積分器と微分器の夫々のフィルタ特性（イ）（ロ）の組合せによってフィルタ特性が交差する交点に生じる減衰極を有する。可変コンダクタンス増幅器Ａ₁、Ａ₂の夫々の相互コンダクタンスｇｍ₁、ｇｍ₂を設定するべく動作電流を調整することによって減衰極の移動ができる。例えば、積分器１２を形成する可変コンダクタンス増幅器Ａ₃の動作電流を調整することで、周波数ｆ₀にあるＰ₁をｆ₁にあるＰ₂に移動させることができる。また、積分器１１、１２を構成する可変コンダクタンス増幅器Ａ₂、Ａ₃の動作電流を同時に同一方向に調整することで、所定の周波数ｆ₀で減衰極を移動させることなく、減衰量のみを変動させることができる。
【０００８】図２Ｄのブロック図は図１の有極回路網に対応するものであり、従って図２Ｄのブロックから図１の有極回路網が直接変換されて形成され得るものであることについて説明しておく。上述のように図１の有極回路網は積分器１２と微分器１３とを組合せた負帰還回路であるから、伝達関数は積分器１２と微分器１３の伝達関数を加算したものとなる。即ち、微分器の伝達関数をｓＣ_１／ｇｍ_１、積分器の伝達関数をｇｍ_２／ｓＣ_２とすると、図１の伝達関数は下記の数１のように表わされる但し、Ｖ_１は入力電圧、Ｖ_２は出力電圧、ｇｍ_１、ｇｍ_２は夫々可変コンダクタンス増幅器Ａ_１、Ａ_２の相互コンダクタンスである。
【０００９】図２Ａは一般的な負帰還回路のブロック図であって、加算器３とブロック４、５から構成されている。図２Ｂは図２Ａのブロック４、５に対応するブロック７、８に、夫々所定の伝達関数を有する積分器を用いて構成したブロック図を示している。また図２Ｃのブロック１４は図２Ａのブロック４、５に対応するブロック１０、１４に、夫々無限大の利得を有する演算増幅器と所定の伝達関数を有するブロックで構成している。図２Ｄは、図２Ｂと図２Ｃのブロック図から構成された上記有極回路網のブロック図を示している。図２Ｄのブロックから図１の有極回路網が直接変換によって得られる。
【００１０】ここで、数１の伝達関数を求めておく。図２Ａの伝達関数は、基本帰還系と呼ばれる負帰還回路のブロックであるので、数２のように表わされる。但し、αはブロック４の変数であり、βはブロック５の変数である。
【数２】

【００１１】従って、数２から図２Ａのブロック図の伝達関数は、数３で表わされる。
【数３】

【００１２】図２Ａのブロック図において、ブロック４、５の変数α、βを夫々積分器の伝達関数として、数４のように置き換える。
【数４】

【００１３】すると図２Ａのブロック図は、図２Ｂのようなブロック７、８からなるブロック図となり、その伝達関数は、数３に数４の関係を代入して求めると、数５のように表わされる。
【数５】

【００１４】また、図２Ａのブロック図において、ブロック４、５の変数α、βを数６のように置き換える。
【数６】

【００１５】そのブロック図は図２Ｃに示すようなブロック図となる。図２Ｃのブロック図の伝達関数は、数３に数６を代入したものであり、数７のように表わされる。
【数７】

【００１６】即ち、数７の結果から図２Ｃのブロック図は、数１に示したような微分器と積分器の特性が加算された伝達関数であることを示している。
【００１７】ここで、図２Ｃのブロック１４の伝達関数は、[ 1/(sC₁/gm₁ + gm₂/sC₂)]であるので、そのブロックは、数５で示した伝達関数と同じである。
【００１８】従って、図２Ｂと図２Ｃのブロック図を組合せることによって数７の伝達関数が図２Ｄのブロック図のように図示される。このようにして、図２Ｄのブロック図が図１の回路に変換され得ることが判った。
【００１９】本発明によれば、以上図１〜図３に関して説明した事項を前提として、上記有極回路網を少なくとも１つ具備し、入力側および出力側にそれぞれ微分器を設けられ、前記有極回路網を２つ以上具備している場合には、それらの有極回路網間にさらに他の微分器を設けられ、これら全ての回路の合計個数が奇数でありかつ前記フイルタの次数に等しく選定されており、各隣接回路がそれら間にリ−プフロッグ型負帰還が施されるように接続されている有極型リ−プフロッグ・フィルタが提供される。
【００２０】
【実施例】図４Ａは従来から用いられている奇数次パッシブＨＰＦ（ハイパスフィルタ）であり、この場合には終端抵抗は無い。なお、ｎは３以上の奇数である。図４Ａのパッシブフィルタを冒頭で述べたリ−プフロッグ・シミュレ−ション技法によってアクティブフィルタに変換して得られた本発明の１つの実施例による有極型リ−プフロッグ・フィルタが図６に示されている。
【００２１】以下において、図４Ａのパッシブフィルタと等価な図６のアクティブフィルタをリ−プフロッグの手法を用いて設計する過程について説明する。
【００２２】まず図４Ａのパッシブフィルタを構成する抵抗、コンデンサおよびコイルをR'、C'およびL'とし、抵抗を１に、遮断周波数ω₀を1 rad/secにスケ−リングした抵抗、コンデンサおよびコイルをR"、C"およびL"とし、そしてコイルをコンデンサと同一視し、R"が１Ω、遮断周波数がもとの値になるように再度、素子値および周波数をスケ−リングする。スケ−リング後の抵抗、コンデンサおよびコイルの素子値をそれぞれR'''、C'''およびL'''とすると、これらは数８で与えられる。
【数８】

【００２３】図４Ｂのブロック図からアドミタンスＹとインピ−ダンスＺは数９のように表される。
【数９】

【００２４】図４Ｂにおいて、アドミタンスとインピ−ダンスを伝達関数とみなし得るので、伝達関数は数１０のように表され得る。
【数１０】

【００２５】ここで、冒頭で引用した「アナログフィルタの設計」に開示されているリ−プフロッグ・シミュレ−ション技法に従って、図４Ｂは図５Ａのようなシグナルフロ−に展開され得る。図５Ａにおいて、ブロックの中の文字は数８の式に対応した伝達関数であり、丸い記号は加算器を表している。
【００２６】図５Ａの各ブロックに数１０の式を代入すると、図５Ｂとなる。ここで、上述したように図２Ｃを図２Ｄに書換えることができることを想起して、その関係を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換えることができる。
【００２７】さらにまた、上述した図２Ｄのブロックから図１の有極回路網が直接変換によって得られるという事実から、その図２Ｄと図１との関係を図５Ｃに入れ込むと、図６の回路が得られる。すなわち、ブロック２０、２２、２４は微分回路であり、ブロック２１、２３は有極回路網である。この回路が図４Ａと等価な本発明のこの実施例による奇数次の有極型リープフロッグ・フィルタである。図６において、１２および１３で示されている回路は図１において１２および１３で示された積分器および微分器に対応するものであり、従ってこれらの積分器１２と微分回器１３よりなる回路２１、２３は図１について上述した有極回路網に対応するものであることは容易に明らかであろう。また、図６において、Ｇ_１、Ｇ_１、Ｇ_ｎはそれぞれ可変コンダクタンス増幅器であってそれらの端子にコンデンサＬ１、ＬＩ、Ｌｎが接続されて積分回路を構成し、これらの積分回路は演算増幅器Ｅ１、Ｅｉ、Ｅｎとともに微分器２０、２２、２４を構成している。これらの微分器は微分器１３に対応した微分器であり、入力段の微分器２０のみが自己負帰還型に構成されている。さらに、出力段の微分器２４から有極回路網２３に、その有極回路網２３から前段の微分器２２に、その微分器２２から前段の有極回路網２１に、そしてその有極回路網２１から入力段の微分器２０にそれぞれリープフロッグ様式で負帰還が施されている。なお、この場合、微分器と有極回路網の個数の和は奇数でありかつこのフィルタの次数に等しく、点線で接続された有極回路網２１と微分器２２の組合せを直列に追加することにより、高次の有極型リープフロッグ・フィルタを形成することができる。
【００２８】図７Ａは従来から用いられている奇数次パッシブＨＰＦ（ハイパスフィルタ）であり、この場合には終端抵抗が有る。すなわち、終端抵抗が有るという点だけで図４Ａと相異しており、その他の点では全て同一であり、図７Ａのパッシブフィルタを図４Ａの場合と同様にリ−プフロッグ・シミュレ−ション技法によってアクティブフィルタに変換して得られた本発明の他の実施例による有極型リ−プフロッグ・フィルタが図９に示されている回路である。
【００２９】図７Ａに対しても図４Ａの場合と同様にスケ−リング行った後、フロ−ティング素子をアドミタンスＹ、接地された素子をインピ−ダンスＺで表すと、図７Ｂのようになる。この場合、アドミタンスとインピ−ダンスは数１１のように表される。
【数１１】

【００３０】図７Ｂにおいて、アドミタンスとインピ−ダンスを伝達関数とみなし得るので、伝達関数は数１２で与えられる。
【数１２】

【００３１】ここでも、冒頭で引用した「アナログフィルタの設計」に開示されているリ−プフロッグ・シミュレ−ション技法に従って、図７Ｂは図８Ａのようなシグナルフロ−に展開され得る。図８Ａにおいて、ブロックの中の文字は数１２に対応した伝達関数である。丸い記号は加算器を表している。
【００３２】図８Ａの各ブロックに数１２の関係式を代入すると、図８Ｂとなる。ここでも、上述したように図２Ｃを図２Ｄに書換えることができることを想起して、その関係を図８Ｂに入れ込むと、図８Ｂは図８Ｃのように書換えることができる。図６に示された実施例の場合と同様にして、図８Ｃは図９の回路に変換される。この図９の回路が、図７Ａと等価な本発明の他の実施例による奇数次ハイパスフィルタとして構成された有極型リープフロッグ・フィルタである。図９の実施例は、図７Ａのフィルタが終端抵抗を有していたことに対応して出力段の微分器２４が自己負帰還型に構成されている点においてのみ、図６の実施例と相違してるにすぎない。
【００３３】図１０は図６および図９の有極型リープフロッグ・フィルタの周波数特性の傾向を示す図であり、積分器の可変コンダクタンス増幅器のトランジスタ差動対に流されている作動電流を可変して、その増幅器のコンダクタンスｇｍが例えば１、０．５および２ｍＳ（ジーメンスまたはモー）と可変されることによって、それぞれ（イ）、（ロ）、（ハ）のように通過周波数帯域が変動する。
【００３４】
【効果】本発明の有極型リ−プフロッグ・フィルタによれば、奇数次の連立チエビシェフ型アクティブ・フィルタを極めて容易に形成できる極めて効果的なものであり、しかも、高次のフィルタを容易に形成し得る利点がある。また、このようなフィルタの構成要素が積分器によって負帰還を掛けられた微分器を主としており、半導体集積回路化が極めて容易であり、従って、部品点数を少なくすることが可能であり、かつ形状を小型化することができる。
【００３５】一方、本発明の有極型リ−プフロッグ・フィルタは、主に可変コンダクタンス増幅器からなる積分器によって構成されており、フィルタ特性は、これらの可変コンダクタンス増幅器のトランジスタ差動対に供給される電流を調整することによって、その内部抵抗が可変されることにより、極めて容易に通過帯域幅の調整ができる利点がある。
【図面の簡単な説明】
【図１】本発明の有極型リ−プフロッグ・フィルタの構成要素として使用される有極回路網の一例を示す回路図。
【図２Ａ】図１を説明するためのブロック図である。
【図２Ｂ】図１を説明するためのブロック図である。
【図２Ｃ】図１を説明するためのブロック図である。
【図２Ｄ】図１を説明するためのブロック図である。
【図３】図１の有極回路網の周波数特性を示す図である。
【図４Ａ】奇数次のパッシブ・ハイパスフィルタの一例を示す図である。
【図４Ｂ】図４Ａをスケ−リングした後でアドミタンスとインピ−ダンスで表した図である。
【図５Ａ】図４Ｂをリ−プフロッグ・シミュレ−ション技法に従って展開したシグナルフロ−を示す図である。
【図５Ｂ】図５Ａを書換えた図である。
【図５Ｃ】図５Ｂをさらに書換えた図である。
【図６】図４Ａのパッシブフィルタを変換して得られた本発明による有極型リ−プフロッグ・フィルタの１つの実施例を示す回路図である。
【図７Ａ】奇数次のパッシブ・ハイパスフィルタの他の例を示す図である。
【図７Ｂ】図７Ａをスケ−リングした後でアドミタンスとインピ−ダンスで表した図である。
【図８Ａ】図７Ｂをリ−プフロッグ・シミュレ−ション技法に従って展開したシグナルフロ−を示す図である。
【図８Ｂ】図８Ａを書換えた図である。
【図８Ｃ】図８Ｂをさらに書換えた図である。
【図９】図７Ａのパッシブフィルタを変換して得られた本発明による有極型リ−プフロッグ・フィルタの他の実施例を示す回路図である。
【図１０】図６および図９に示された本発明の実施例の周波数特性の傾向を示す図である。
【符号の説明】
１２積分器
１３微分器
２１、２３有極回路網
２０、２２、２４微分器

【特許請求の範囲】
【請求項１】入出力端子を有する演算増幅器と、この演算増幅器に負帰還をかける第１のコンデンサと第１の可変コンダクタンス増幅器からなる第１の積分器とで構成された微分器と、前記第１の積分器に負帰還をかける第２のコンデンサと第２の可変コンダクタンス増幅器からなる第２の積分器とで構成された有極回路網を少なくとも１つ具備し、入力側および出力側にそれぞれ微分器が設けられ、上記有極回路網を２つ以上具備している場合には、それらの有極回路網間に微分器が設けられ、これら全ての回路の合計個数が奇数でありかつ前記フイルタの次数に等しく選定されており、各隣接回路がそれらの間にリ−プフロッグ型負帰還が施されるように接続された有極型リ−プフロッグ・フィルタ。
【請求項２】前記入力側の微分器が自己負帰還型に構成されている請求項１の有極リープフロッグ・フィルタ。
【請求項３】前記入力側および出力側の微分器が両方とも自己不帰還型に構成されている請求項１の有極リープフロッグ・フィルタ。

【図１】