記憶装置
【課題】
信号のノイズを低減することが可能な記憶装置を提供する。
【解決手段】
実施形態の記憶装置は、信号を記憶する記録媒体と、前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第１接続端子を有する基板と、第２接続端子を有し、当該第２接続端子を前記第１接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部とを備える。
信号のノイズを低減することが可能な記憶装置を提供する。
【解決手段】
実施形態の記憶装置は、信号を記憶する記録媒体と、前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第１接続端子を有する基板と、第２接続端子を有し、当該第２接続端子を前記第１接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、記憶装置に関する。
【背景技術】
【０００２】
プローブを用いてデータの記録再生を行う記憶装置では、プローブが配置されるプローブユニットと、基板上に設けられる信号処理のためのコントローラとはワイヤを介したワイヤボンディングにより電気的に接続されている。
【０００３】
しかしながら、このワイヤを介してプローブ及びコントローラ間で信号の伝送を行う際には、ワイヤの電気抵抗等により信号にノイズが混入してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１５７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
信号のノイズを低減することが可能な記憶装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態の記憶装置は、信号を記憶する記録媒体と、前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第１接続端子を有する基板と、第２接続端子を有し、当該第２接続端子を前記第１接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部とを備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態の記憶装置の概略図。
【図２】実施形態の記憶装置に用いるアクチュエータの構成図。
【図３】実施形態の記憶装置の断面図（図２のA-A断面）。
【図４】実施形態の記憶装置に用いるプローブユニットと処理部の接続を説明する図。
【図５】実施形態の記憶装置に用いるプローブユニットの構成図。
【図６】実施形態の記憶装置に用いる制御部の動作を説明する図。
【発明を実施するための形態】
【０００８】
以下、発明を実施するための実施形態について説明する。
【０００９】
図１乃至図３を参照して、本実施形態に係る記憶装置１００の構成について詳細に説明する。
【００１０】
図１は、実施形態の記憶装置１００の概略図である。なお、図１（a）は記憶装置１００の斜視図、図１（b）は図１（a）における記憶装置１００の側面図である。
【００１１】
図１に示す記憶装置１００は、データを保持可能な記憶媒体１０３と、記憶媒体１０３との間でデータの書き込みと読み出し（以下、記録再生）を行う複数のプローブ１０１が配列しているプローブユニット１０２と、プローブ１０１に対して記憶媒体１０３を相対的に移動するためのアクチュエータ２００と、アクチュエータ２００の駆動を制御する制御部３００と、データを示す信号（データ信号）の処理を行う処理部４００を備える。
【００１２】
プローブユニット１０２の複数のプローブ１０１は、第１空間を隔てて記憶媒体１０３と対向するように配置している。記録再生を行わない非記録再生時には、プローブ１０１と記憶媒体１０３とは離間した状態にある。記録再生時には、アクチュエータ２００が記憶媒体１０３を移動させ、プローブ１０１を記憶媒体１０３に接触させる。
【００１３】
この接触した状態で、たとえば、プローブ１０１の電極に所定の電圧を加えることにより、プローブ１０１と記憶媒体１０３との間でデータの記録再生を行う。
【００１４】
なお、本実施形態の記憶装置１００では、プローブユニット１０２には３行×３列の計９個のプローブ１０１がマトリクス状に配置されているものを例に説明する。
【００１５】
記憶媒体１０３は、例えば電気的な状態変化をデータとして保持することのできる薄膜である。ここでは、記憶媒体１０３として強誘電体材料の薄膜を用いる。
【００１６】
本実施形態では、アクチュエータ２００として、３軸（x、y、z軸）に駆動可能な静電駆動型のアクチュエータを用いる。
【００１７】
図２に示すアクチュエータ２００は、記憶媒体１０３を載置するための矩形状平板のステージ（可動部）２０１と、ステージ２０１の周囲に第２空間を介して設けられる可動フレーム２０２と、可動フレーム２０２の周囲に第３空間を介して設けられる固定フレーム２０３とを備える。
【００１８】
固定フレーム２０３は、導電性の支持部材２１３、２１４、２１５及び２１６により可動フレーム２０２を支持している。また、可動フレーム２０２は、導電性の支持部材２１７によりステージ２０１を支持している。
【００１９】
ステージ２０１の平面が図２に示すxy平面に沿って配置されるものとすると、第２空間には第１駆動部２０４が設けられて、ステージ２０１を図２中ｘ軸方向に移動する。第３空間には第２駆動部２０５が設けられて、ステージ２０１及び可動フレーム２０２を一体にy軸方向に移動する。また、第１空間には、第３駆動部２０６が設けられて、ステージ２０１をz軸方向に移動する。
【００２０】
第１駆動部２０４は、それぞれ同一の矩形状で等間隔に一列（ｙ軸方向）に配置している複数の第１可動部電極２０７及び複数の第１固定部電極２０８を備える。ステージ２０１の側面に設けられる複数の第１可動部電極２０７と、可動フレーム２０２の側面に設けられる複数の第１固定部電極２０８とは、それぞれ第２空間内でｘ軸方向に突出している。この場合、第１可変部電極２０７と第１固定部電極２０８とは、電極間隔の１／２だけｙ軸方向にずれて、互いに噛み合う配置が好ましい。
【００２１】
この第１駆動部２０４は、隣接する第１可動部電極２０７と第１固定部電極２０８との間に働くx軸方向の静電力によりステージ２０１をx軸方向に移動する。
【００２２】
第２駆動部２０５は、それぞれ同一の矩形状で等間隔に一列（x軸方向）に配置している複数の第２可動部電極２０９及び複数の第２固定部電極２１０を備える。可動フレームの側面に設けられる複数の第２可動部電極２０９と、固定フレーム２０３の側面に設けられる複数の第２固定部電極２１０とは、それぞれ第３空間内でｙ軸方向に突出している。この場合、第２可動部電極２０９と第２固定部電極２１０とは、電極間隔の１／２だけx軸方向にずれて、互いに噛み合う配置が好ましい。
【００２３】
この第２駆動部２０５は、隣接する第２可動部電極２０９と第２固定部電極２１０との間に働くy軸方向の静電力によりステージ２０１及び可動フレーム２０２を一体にy軸方向に移動する。
【００２４】
なお、本実施形態においては、ステージ２０１、可動フレーム２０２、固定フレーム２０３は具体的には、第１可動部電極２０７と第１固定部電極２０８とが電気的に絶縁関係に、第２可動部電極２０９と第２固定部電極２１０とが電気的に絶縁関係となるように構成される。
【００２５】
第３駆動部２０６は、ステージ２０１上の周辺部に設けられる第１平板電極２１１と、第１空間を介してステージ２０１に対向するプローブユニット１０２に設けられる第２平板電極２１２とが互いに、中心軸を共有して対向して配置される（図３）。
【００２６】
この第３駆動部２０６は、第１平板電極２１１と第２平板電極２１２との間に働くz軸方向の静電力によりステージ２０１をz軸方向に移動して、プローブ１０１と記憶媒体１０３とを接触状態にする。
【００２７】
キャップ１０５は、プローブユニット１０２及び記憶媒体１０３をパッケージする部材である。なお、このキャップ１０５は、制御部４００をパッケージするものであってもよい。
【００２８】
位置センサ１０４は、ステージ２０１の記憶媒体１０３を設ける面の裏面の四隅に設ける平板電極と、キャップ１０５に設けられる平板電極とがそれぞれ互いに向かい合わせて配置される。そして、この平板電極間の対向面積あるいは距離等の変化により生じる静電容量の変化により、ステージ２０１のx、y、z軸方向の変位を計測する。
【００２９】
制御部３００は、前述のようにアクチュエータ２００の第１駆動部２０４、第２駆動部２０５、第３駆動部２０６の駆動を制御するコントローラである。具体的には、アクチュエータ２００に対する駆動電圧を、位置センサ１０４が計測するステージ２０１の変位を入力として、例えば変位の目標値との差が０に収束する方向に算出する。そして、この駆動電圧をアクチュエータ２００に対して印加する。
【００３０】
なお、制御部３００としては、例えばMPU等の演算処理装置により実現され、制御部３００の表面に制御回路３０１（図示せず）が形成されている。この制御回路３０１に形成される接続端子（図示せず）と、アクチュエータ２００の各駆動部とはワイヤ１０９により電気的に接続されている。
【００３１】
処理部４００は、プローブ１０１が記録再生するデータ信号の処理を行うコントローラである。具体的な処理としては、プローブ１０１が記憶媒体１０３からデータを再生する際に、例えばデータの記録状態（０）と非記録状態（１）の判別や、データ信号の増幅等を行う。
【００３２】
なお、処理部４００としては、上記の制御部３００と同様に例えばMPU等の演算処理装置により実現され、処理部４００の表面に処理回路４０１が形成されている。
【００３３】
なお、第１駆動部２０４、第２駆動部２０５及び第３駆動部２０６としては、静電駆動型のアクチュエータに限定されるものではなく、例えば磁気駆動型や圧電駆動型のアクチュエータなどを用いることも可能である。
【００３４】
また、第３駆動部２０６によるステージ２０１のz軸方向への移動に変えて、プローブ１０１を単体であるいは複数同時にz軸方向に移動することで、プローブ１０１と記憶媒体１０３を接触あるいは非接触状態にすることも可能である。
【００３５】
（処理部の構成）
プローブユニット１０２やアクチュエータ２００（以下、基本ユニット）の製造に用いるMEMSプロセスに比べて、上記制御部３００及び処理部４００（以下、コントローラ）の製造に用いるCMOSプロセスでは、精緻な加工が要求される。そのため、コントローラの製造に用いる露光装置、成膜装置、エッチング装置（以下、製造装置）の加工精度と、基本ユニットの製造に用いる製造装置の加工精度とは大きく異なる。したがって、用いる製造装置が異なる以上、基本ユニット及びコントローラを同一のウェハ内に製造することは非常に困難である。
【００３６】
一方で、基本ユニットと、コントローラとを別のウェハ内にそれぞれ製造し、このウェハ同士を貼り合わせる方法が考えられる。しかしながら、この場合には、ウェハ同士を貼り合わせるという構成上、両者は同面積となる必要がある。したがって、コストを低減するために面積を低減することが好ましいコントローラと、記録密度を増やすために面積を増加することが好ましい基本ユニットとの間に齟齬が生じる。
【００３７】
そこで、基本ユニットと、コントローラとを別のウェハ内にそれぞれ製造し、コントローラのチップを切り出すことで、このコントローラを基板上に設け、基本ユニットの中のプローブユニット１０２とワイヤボンディング等により電気的に接続する方法が用いられる。しかしながら、このようにワイヤ１０９を介してデータ信号の伝送を行う場合、電気抵抗等によりノイズが混入してしまう。
【００３８】
ここで、制御部３００が扱うアクチュエータ２００に対する駆動電圧の信号は、比較的レンジが大きくノイズの影響を受けにくい。
【００３９】
一方で、処理部４００が扱うデータ信号のレンジは、上記の制御部３００が扱う駆動電圧の信号と比較するとレンジが小さくノイズの影響を受けやすい。また、前述の通り、データ信号の増幅等の処理を行う必要があるため、データ信号の増幅に伴いノイズの増幅も生じてしまう。したがって、上記のようにワイヤ１０９を介してデータ信号の伝送を行いノイズが混入してしまうと、処理部４００が扱うデータ信号が劣化し、記憶装置１００としてデータの正常な記録再生が行えないことが考えられる。
【００４０】
そこで、本実施形態の記憶装置１００では、比較的ノイズの影響を受けやすいデータ信号を扱う処理部４００の処理回路４０１をプローブユニット１０２に対向させて、プローブユニット１０２上に直接設ける。これにより、基板上に設けてプローブユニット１０２とワイヤボンディングで接続する場合に比べて、短い配線長での接続によりノイズの影響を低減する。
【００４１】
以下、図４を参照して処理部４００の構成について詳細に説明する。なお、図４（a）は、図３におけるプローブユニット１０２と処理部４００との接触部分の拡大図であり、図４（b）はプローブユニット１０２と処理部４００の接続関係を示す図である。
【００４２】
プローブユニット１０２と処理部４００との接触部分では、プローブユニット１０２の表面に形成されているユニット回路１０６の第１接続端子１０８と、処理部４００の処理回路４０１の第２接続端子４０２とがフリップチップ接合により媒体（バンプ）４０３を介して電気的に接続されている。
【００４３】
具体的には、図４（b）に示すように、プローブユニット１０２のユニット回路１０６には、第１接続端子１０８として接続端子A１、A２、A３が形成されている。そして、接続端子A１にはプローブA、プローブB、プローブCが、接続端子A２にはプローブD、プローブE、プローブFが、接続端子A３にはプローブG、プローブH、プローブIが、それぞれトランジスタ１０７を介して接続されている。
【００４４】
また、処理部４００の処理回路４０１には、第２接続端子４０２として接続端子B１、B２、B３が形成されている。そして、接続端子A１とB１、A２とB２、A３とB３がそれぞれ電気的に接続されている。
【００４５】
このとき、両端子のフリップチップ接合のためのバンプ４０３としては、プローブ１０１をプローブユニット１０２に固定するためのアンカー１１０を用いる。
【００４６】
このアンカー１１０としては、例えばタングステンナイトライド等の導電性の材料を用いることが好ましい。
【００４７】
プローブ１０１は、図５に示すように、アンカー１１０を介してプローブ１０１のビームの一端をプローブユニット１０２に固定した片持ち梁である。したがって、上記のように両端子の接続のためのバンプ４０３としてアンカー１１０を用いることで、プローブ１０１を固定するためのアンカー１１０の製造プロセスと、フリップチップ接合のためのバンプ４０３の製造プロセスとを共通にすることができ、記憶装置１００の製造プロセスを短縮することが可能となる。
【００４８】
そして、処理部４００を基板上に設けてワイヤボンディングにより接続する場合に比べて、プローブユニット１０２と処理部４００との間の配線長を短くすることができ、データ信号を伝送する際のノイズを低減することが可能となる。その結果、記憶装置１００としてデータの正常な記録再生を行うことが可能となる。
【００４９】
なお、ここではフリップチップ接合を行い、両接続端子間を最短で接続するたに、プローブユニット１０１のユニット回路１０６における第１接続端子１０８と、処理部４００の処理回路４０１における第２接続端子４０２とは、プローブユニット１０１と処理部４００を対向させた際に、両接続端子が同様に対向するように端子間の間隔や面積、形状等が同一に形成されることが好ましい。
【００５０】
そこで、本実施形態では、接続端子A１及びA２間の距離と接続端子B１及びB２間の距離が等しく、さらに接続端子A２及びA３間の距離と接続端子B２及びB３間の距離は等しく形成されている。また、接続端子A１、A２、A３、B１、B２、B３の面積は等しく形成されている。
【００５１】
（制御部の動作）
以下、図６を参照して、制御部３００の動作について説明する。
【００５２】
（z軸方向の駆動）
制御部３００は、第１平板電極２１１に対して電圧V1、第２平板電極２１２に対して電圧V2を印加する（ただし、V1≠V2）。
【００５３】
このとき、第１平板電極２１１と第２平板電極２１２との間には、電位差（V1−V2）による静電力（引力）が発生する。この静電力により、第２平板電極２１２側（z軸正の方向）へ第１平板電極２１１を引き付けることで、ステージ２０１をz軸正の方向へ移動する。
【００５４】
（x及びy軸駆動）
制御部３００は、上記のようにステージ２０１をz軸方向へ駆動するとともに、x軸及びy軸方向への駆動を行うことで記憶媒体１０３の平面内でのプローブ１０１の位置決めを行う。
【００５５】
図６（a）は図２におけるA-A断面の図である。
【００５６】
制御部３００は、例えば電極パッド（図示せず）等を介して、第１可動部電極２０７a及び第１可動部電極２０７bに対して電圧V1を印加する。また、同時に第１固定部電極２０８aに対して電圧V2、第１固定部電極２０８bに対して電圧V3を印加する（ただし、V2＞V1、V3＞V1）。
【００５７】
このとき、V2＞V3であれば、｜V2−V1｜＞｜V3−V1｜となるために、第１可動部電極２０７aと第１固定部電極２０８aとの間に生じるx軸方向の静電力が、第１可動部電極２０７bと第１固定部電極２０８bとの間に生じるx軸方向の静電力を上回ることで、ステージ２０１はx軸正の方向へ移動する。
【００５８】
逆に、V3＞V2であれば、｜V3−V1｜＞｜V2−V1｜となるために、第１可動部電極２０７bと第１固定部電極２０８bとの間に生じるx軸方向の静電力が、第１可動部電極２０７aと第１固定部電極２０８aとの間に生じるx軸方向の静電力を上回ることで、ステージ２０１はx軸負の方向へ移動する。
【００５９】
図６（b）は図２におけるB-B断面の図である。
【００６０】
制御部３００は、例えば電極パッド（図示せず）等を介して、第２可動部電極２０９aに対して電圧V4を、第２可動部電極２０９bに対して電圧V5を印加する。また、同時に第２固定部電極２１０aに対して電圧V6、第２固定部電極２１０bに対して電圧V7を印加する（ただし、V6＞V4、V7＞V5）。
【００６１】
このとき、｜V6−V4｜＞｜V7−V5｜であれば、第２可動部電極２０９aと第２固定部電極２１０aとの間の静電力が、第２可動部電極２０９bと第２固定部電極２１０bとの間の静電力を上回ることで、ステージ２０１はy軸正の方向へ移動する。
【００６２】
逆に、｜V7−V5｜＞｜V6−V4｜であれば、第２可動部電極２０９bと第２固定部電極２１０bとの間の静電力が、第２可動部電極２０９aと第２固定部電極２１０aとの間の静電力を上回ることで、ステージ２０１はy軸負の方向へ移動する。
【００６３】
（処理部の動作）
以下、再度図４を参照して、処理部４００の動作について説明する。
【００６４】
（記録再生）
プローブ１０１及び記憶媒体１０３が接触状態において、ステージ２０１及びプローブ１０１の電極は強誘電体材料の記憶媒体１０３を介して部分的な強誘電キャパシタを形成する。そして、上記のように、制御部３００がプローブ１０１の記憶媒体１０３に対する相対的な位置決めを行うとともに、処理部４００は記録媒体１０３に対してデータの記録再生を行う。
【００６５】
具体的には、記録時には、処理部４００がプローブ１０１の電極を介して記憶媒体１０３に対して電圧を印加し、記憶媒体１０３に電荷の分極を生じさせることでデータの記録を行う。
【００６６】
一方で、再生時には、制御部３００がプローブ１０１の電極を介して記憶媒体１０３に対してパルス電圧を印加して、電荷の分極反転により生じる電流をデータ信号として検出する。そして、検出したデータ信号を増幅処理することで、例えばこのデータ信号が既定の閾値以下であれば非記録状態（０）、閾値以上であれば記録状態（１）と判別し、データの再生を行う。
【００６７】
この際、図４に示す複数のプローブ１０１は、トランジスタ１０７のスイッチングにより、例えばA列、B列及びC列の各列で１つのプローブ１０１が記憶媒体１０３に対して電圧を印加することでデータの記録再生を行うことができる。このように複数（図４では３つ）のプローブ１０１を１箇所の第１接続端子１０８に接続させることで、プローブユニット１０２のユニット回路１０６及び処理部４００の処理回路４０１における両接続端子の個数を必要最小限に抑えることができる。
【００６８】
これにより、プローブユニット１０２に関しては、プローブ１０１の配置のための面積、すなわち記録密度を増加させることができ、処理部４００に関しては、チップ面積を低減することができる。
【００６９】
なお、記憶媒体１０３としては、金属酸化物等の材料から形成される絶縁性の薄膜を用いることも可能であるが、この際には、プローブ１０１が印加する電圧により生じる記憶媒体１０３の抵抗変化をデータ信号として、データの記録再生を行うことができる。
【００７０】
また、本実施形態では、プローブ１０２のユニット回路１０６における第１接続端子１０８には複数（３つ）のプローブ１０１が接続され、トランジスタ１０７によりスイッチする構成を例に説明を行ったが、プローブ１０１と第１接続端子１０８とが１対１の構成とすることも可能である。
【００７１】
これにより、トランジスタ１０７を設ける必要もなく、さらに複数のプローブ１０１による同時記録再生により記録再生の高速化が実現できる。
【００７２】
以下、本実施形態の記憶装置１００の製造プロセスの一例について説明する。
【００７３】
（ユニット回路）
トランジスタ１０７等を含むユニット回路１０６としては、通常のフォトリソグラフィ技術を用いて、シリコンウェハ等の基板の表面に回路パターンを転写することで形成される。
【００７４】
（アンカー及びプローブ）
プローブユニット１０２に犠牲層として、酸化シリコン等の薄膜を製膜する。そして、アンカー１１０を作製する領域（ユニット回路１０６の第１接続端子１０８を含む）に、上記薄膜に窓を開ける為の露光・エッチング工程を行う。そして、アンカー１１０の材料となる導電性の材料をスパッタ法やCVD法等により製膜する。そして、製膜により得られるアンカー１１０の表面をＣＭＰ等により平滑化する。
【００７５】
次に、プローブ１０１の形状を同様に製膜、露光・エッチング工程を繰り返して作製し、エッチングにより犠牲層である薄膜のみを選択的に除去する。そして、最後に熱を加え、アンカー１１０とプローブ１０１との間の密着性を高めることで両者を結合させる。これにより、アンカー１１０、及びアンカー１１０上にプローブ１０１を作製することができる。
【００７６】
なお、このときユニット回路１０６の第１接続端子１０８の上に形成されるアンカー１１０上には、プローブ１０１を作製しない。
【００７７】
（処理部）
処理部４００をプローブユニット１０２上に載置するプロセスとしては、上記アンカー１１０の製造工程において、ユニット回路１０６の第１接続端子１０８上に形成されるアンカー１１０と、処理部４００の処理回路４０１の第２接続端子４０２とを一致させてフェースダウンでフリップチップ実装等により実装することができる。
【００７８】
以上説明した実施形態の記憶装置によれば、信号のノイズを低減することが可能となる。
【００７９】
この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、様々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００８０】
１００・・・記憶装置
１０１・・・プローブ
１０２・・・プローブユニット
１０３・・・記憶媒体
１０４・・・位置センサ
１０５・・・キャップ
１０６・・・ユニット回路
１０７・・・トランジスタ
１０８・・・第１接続端子
１０９・・・ワイヤ
１１０・・・アンカー
２００・・・アクチュエータ
２０１・・・ステージ
２０２・・・可動フレーム
２０３・・・固定フレーム
２０４・・・第１駆動部
２０５・・・第２駆動部
２０６・・・第３駆動部
２０７（２０７a、２０７b）・・・第１可動部電極
２０８（２０８a、２０８b）・・・第１固定部電極
２０９（２０９a、２０９b）・・・第２可動部電極
２１０（２１０a、２１０b）・・・第２固定部電極
２１１・・・第１平板電極
２１２・・・第２平板電極
２１３、２１４、２１５、２１６、２１７・・・支持部材
３００・・・制御部
３０１・・・制御回路
４００・・・処理部
４０１・・・処理回路
４０２・・・第２接続端子
４０３・・・バンプ
【技術分野】
【０００１】
本発明の実施形態は、記憶装置に関する。
【背景技術】
【０００２】
プローブを用いてデータの記録再生を行う記憶装置では、プローブが配置されるプローブユニットと、基板上に設けられる信号処理のためのコントローラとはワイヤを介したワイヤボンディングにより電気的に接続されている。
【０００３】
しかしながら、このワイヤを介してプローブ及びコントローラ間で信号の伝送を行う際には、ワイヤの電気抵抗等により信号にノイズが混入してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１５７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
信号のノイズを低減することが可能な記憶装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態の記憶装置は、信号を記憶する記録媒体と、前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第１接続端子を有する基板と、第２接続端子を有し、当該第２接続端子を前記第１接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部とを備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態の記憶装置の概略図。
【図２】実施形態の記憶装置に用いるアクチュエータの構成図。
【図３】実施形態の記憶装置の断面図（図２のA-A断面）。
【図４】実施形態の記憶装置に用いるプローブユニットと処理部の接続を説明する図。
【図５】実施形態の記憶装置に用いるプローブユニットの構成図。
【図６】実施形態の記憶装置に用いる制御部の動作を説明する図。
【発明を実施するための形態】
【０００８】
以下、発明を実施するための実施形態について説明する。
【０００９】
図１乃至図３を参照して、本実施形態に係る記憶装置１００の構成について詳細に説明する。
【００１０】
図１は、実施形態の記憶装置１００の概略図である。なお、図１（a）は記憶装置１００の斜視図、図１（b）は図１（a）における記憶装置１００の側面図である。
【００１１】
図１に示す記憶装置１００は、データを保持可能な記憶媒体１０３と、記憶媒体１０３との間でデータの書き込みと読み出し（以下、記録再生）を行う複数のプローブ１０１が配列しているプローブユニット１０２と、プローブ１０１に対して記憶媒体１０３を相対的に移動するためのアクチュエータ２００と、アクチュエータ２００の駆動を制御する制御部３００と、データを示す信号（データ信号）の処理を行う処理部４００を備える。
【００１２】
プローブユニット１０２の複数のプローブ１０１は、第１空間を隔てて記憶媒体１０３と対向するように配置している。記録再生を行わない非記録再生時には、プローブ１０１と記憶媒体１０３とは離間した状態にある。記録再生時には、アクチュエータ２００が記憶媒体１０３を移動させ、プローブ１０１を記憶媒体１０３に接触させる。
【００１３】
この接触した状態で、たとえば、プローブ１０１の電極に所定の電圧を加えることにより、プローブ１０１と記憶媒体１０３との間でデータの記録再生を行う。
【００１４】
なお、本実施形態の記憶装置１００では、プローブユニット１０２には３行×３列の計９個のプローブ１０１がマトリクス状に配置されているものを例に説明する。
【００１５】
記憶媒体１０３は、例えば電気的な状態変化をデータとして保持することのできる薄膜である。ここでは、記憶媒体１０３として強誘電体材料の薄膜を用いる。
【００１６】
本実施形態では、アクチュエータ２００として、３軸（x、y、z軸）に駆動可能な静電駆動型のアクチュエータを用いる。
【００１７】
図２に示すアクチュエータ２００は、記憶媒体１０３を載置するための矩形状平板のステージ（可動部）２０１と、ステージ２０１の周囲に第２空間を介して設けられる可動フレーム２０２と、可動フレーム２０２の周囲に第３空間を介して設けられる固定フレーム２０３とを備える。
【００１８】
固定フレーム２０３は、導電性の支持部材２１３、２１４、２１５及び２１６により可動フレーム２０２を支持している。また、可動フレーム２０２は、導電性の支持部材２１７によりステージ２０１を支持している。
【００１９】
ステージ２０１の平面が図２に示すxy平面に沿って配置されるものとすると、第２空間には第１駆動部２０４が設けられて、ステージ２０１を図２中ｘ軸方向に移動する。第３空間には第２駆動部２０５が設けられて、ステージ２０１及び可動フレーム２０２を一体にy軸方向に移動する。また、第１空間には、第３駆動部２０６が設けられて、ステージ２０１をz軸方向に移動する。
【００２０】
第１駆動部２０４は、それぞれ同一の矩形状で等間隔に一列（ｙ軸方向）に配置している複数の第１可動部電極２０７及び複数の第１固定部電極２０８を備える。ステージ２０１の側面に設けられる複数の第１可動部電極２０７と、可動フレーム２０２の側面に設けられる複数の第１固定部電極２０８とは、それぞれ第２空間内でｘ軸方向に突出している。この場合、第１可変部電極２０７と第１固定部電極２０８とは、電極間隔の１／２だけｙ軸方向にずれて、互いに噛み合う配置が好ましい。
【００２１】
この第１駆動部２０４は、隣接する第１可動部電極２０７と第１固定部電極２０８との間に働くx軸方向の静電力によりステージ２０１をx軸方向に移動する。
【００２２】
第２駆動部２０５は、それぞれ同一の矩形状で等間隔に一列（x軸方向）に配置している複数の第２可動部電極２０９及び複数の第２固定部電極２１０を備える。可動フレームの側面に設けられる複数の第２可動部電極２０９と、固定フレーム２０３の側面に設けられる複数の第２固定部電極２１０とは、それぞれ第３空間内でｙ軸方向に突出している。この場合、第２可動部電極２０９と第２固定部電極２１０とは、電極間隔の１／２だけx軸方向にずれて、互いに噛み合う配置が好ましい。
【００２３】
この第２駆動部２０５は、隣接する第２可動部電極２０９と第２固定部電極２１０との間に働くy軸方向の静電力によりステージ２０１及び可動フレーム２０２を一体にy軸方向に移動する。
【００２４】
なお、本実施形態においては、ステージ２０１、可動フレーム２０２、固定フレーム２０３は具体的には、第１可動部電極２０７と第１固定部電極２０８とが電気的に絶縁関係に、第２可動部電極２０９と第２固定部電極２１０とが電気的に絶縁関係となるように構成される。
【００２５】
第３駆動部２０６は、ステージ２０１上の周辺部に設けられる第１平板電極２１１と、第１空間を介してステージ２０１に対向するプローブユニット１０２に設けられる第２平板電極２１２とが互いに、中心軸を共有して対向して配置される（図３）。
【００２６】
この第３駆動部２０６は、第１平板電極２１１と第２平板電極２１２との間に働くz軸方向の静電力によりステージ２０１をz軸方向に移動して、プローブ１０１と記憶媒体１０３とを接触状態にする。
【００２７】
キャップ１０５は、プローブユニット１０２及び記憶媒体１０３をパッケージする部材である。なお、このキャップ１０５は、制御部４００をパッケージするものであってもよい。
【００２８】
位置センサ１０４は、ステージ２０１の記憶媒体１０３を設ける面の裏面の四隅に設ける平板電極と、キャップ１０５に設けられる平板電極とがそれぞれ互いに向かい合わせて配置される。そして、この平板電極間の対向面積あるいは距離等の変化により生じる静電容量の変化により、ステージ２０１のx、y、z軸方向の変位を計測する。
【００２９】
制御部３００は、前述のようにアクチュエータ２００の第１駆動部２０４、第２駆動部２０５、第３駆動部２０６の駆動を制御するコントローラである。具体的には、アクチュエータ２００に対する駆動電圧を、位置センサ１０４が計測するステージ２０１の変位を入力として、例えば変位の目標値との差が０に収束する方向に算出する。そして、この駆動電圧をアクチュエータ２００に対して印加する。
【００３０】
なお、制御部３００としては、例えばMPU等の演算処理装置により実現され、制御部３００の表面に制御回路３０１（図示せず）が形成されている。この制御回路３０１に形成される接続端子（図示せず）と、アクチュエータ２００の各駆動部とはワイヤ１０９により電気的に接続されている。
【００３１】
処理部４００は、プローブ１０１が記録再生するデータ信号の処理を行うコントローラである。具体的な処理としては、プローブ１０１が記憶媒体１０３からデータを再生する際に、例えばデータの記録状態（０）と非記録状態（１）の判別や、データ信号の増幅等を行う。
【００３２】
なお、処理部４００としては、上記の制御部３００と同様に例えばMPU等の演算処理装置により実現され、処理部４００の表面に処理回路４０１が形成されている。
【００３３】
なお、第１駆動部２０４、第２駆動部２０５及び第３駆動部２０６としては、静電駆動型のアクチュエータに限定されるものではなく、例えば磁気駆動型や圧電駆動型のアクチュエータなどを用いることも可能である。
【００３４】
また、第３駆動部２０６によるステージ２０１のz軸方向への移動に変えて、プローブ１０１を単体であるいは複数同時にz軸方向に移動することで、プローブ１０１と記憶媒体１０３を接触あるいは非接触状態にすることも可能である。
【００３５】
（処理部の構成）
プローブユニット１０２やアクチュエータ２００（以下、基本ユニット）の製造に用いるMEMSプロセスに比べて、上記制御部３００及び処理部４００（以下、コントローラ）の製造に用いるCMOSプロセスでは、精緻な加工が要求される。そのため、コントローラの製造に用いる露光装置、成膜装置、エッチング装置（以下、製造装置）の加工精度と、基本ユニットの製造に用いる製造装置の加工精度とは大きく異なる。したがって、用いる製造装置が異なる以上、基本ユニット及びコントローラを同一のウェハ内に製造することは非常に困難である。
【００３６】
一方で、基本ユニットと、コントローラとを別のウェハ内にそれぞれ製造し、このウェハ同士を貼り合わせる方法が考えられる。しかしながら、この場合には、ウェハ同士を貼り合わせるという構成上、両者は同面積となる必要がある。したがって、コストを低減するために面積を低減することが好ましいコントローラと、記録密度を増やすために面積を増加することが好ましい基本ユニットとの間に齟齬が生じる。
【００３７】
そこで、基本ユニットと、コントローラとを別のウェハ内にそれぞれ製造し、コントローラのチップを切り出すことで、このコントローラを基板上に設け、基本ユニットの中のプローブユニット１０２とワイヤボンディング等により電気的に接続する方法が用いられる。しかしながら、このようにワイヤ１０９を介してデータ信号の伝送を行う場合、電気抵抗等によりノイズが混入してしまう。
【００３８】
ここで、制御部３００が扱うアクチュエータ２００に対する駆動電圧の信号は、比較的レンジが大きくノイズの影響を受けにくい。
【００３９】
一方で、処理部４００が扱うデータ信号のレンジは、上記の制御部３００が扱う駆動電圧の信号と比較するとレンジが小さくノイズの影響を受けやすい。また、前述の通り、データ信号の増幅等の処理を行う必要があるため、データ信号の増幅に伴いノイズの増幅も生じてしまう。したがって、上記のようにワイヤ１０９を介してデータ信号の伝送を行いノイズが混入してしまうと、処理部４００が扱うデータ信号が劣化し、記憶装置１００としてデータの正常な記録再生が行えないことが考えられる。
【００４０】
そこで、本実施形態の記憶装置１００では、比較的ノイズの影響を受けやすいデータ信号を扱う処理部４００の処理回路４０１をプローブユニット１０２に対向させて、プローブユニット１０２上に直接設ける。これにより、基板上に設けてプローブユニット１０２とワイヤボンディングで接続する場合に比べて、短い配線長での接続によりノイズの影響を低減する。
【００４１】
以下、図４を参照して処理部４００の構成について詳細に説明する。なお、図４（a）は、図３におけるプローブユニット１０２と処理部４００との接触部分の拡大図であり、図４（b）はプローブユニット１０２と処理部４００の接続関係を示す図である。
【００４２】
プローブユニット１０２と処理部４００との接触部分では、プローブユニット１０２の表面に形成されているユニット回路１０６の第１接続端子１０８と、処理部４００の処理回路４０１の第２接続端子４０２とがフリップチップ接合により媒体（バンプ）４０３を介して電気的に接続されている。
【００４３】
具体的には、図４（b）に示すように、プローブユニット１０２のユニット回路１０６には、第１接続端子１０８として接続端子A１、A２、A３が形成されている。そして、接続端子A１にはプローブA、プローブB、プローブCが、接続端子A２にはプローブD、プローブE、プローブFが、接続端子A３にはプローブG、プローブH、プローブIが、それぞれトランジスタ１０７を介して接続されている。
【００４４】
また、処理部４００の処理回路４０１には、第２接続端子４０２として接続端子B１、B２、B３が形成されている。そして、接続端子A１とB１、A２とB２、A３とB３がそれぞれ電気的に接続されている。
【００４５】
このとき、両端子のフリップチップ接合のためのバンプ４０３としては、プローブ１０１をプローブユニット１０２に固定するためのアンカー１１０を用いる。
【００４６】
このアンカー１１０としては、例えばタングステンナイトライド等の導電性の材料を用いることが好ましい。
【００４７】
プローブ１０１は、図５に示すように、アンカー１１０を介してプローブ１０１のビームの一端をプローブユニット１０２に固定した片持ち梁である。したがって、上記のように両端子の接続のためのバンプ４０３としてアンカー１１０を用いることで、プローブ１０１を固定するためのアンカー１１０の製造プロセスと、フリップチップ接合のためのバンプ４０３の製造プロセスとを共通にすることができ、記憶装置１００の製造プロセスを短縮することが可能となる。
【００４８】
そして、処理部４００を基板上に設けてワイヤボンディングにより接続する場合に比べて、プローブユニット１０２と処理部４００との間の配線長を短くすることができ、データ信号を伝送する際のノイズを低減することが可能となる。その結果、記憶装置１００としてデータの正常な記録再生を行うことが可能となる。
【００４９】
なお、ここではフリップチップ接合を行い、両接続端子間を最短で接続するたに、プローブユニット１０１のユニット回路１０６における第１接続端子１０８と、処理部４００の処理回路４０１における第２接続端子４０２とは、プローブユニット１０１と処理部４００を対向させた際に、両接続端子が同様に対向するように端子間の間隔や面積、形状等が同一に形成されることが好ましい。
【００５０】
そこで、本実施形態では、接続端子A１及びA２間の距離と接続端子B１及びB２間の距離が等しく、さらに接続端子A２及びA３間の距離と接続端子B２及びB３間の距離は等しく形成されている。また、接続端子A１、A２、A３、B１、B２、B３の面積は等しく形成されている。
【００５１】
（制御部の動作）
以下、図６を参照して、制御部３００の動作について説明する。
【００５２】
（z軸方向の駆動）
制御部３００は、第１平板電極２１１に対して電圧V1、第２平板電極２１２に対して電圧V2を印加する（ただし、V1≠V2）。
【００５３】
このとき、第１平板電極２１１と第２平板電極２１２との間には、電位差（V1−V2）による静電力（引力）が発生する。この静電力により、第２平板電極２１２側（z軸正の方向）へ第１平板電極２１１を引き付けることで、ステージ２０１をz軸正の方向へ移動する。
【００５４】
（x及びy軸駆動）
制御部３００は、上記のようにステージ２０１をz軸方向へ駆動するとともに、x軸及びy軸方向への駆動を行うことで記憶媒体１０３の平面内でのプローブ１０１の位置決めを行う。
【００５５】
図６（a）は図２におけるA-A断面の図である。
【００５６】
制御部３００は、例えば電極パッド（図示せず）等を介して、第１可動部電極２０７a及び第１可動部電極２０７bに対して電圧V1を印加する。また、同時に第１固定部電極２０８aに対して電圧V2、第１固定部電極２０８bに対して電圧V3を印加する（ただし、V2＞V1、V3＞V1）。
【００５７】
このとき、V2＞V3であれば、｜V2−V1｜＞｜V3−V1｜となるために、第１可動部電極２０７aと第１固定部電極２０８aとの間に生じるx軸方向の静電力が、第１可動部電極２０７bと第１固定部電極２０８bとの間に生じるx軸方向の静電力を上回ることで、ステージ２０１はx軸正の方向へ移動する。
【００５８】
逆に、V3＞V2であれば、｜V3−V1｜＞｜V2−V1｜となるために、第１可動部電極２０７bと第１固定部電極２０８bとの間に生じるx軸方向の静電力が、第１可動部電極２０７aと第１固定部電極２０８aとの間に生じるx軸方向の静電力を上回ることで、ステージ２０１はx軸負の方向へ移動する。
【００５９】
図６（b）は図２におけるB-B断面の図である。
【００６０】
制御部３００は、例えば電極パッド（図示せず）等を介して、第２可動部電極２０９aに対して電圧V4を、第２可動部電極２０９bに対して電圧V5を印加する。また、同時に第２固定部電極２１０aに対して電圧V6、第２固定部電極２１０bに対して電圧V7を印加する（ただし、V6＞V4、V7＞V5）。
【００６１】
このとき、｜V6−V4｜＞｜V7−V5｜であれば、第２可動部電極２０９aと第２固定部電極２１０aとの間の静電力が、第２可動部電極２０９bと第２固定部電極２１０bとの間の静電力を上回ることで、ステージ２０１はy軸正の方向へ移動する。
【００６２】
逆に、｜V7−V5｜＞｜V6−V4｜であれば、第２可動部電極２０９bと第２固定部電極２１０bとの間の静電力が、第２可動部電極２０９aと第２固定部電極２１０aとの間の静電力を上回ることで、ステージ２０１はy軸負の方向へ移動する。
【００６３】
（処理部の動作）
以下、再度図４を参照して、処理部４００の動作について説明する。
【００６４】
（記録再生）
プローブ１０１及び記憶媒体１０３が接触状態において、ステージ２０１及びプローブ１０１の電極は強誘電体材料の記憶媒体１０３を介して部分的な強誘電キャパシタを形成する。そして、上記のように、制御部３００がプローブ１０１の記憶媒体１０３に対する相対的な位置決めを行うとともに、処理部４００は記録媒体１０３に対してデータの記録再生を行う。
【００６５】
具体的には、記録時には、処理部４００がプローブ１０１の電極を介して記憶媒体１０３に対して電圧を印加し、記憶媒体１０３に電荷の分極を生じさせることでデータの記録を行う。
【００６６】
一方で、再生時には、制御部３００がプローブ１０１の電極を介して記憶媒体１０３に対してパルス電圧を印加して、電荷の分極反転により生じる電流をデータ信号として検出する。そして、検出したデータ信号を増幅処理することで、例えばこのデータ信号が既定の閾値以下であれば非記録状態（０）、閾値以上であれば記録状態（１）と判別し、データの再生を行う。
【００６７】
この際、図４に示す複数のプローブ１０１は、トランジスタ１０７のスイッチングにより、例えばA列、B列及びC列の各列で１つのプローブ１０１が記憶媒体１０３に対して電圧を印加することでデータの記録再生を行うことができる。このように複数（図４では３つ）のプローブ１０１を１箇所の第１接続端子１０８に接続させることで、プローブユニット１０２のユニット回路１０６及び処理部４００の処理回路４０１における両接続端子の個数を必要最小限に抑えることができる。
【００６８】
これにより、プローブユニット１０２に関しては、プローブ１０１の配置のための面積、すなわち記録密度を増加させることができ、処理部４００に関しては、チップ面積を低減することができる。
【００６９】
なお、記憶媒体１０３としては、金属酸化物等の材料から形成される絶縁性の薄膜を用いることも可能であるが、この際には、プローブ１０１が印加する電圧により生じる記憶媒体１０３の抵抗変化をデータ信号として、データの記録再生を行うことができる。
【００７０】
また、本実施形態では、プローブ１０２のユニット回路１０６における第１接続端子１０８には複数（３つ）のプローブ１０１が接続され、トランジスタ１０７によりスイッチする構成を例に説明を行ったが、プローブ１０１と第１接続端子１０８とが１対１の構成とすることも可能である。
【００７１】
これにより、トランジスタ１０７を設ける必要もなく、さらに複数のプローブ１０１による同時記録再生により記録再生の高速化が実現できる。
【００７２】
以下、本実施形態の記憶装置１００の製造プロセスの一例について説明する。
【００７３】
（ユニット回路）
トランジスタ１０７等を含むユニット回路１０６としては、通常のフォトリソグラフィ技術を用いて、シリコンウェハ等の基板の表面に回路パターンを転写することで形成される。
【００７４】
（アンカー及びプローブ）
プローブユニット１０２に犠牲層として、酸化シリコン等の薄膜を製膜する。そして、アンカー１１０を作製する領域（ユニット回路１０６の第１接続端子１０８を含む）に、上記薄膜に窓を開ける為の露光・エッチング工程を行う。そして、アンカー１１０の材料となる導電性の材料をスパッタ法やCVD法等により製膜する。そして、製膜により得られるアンカー１１０の表面をＣＭＰ等により平滑化する。
【００７５】
次に、プローブ１０１の形状を同様に製膜、露光・エッチング工程を繰り返して作製し、エッチングにより犠牲層である薄膜のみを選択的に除去する。そして、最後に熱を加え、アンカー１１０とプローブ１０１との間の密着性を高めることで両者を結合させる。これにより、アンカー１１０、及びアンカー１１０上にプローブ１０１を作製することができる。
【００７６】
なお、このときユニット回路１０６の第１接続端子１０８の上に形成されるアンカー１１０上には、プローブ１０１を作製しない。
【００７７】
（処理部）
処理部４００をプローブユニット１０２上に載置するプロセスとしては、上記アンカー１１０の製造工程において、ユニット回路１０６の第１接続端子１０８上に形成されるアンカー１１０と、処理部４００の処理回路４０１の第２接続端子４０２とを一致させてフェースダウンでフリップチップ実装等により実装することができる。
【００７８】
以上説明した実施形態の記憶装置によれば、信号のノイズを低減することが可能となる。
【００７９】
この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、様々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００８０】
１００・・・記憶装置
１０１・・・プローブ
１０２・・・プローブユニット
１０３・・・記憶媒体
１０４・・・位置センサ
１０５・・・キャップ
１０６・・・ユニット回路
１０７・・・トランジスタ
１０８・・・第１接続端子
１０９・・・ワイヤ
１１０・・・アンカー
２００・・・アクチュエータ
２０１・・・ステージ
２０２・・・可動フレーム
２０３・・・固定フレーム
２０４・・・第１駆動部
２０５・・・第２駆動部
２０６・・・第３駆動部
２０７（２０７a、２０７b）・・・第１可動部電極
２０８（２０８a、２０８b）・・・第１固定部電極
２０９（２０９a、２０９b）・・・第２可動部電極
２１０（２１０a、２１０b）・・・第２固定部電極
２１１・・・第１平板電極
２１２・・・第２平板電極
２１３、２１４、２１５、２１６、２１７・・・支持部材
３００・・・制御部
３０１・・・制御回路
４００・・・処理部
４０１・・・処理回路
４０２・・・第２接続端子
４０３・・・バンプ
【特許請求の範囲】
【請求項１】
信号を記憶する記録媒体と、
前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、
導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第１接続端子を有する基板と、
第２接続端子を有し、当該第２接続端子を前記第１接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部と、
を備える記憶装置。
【請求項２】
前記第１接続端子と前記第２接続端子とは、導電性のバンプによりフリップチップ接合される請求項１に記載の記憶装置。
【請求項３】
前記バンプとして前記アンカーを用いる請求項２に記載の記憶装置。
【請求項１】
信号を記憶する記録媒体と、
前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、
導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第１接続端子を有する基板と、
第２接続端子を有し、当該第２接続端子を前記第１接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部と、
を備える記憶装置。
【請求項２】
前記第１接続端子と前記第２接続端子とは、導電性のバンプによりフリップチップ接合される請求項１に記載の記憶装置。
【請求項３】
前記バンプとして前記アンカーを用いる請求項２に記載の記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７３６４７（Ｐ２０１３−７３６４７Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１１６５４（Ｐ２０１１−２１１６５４）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
[ Back to top ]