ＬＥＤ駆動装置、照明装置、液晶表示装置
【課題】ＬＥＤ駆動制御において、シャットダウン時における出力電荷残留やＬＥＤショート検出機能の誤動作を解消する。
【解決手段】ＬＥＤ駆動装置Ａは、ＤＣ／ＤＣコントローラＡ１と、出力電流ドライバＡ２と、出力放電回路Ａ３とを集積した構成とし、ＤＣ／ＤＣコントローラＡ１は、ＬＥＤバックライトＣから入力されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と所定の基準電圧Ｖｒｅｆとを一致させるように出力段Ｂを制御し、出力電流ドライバＡ２は、ＬＥＤバックライトＣの出力電流ＩＬＥＤを生成し、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電流ＩＬＥＤの生成可否を決定し、出力放電回路Ａ３は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電圧Ｖｏｕｔ及び出力電流ＩＬＥＤの生成動作が停止されたときに、出力電圧Ｖｏｕｔの放電を行う。
【解決手段】ＬＥＤ駆動装置Ａは、ＤＣ／ＤＣコントローラＡ１と、出力電流ドライバＡ２と、出力放電回路Ａ３とを集積した構成とし、ＤＣ／ＤＣコントローラＡ１は、ＬＥＤバックライトＣから入力されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と所定の基準電圧Ｖｒｅｆとを一致させるように出力段Ｂを制御し、出力電流ドライバＡ２は、ＬＥＤバックライトＣの出力電流ＩＬＥＤを生成し、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電流ＩＬＥＤの生成可否を決定し、出力放電回路Ａ３は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電圧Ｖｏｕｔ及び出力電流ＩＬＥＤの生成動作が停止されたときに、出力電圧Ｖｏｕｔの放電を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ［Light Emitting Diode］の駆動制御を行うＬＥＤ駆動装置、並びにこれを用いた照明装置及び液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、白熱電球や蛍光灯に代わる光源として、消費電力が小さく寿命の長いＬＥＤが様々な用途に供されている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８７６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＬＥＤの駆動制御を行うＬＥＤ駆動装置については、シャットダウン時における出力電荷残留やＬＥＤショート検出機能の誤動作など、解決すべき種々の課題が残されていた。
【０００６】
本明細書中に開示されている種々の技術的特徴のうち、第１の技術的特徴は、シャットダウン時における出力電荷残留を速やかに解消することのできるＬＥＤ駆動装置、並びにこれを用いた照明装置及び液晶表示装置を提供することを目的（第１の目的）とする。
【０００７】
また、本明細書中に開示されている種々の技術的特徴のうち、第２の技術的特徴は、ＬＥＤショート検出機能の誤動作を解消することのできるＬＥＤ駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することを目的（第２の目的）とする。
【課題を解決するための手段】
【０００８】
＜第１の技術的特徴＞
上記第１の目的を達成するために、第１の技術的特徴に係るＬＥＤ駆動装置は、入力電圧から出力電圧を生成してＬＥＤに供給するための出力段を制御するＤＣ／ＤＣコントローラと、前記ＬＥＤの出力電流を生成する出力電流ドライバと、所定の制御信号に基づいて前記出力電圧及び前記出力電流の生成動作が停止されたときに前記出力電圧の放電を行う出力放電回路と、を集積化した構成（第１−１の構成）とされている。
【０００９】
なお、上記第１−１の構成から成るＬＥＤ駆動装置において、前記出力放電回路は、ゲートに印加される前記制御信号に応じて前記出力電圧の印加端と接地端との間を導通／遮断する第１のＮチャネル型電界効果トランジスタを含む構成（第１−２の構成）にするとよい。
【００１０】
また、上記第１−２の構成から成るＬＥＤ駆動装置において、前記出力放電回路はさらに、ドレインが前記出力電圧の印加端に接続され、ソースが前記第１のＮチャネル型電界効果トランジスタのドレインに接続され、ゲートが前記第１のＮチャネル型電界効果トランジスタのゲートに接続された第２のＮチャネル型電界効果トランジスタを含む構成（第１−３の構成）にするとよい。
【００１１】
また、上記第１−３の構成から成るＬＥＤ駆動装置において、前記出力放電回路は、さらに、カソードが前記制御信号の印加端に接続され、アノードが接地端に接続されたツェナダイオードを含む構成（第１−４の構成）にするとよい。
【００１２】
また、上記第１−４の構成から成るＬＥＤ駆動装置において、前記第１及び第２のＮチャネル型電界効果トランジスタのうち、少なくとも一方の上層には、配線層が積層形成されている構成（第１−５の構成）にするとよい。
【００１３】
また、上記第１−１〜第１−５いずれかの構成から成るＬＥＤ駆動装置において、前記制御信号は、前記ＬＥＤ駆動装置のイネーブル信号またはシャットダウン信号である構成（第１−６の構成）にするとよい。
【００１４】
また、第１の技術的特徴に係る照明装置は、上記第１−１〜第１−６いずれかの構成から成るＬＥＤ駆動装置と、前記出力段と、前記ＬＥＤとを有する構成（第１−７の構成）とされている。
【００１５】
また、第１の技術的特徴に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを背面から照射する上記第１−７の構成から成る照明装置と、を有する構成（第１−８の構成）とされている。
【００１６】
＜第２の技術的特徴＞
また、上記第２の目的を達成するために、第２の技術的特徴に係るＬＥＤ駆動装置は、入力電圧から出力電圧を生成してＬＥＤに供給するための出力段を制御するＤＣ／ＤＣコントローラと、前記ＬＥＤの出力電流を生成する出力電流ドライバと、前記ＬＥＤのカソード電圧を監視してＬＥＤショート検出を行うＬＥＤショート検出回路と、を集積化したＬＥＤ駆動装置であって、前記ＬＥＤショート検出回路は、前記ＬＥＤ駆動装置の外部から入力されるショート検出イネーブル信号に応じて動作可否が制御される構成（第２−１の構成）とされている。
【００１７】
なお、上記第２−１の構成から成るＬＥＤ駆動装置において、前記ＬＥＤショート検出回路は、前記ＬＥＤのカソード電圧と所定の閾値電圧とを比較するコンパレータを含む構成（第２−２の構成）にするとよい。
【００１８】
また、上記第２−２の構成から成るＬＥＤ駆動装置において、前記コンパレータは、前記ショート検出イネーブル信号に応じて動作可否が制御される構成（第２−３の構成）にするとよい。
【００１９】
また、上記第２−２の構成から成るＬＥＤ駆動装置において、前記ＬＥＤショート検出回路は、さらに、前記ショート検出イネーブル信号に応じて前記コンパレータの出力信号をマスクする論理ゲートを含む構成（第２−４の構成）にするとよい。
【００２０】
また、第２の技術的特徴に係る照明装置は、上記第２−１〜第２−４いずれかの構成から成るＬＥＤ駆動装置と、前記出力段と、前記ＬＥＤとを有する構成（第２−５の構成）とされている。
【００２１】
また、第２の技術的特徴に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを背面から照射する上記第２−５の構成から成る照明装置と、を有する構成（第２−６の構成）とされている。
【発明の効果】
【００２２】
第１の技術的特徴によれば、シャットダウン時における出力電荷残留を速やかに解消することのできるＬＥＤ駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することが可能となる。
【００２３】
また、第２の技術的特徴によれば、ＬＥＤショート検出機能の誤動作を解消することのできるＬＥＤ駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】ＬＥＤドライバＩＣの第１構成例（昇降圧アプリケーション構成例）を示す回路ブロック図
【図２】ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２の入力論理と、ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４のオン／オフ状態との相関関係を示す真理値表
【図３】ＦＡＩＬ１出力機能を説明するためのブロック図
【図４】ＦＡＩＬ２出力機能を説明するためのブロック図
【図５】ＬＥＤドライバＩＣ１００の保護機能一覧表
【図６】保護シーケンスを説明するためのタイムチャート
【図７】ＬＥＤドライバＩＣの第２構成例（昇圧アプリケーション構成例）を示す回路ブロック図
【図８】ＬＥＤドライバＩＣの第３構成例（降圧アプリケーション構成例）を示す回路ブロック図
【図９】液晶表示装置の第１実施形態を示すブロック図
【図１０】出力放電回路Ａ３の一動作例を示すタイムチャート
【図１１Ａ】出力放電回路Ａ３の第１構成例を示す回路図
【図１１Ｂ】出力放電回路Ａ３の第２構成例を示す回路図
【図１２】トランジスタＡ３１と配線層Ｌとの積層例を示す平面図
【図１３】液晶表示装置の第２実施形態を示すブロック図
【図１４Ａ】ＬＥＤショート検出回路Ａ４の第１構成例を示す回路図
【図１４Ｂ】ＬＥＤショート検出回路Ａ４の第２構成例を示す回路図
【発明を実施するための形態】
【００２５】
＜ブロック図（第１構成例）＞
図１は、本発明に係るＬＥＤドライバＩＣの第１構成例（昇降圧アプリケーション構成例）を示した回路ブロック図である。本構成例のＬＥＤドライバＩＣ１００は、内部定電圧生成部１０１と、ＵＶＬＯ［Under Voltage Lock Out］部１０２と、ＴＳＤ［Thermal Shut Down］部１０３と、ＯＶＰ［Over Voltage Protection］部１０４と、制御ロジック部１０５と、ＯＣＰ［Over Current Protection］部１０６と、コンパレータ１０７と、シュミットトリガ１０８と、発振部１０９と、スロープ生成部１１０と、ＰＷＭ［Pulse Width Modulation］コンパレータ１１１と、ドライバ制御部１１２と、上側ドライバ１１３と、Ｎチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタ１１４と、下側ドライバ１１５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１６と、エラーアンプ１１７と、ソフトスタート部１１８と、シュミットトリガ１１９と、出力電流設定部１２０と、定電流ドライバ１２１と、オープン／ショート検出部１２２と、シュミットトリガ１２３及び１２４と、を集積化した半導体装置である。
【００２６】
このように、従来、基板上に独立実装されていたスイッチング電源ＩＣ、マイコン／カウンタＬＳＩ、及び、ディスクリート保護回路を１チップのＬＥＤドライバＩＣ１００に集約したことにより、基板面積の削減や製品の不良率低下を実現することが可能となる。また、基板面積の削減により、光源デザインの多様化にも柔軟に対応することができる。
【００２７】
また、ＬＥＤドライバＩＣ１００は、ＩＣ外部との電気的な接続を確立するために、２８本の外部端子（ＣＯＭＰ、ＳＳ、ＥＮ、ＲＴ、ＳＹＮＣ、ＳＨＤＥＴＥＮ、ＧＮＤ、ＰＷＭ、ＦＡＩＬ１、ＦＡＩＬ２、ＬＥＤＥＮ１、ＬＥＤＥＮ２、ＬＥＤ１、ＬＥＤ２、ＬＥＤ３、ＬＥＤ４、ＯＶＰ、ＶＤＡＣ、ＩＳＥＴ、ＰＧＮＤ、ＶＤＩＳＣ、ＯＵＴＬ、ＳＷ、ＯＵＴＨ、ＣＳ、ＢＯＯＴ、ＶＲＥＧ、及び、ＶＣＣ）を有する。
【００２８】
内部定電圧生成部１０１は、ＶＣＣ端子に印加される入力電圧Ｖｉｎから内部定電圧ＶＲＥＧ（例えば５Ｖ）を生成する。
【００２９】
ＵＶＬＯ部１０２は、入力電圧Ｖｉｎが３．５Ｖ以下となったとき、または、内部定電圧ＶＲＥＧが２．０Ｖ以下となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。
【００３０】
ＴＳＤ部１０３は、ＬＥＤドライバＩＣ１００のジャンクション温度が１７５℃以上となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。なお、ＴＳＤ部１０３は、ＬＥＤドライバＩＣ１００のジャンクション温度が１５０℃以下となったときに、回路動作を復帰させる。
【００３１】
ＯＶＰ部１０４は、ＤＣ／ＤＣの出力電圧ＶｏｕｔをＯＶＰ端子電圧により検出し、ＯＶＰ端子電圧が２．０Ｖ以上となったときに過電圧保護をかける。過電圧保護がかかるとＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。
【００３２】
制御ロジック部１０５は、各種保護回路部の検出状態を監視してＦＡＩＬ１端子から異常検出信号を出力する機能や外部ＰＷＭ信号のタイマラッチ機能などを備えている。
【００３３】
ＯＣＰ部１０６は、パワーＦＥＴ（トランジスタＮ１）に流れる電流をハイサイド側検出抵抗Ｒ３により電圧信号（ＣＳ端子電圧）として検出し、ＣＳ端子電圧がＶＣＣ−０．６Ｖ以下となったときに過電流保護をかける。過電流保護がかかると、ＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。
【００３４】
コンパレータ１０７は、反転入力端（−）に入力されるＣＳ端子電圧と、非反転入力端（＋）に入力される所定の基準電圧（ＶＣＣ−Ｖ１）とを比較し、その比較結果をＯＣＰ部１０６に出力する。
【００３５】
シュミットトリガ１０８は、ＳＹＮＣ端子への入力信号を発振部１０９に伝達する。
【００３６】
発振部１０９は、ＳＹＮＣ端子への入力信号、または、ＲＴ端子の端子電圧に応じて、所定のクロック信号を生成し、これをスロープ生成部１１０に出力する。
【００３７】
スロープ生成部１１０は、発振部１０９から入力されるクロック信号に基づいて、スロープ信号（三角波信号）を生成し、これをＰＷＭコンパレータ１１１に出力する。また、スロープ生成部１１０は、ＣＳ端子電圧（トランジスタＮ１に流れるスイッチング電流に相当）に応じて、スロープ信号にオフセットを与える機能も備えている。
【００３８】
ＰＷＭコンパレータ１１１は、非反転入力端（＋）に入力される誤差信号と、反転入力端（−）に入力されるスロープ信号とを比較して内部ＰＷＭ信号を生成し、これをドライバ制御部１１２に出力する。
【００３９】
ドライバ制御部１１２は、内部ＰＷＭ信号に基づいて上側ドライバ１１３、トランジスタ１１４、及び、下側ドライバ１１５の駆動信号を生成する。
【００４０】
上側ドライバ１１３は、ドライバ制御部１１２から入力される駆動信号に基づいて、ＯＵＴＨ端子電圧（トランジスタＮ１のゲート電圧）をＢＯＯＴ端子電圧とＳＷ端子電圧との間でパルス駆動する。
【００４１】
トランジスタ１１４は、ドライバ制御部１１２から入力される駆動信号に基づいてオン／オフされ、ＳＷ端子とＧＮＤ端子との間を導通／遮断する。
【００４２】
下側ドライバ１１５は、ドライバ制御部１１２から入力される駆動信号に基づいてトランジスタ１１６のゲート電圧を内部定電圧ＶＲＥＧと接地電圧との間でパルス駆動する。
【００４３】
トランジスタ１１６は、下側ドライバ１１５から入力されるゲート電圧に基づいてオン／オフされ、ＯＵＴＬ端子とＧＮＤ端子との間を導通／遮断する。
【００４４】
エラーアンプ１１７は、４系統の反転入力端（−）に各々印加されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と非反転入力端（＋）に印加される基準電圧Ｖｒｅｆとの差分を増幅して誤差信号を生成し、これをＰＷＭコンパレータ１１１に出力する。
【００４５】
ソフトスタート部１１８は、ＳＳ端子電圧に応じて誤差信号の電圧レベルを緩やかに高めていくように、エラーアンプ１１７を制御する。
【００４６】
シュミットトリガ１１９は、ＰＷＭ端子への入力信号（外部ＰＷＭ信号）を出力電流設定部１２０に伝達する。
【００４７】
出力電流設定部１２０は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れる出力電流ＩＬＥＤの設定を行う。出力電流設定部１２０は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の調光制御として、ＰＷＭ端子を用いたＰＷＭ調光制御と、ＶＤＡＣ端子を用いたリニア調光制御を行うことが可能である。
【００４８】
定電流ドライバ１２１は、出力電流設定部１２０からの指示に基づいて、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れる出力電流ＩＬＥＤを生成する。
【００４９】
オープン／ショート検出部１２２は、ＬＥＤオープンやＬＥＤショートを検出して定電流ドライバ１２１に異常保護信号を出力するとともに、ＦＡＩＬ２端子から異常検出信号を出力する機能を備えている。また、オープン／ショート検出部１２２は、ＳＨＤＥＴＥＮ端子への入力信号に基づいて、ショート検出機能のイネーブル／ディセーブルを切り替える機能も備えている。
【００５０】
シュミットトリガ１２３は、ＬＥＤＥＮ１端子への入力信号をオープン／ショート検出部１２２に伝達する。
【００５１】
シュミットトリガ１２４は、ＬＥＤＥＮ２端子への入力信号をオープン／ショート検出部１２２に伝達する。
【００５２】
＜昇降圧アプリケーション構成＞
また、図１の昇降圧アプリケーション構成では、ＬＥＤドライバＩＣ１００の外部に、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１と、抵抗Ｒ１〜Ｒ６と、キャパシタＣ１〜Ｃ６と、ダイオードＤ１及びＤ２と、インダクタＬ１と、発光ダイオード列ＬＥＤ１〜ＬＥＤ４が接続されている。
【００５３】
トランジスタＮ１のドレインは、ＣＳ端子と抵抗Ｒ３の第１端に接続されている。抵抗Ｒ３の第２端は、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＮ１のソース及びバックゲートは、ＳＷ端子に接続されている。トランジスタＮ１のゲートは、ＯＵＴＨ端子に接続されている。ダイオードＤ１のカソードは、ＳＷ端子に接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の第１端は、ＳＷ端子に接続されている。インダクタＬ１の第２端は、ダイオードＤ２のアノードとＯＵＴＬ端子に接続されている。ダイオードＤ２のカソードは、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノードとＶＤＩＳＣ端子に接続されている。発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソードは、それぞれＬＥＤ１端子〜ＬＥＤ４端子に接続されている。抵抗Ｒ１及びＲ２は、ＶＤＩＳＣ端子と接地端との間に直列接続されている。抵抗Ｒ１及びＲ２の接続ノードは、ＯＶＰ端子に接続されている。キャパシタＣ１は、入力電圧Ｖｉｎの印加端と接地端との間に接続されている。キャパシタＣ２は、ＶＲＥＧ端子と接地端との間に接続されている。キャパシタＣ３は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノードと接地端との間に接続されている。キャパシタＣ４は、ＢＯＯＴ端子とＳＷ端子との間に接続されている。ＧＮＤ端子及びＰＧＮＤ端子は、接地端に接続されている。ＶＣＣ端子は、入力電圧Ｖｉｎの印加端に接続されている。ＲＴ端子は、抵抗Ｒ４を介して接地端に接続されている。ＣＯＭＰ端子は、直列に接続される抵抗Ｒ５とキャパシタＣ５を介して接地端に接続されている。ＳＳ端子は、キャパシタＣ６を介して接地端に接続されている。ＩＳＥＴ端子は、抵抗Ｒ６を介して接地端に接続されている。
【００５４】
＜端子説明＞
ＣＯＭＰ端子は、エラーアンプ出力端子である。ＳＳ端子は、ソフトスタート用キャパシタ接続端子である。ＥＮ端子は、イネーブル端子である。ＲＴ端子は、発振周波数設定用抵抗接続端子である。ＳＹＮＣ端子は、外部同期信号入力端子である。ＳＨＤＥＴＥＮ端子は、ショート検出イネーブル信号入力端子である。ＧＮＤ端子は、小信号部ＧＮＤ端子である。ＰＷＭ端子は、ＰＷＭ調光信号入力端子である。ＦＡＩＬ１端子は、異常出力端子である。ＦＡＩＬ２端子は、ＬＥＤオープン／ショート異常出力端子である。ＬＥＤＥＮ１端子及びＬＥＤＥＮ２端子は、それぞれＬＥＤ出力イネーブル端子である。ＬＥＤ１端子〜ＬＥＤ４端子は、それぞれＬＥＤ出力端子である。ＯＶＰ端子は、過電圧検出端子である。ＶＤＡＣ端子は、ＤＣ可変調光入力端子である。ＩＳＥＴ端子は、ＬＥＤ出力電流設定端子である。ＰＧＮＤ端子は、ＬＥＤ出力用ＧＮＤ端子である。ＶＤＩＳＣ端子は、出力電圧放電端子である。ＯＵＴＬ端子は、ローサイドＦＥＴドレイン端子である。ＳＷ端子は、ハイサイドＦＥＴソース端子である。ＯＵＴＨ端子は、ハイサイドＦＥＴゲート端子である。ＣＳ端子は、ＤＣ／ＤＣ出力電流検出用端子である。ＢＯＯＴ端子は、ハイサイドＦＥＴドライバ電源端子である。ＶＲＥＧ端子は、内部定電圧端子である。ＶＣＣ端子は、入力電源端子である。
【００５５】
＜概要＞
ＬＥＤドライバＩＣ１００は、４０Ｖ高耐圧の白色ＬＥＤドライバである。ＬＥＤドライバＩＣ１００は、定電流出力４チャンネルを１チップに内蔵しており、最大１２０ｍＡ／ｃｈの電流供給を行うことができるので高輝度ＬＥＤ駆動に最適である。ＬＥＤドライバＩＣ１００は、昇降圧カレントモードに対応したＤＣ／ＤＣコントローラを内蔵しており、電源電圧に不安定な変動が生じる場合（バッテリへの直接接続時など）であっても、ＬＥＤ段数の制限なく安定した動作を実現することが可能である。ＬＥＤドライバＩＣ１００は、ＬＥＤの調光方式として、ＰＷＭ方式とリニア方式のいずれかを選択することが可能である。ＬＥＤドライバＩＣ１００は、出力ＭＯＳＦＥＴを一部内蔵しているので、セット基板の小面積化に貢献することができる。
【００５６】
＜特長＞
ＬＥＤドライバＩＣ１００の第１の特長は、入力電圧範囲４．５Ｖ〜３０Ｖを実現した点である。第２の特長は、昇降圧カレントモード対応のＤＣ／ＤＣコントローラを内蔵した点である。第３の特長は、ＬＥＤ駆動用電流ドライバを４チャンネル（最大電流能力１２０ｍＡ／ｃｈ）内蔵した点である。第４の特長はＰＷＭ調光（最少パルス幅１μｓ）に対応した点である。第５の特長は、発振周波数精度±５％（＠３００ｋＨｚ）を実現した点である。第６の特長は、各種の保護機能（ＵＶＬＯ、ＯＶＰ、ＴＳＤ、ＯＣＰ、及び、ＳＣＰ）を内蔵した点である。第７の特長は、ＬＥＤ異常状態検出機能（ＬＥＤのオープン／ショート検出機能）を内蔵した点である。第８の特長は、パッケージとして、ＨＴＳＳＯＰ［Heat-sink Thin-Shrink Small Outline Package］−Ｂ２８、または、ＶＱＦＮ［Very Thin Quad Flat Non-leaded］０２８Ｖ５０５０を採用した点である。
【００５７】
＜用途＞
ＬＥＤドライバＩＣ１００は、ディスプレイオーディオ用や中小型ＬＣＤパネル用の光源駆動手段として好適に用いることができる。
【００５８】
＜５Ｖ定電圧（ＶＲＥＧ）＞
ＬＥＤドライバＩＣ１００は、ＶＣＣ端子に印加される入力電圧Ｖｉｎから５Ｖの内部定電圧ＶＲＥＧを生成する内部定電圧生成部１０１を有する（ＥＮ＝Ｈ時）。この内部定電圧ＶＲＥＧは、ＬＥＤドライバＩＣ１００に含まれる内部回路の電源として使用されるとともに、ＬＥＤドライバＩＣ１００の外部で端子をハイレベル電圧に固定するときにも使用される。内部定電圧ＶＲＥＧは、ＵＶＬＯ部１０２によって監視されており、Ｖｉｎ＞４．０ＶかつＶＲＥＧ＞３．５Ｖで内部回路が動作し始め、Ｖｉｎ＜３．５ＶまたはＶＲＥＧ＜２．０Ｖになると内部回路が動作を停止する。ＶＲＥＧ端子には、回路動作を安定化させるために、位相補償用キャパシタＣ２（例えば２．２μＦ）を接続することが望ましい。
【００５９】
＜定電流ドライバ＞
ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４のうち、定電流ドライバ１２１からの出力電流ＩＬＥＤを流さない出力端子（延いては点灯させない発光ダイオード列）がある場合には、ＬＥＤＥＮ１端子とＬＥＤＥＮ２端子を用いて、ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４に対する電流出力を各個にオフすることが可能である。
【００６０】
図２は、ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２の入力論理と、ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４のオン／オフ状態との相関関係を示す真理値表である。
【００６１】
ＬＥＤＥＮ１端子及びＬＥＤＥＮ２端子は、ＬＥＤドライバＩＣ１００の内部でプルダウンされており、オープン状態ではいずれもローレベル（ＬＥＤ１端子〜ＬＥＤ４端子に全て出力電流ＩＬＥＤを流す状態）となる。従って、ＬＥＤ１端子〜ＬＥＤ４端子の中で使用しない端子がある場合には、ＬＥＤＥＮ１端子及びＬＥＤＥＮ２端子の一方または両方をＶＲＥＧ端子と接続することにより、端子電圧をハイレベルに固定すればよい。
【００６２】
なお、ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２を用いることなく、使用しないＬＥＤ出力端子をオープンすると、オープン／ショート検出部１２２において、オープン検出が誤動作してしまう。一方、ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２を用いて、使用しないＬＥＤ出力端子に対する電流出力を各個にオフしておくことにより、上記の誤動作を回避することができる。
【００６３】
＜出力電流の設定方法＞
発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れる出力電流ＩＬＥＤは、次の（１）式で算出される。なお、（１）式中のｍｉｎ［ＶＤＡＣ，２．０Ｖ］というパラメータは、ＶＤＡＣ端子電圧と出力電流設定部１２０の内部で予め定められた定電圧ＶＩＳＥＴ（＝２．０Ｖ）のうち、いずれか低い方の電圧である。また、ＲＩＳＥＴというパラメータは抵抗Ｒ６の抵抗値であり、ＧＡＩＮは定電流ドライバ１２１の回路内部で決まる定数である。
【００６４】
ＩＬＥＤ＝ｍｉｎ［ＶＤＡＣ，２．０Ｖ］／ＲＩＳＥＴ×ＧＡＩＮ［Ａ］ … （１）
【００６５】
すなわち、ＩＳＥＴ端子に抵抗Ｒ６をプルダウン接続することにより、抵抗Ｒ６に流れる基準電流ＩＳＥＴの所定ゲイン倍が出力電流ＩＬＥＤの最大値として設定される。
【００６６】
ＶＤＡＣ端子を用いて出力電流ＩＬＥＤを制御する場合、入力範囲は０．０Ｖ〜２．０Ｖの範囲で入力することが望ましい。このような電圧を印加することにより、出力電流ＩＬＥＤを最大値から低減していくことが可能となる。なお、ＶＤＡＣ端子を２．０Ｖ以上とした場合には、上記の（１）式で示したように、定電圧ＶＩＳＥＴ（＝２．０Ｖ）の値が選択されるので、ＶＤＡＣ端子を用いた調光機能が不使用状態となる。ＶＤＡＣ端子を使用しない場合には、誤動作を回避する観点から、ＶＤＡＣ端子をオープンとせず、ＶＲＥＧ端子と接続しておくことが望ましい。
【００６７】
＜ＰＷＭ調光制御＞
ＬＥＤドライバＩＣ１００は、ＶＤＡＣ端子を用いたリニア調光制御のほか、ＰＷＭ端子を用いＰＷＭ調光制御を行うことも可能である。このＰＷＭ調光制御については、ＰＷＭ端子に入力される外部ＰＷＭ信号に基づいて、定電流ドライバ１２１のオン／オフを行うことにより実現される。外部ＰＷＭ信号のデューティ比が出力電流ＩＬＥＤのデューティ比となる。ＰＷＭ調光を行わない場合（デューティ１００％）には、ＰＷＭ端子をハイレベル（例えば定電圧ＶＲＥＧ）に固定すればよい。
【００６８】
＜ＤＣ／ＤＣコントローラ＞
次に、ＬＥＤドライバＩＣ１００のＤＣ／ＤＣコントローラブロック（発振部１０９、スロープ生成部１１０、ＰＷＭコンパレータ１１１、ドライバ制御部１１２、上側ドライバ１１３、トランジスタ１１４、下側ドライバ１１５、トランジスタ１１６、エラーアンプ１１７、及び、ソフトスタート部１１８を含む回路ブロック）について詳述する。
【００６９】
エラーアンプ１１３は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｖｅｒｒを生成する。誤差電圧Ｖｅｒｒの電圧値は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値が基準電圧Ｖｒｅｆよりも低いほど高レベルとなる。
【００７０】
ＰＷＭコンパレータ１１１は、誤差電圧Ｖｅｒｒと三角波電圧Ｖｓｌｐとを比較して内部ＰＷＭ信号を生成する。内部ＰＷＭ信号は、誤差電圧Ｖｅｒｒが三角波電圧Ｖｓｌｐよりも高ければハイレベルとなり、誤差電圧Ｖｅｒｒが三角波電圧Ｖｓｌｐよりも低ければローレベルとなる。
【００７１】
ドライバ制御部１１２は、内部ＰＷＭ信号に基づいてトランジスタＮ１、１１４及び１１６のオン／オフ制御を行う。具体的に述べると、ドライバ制御部１１２は、内部ＰＷＭ信号がハイレベルであるときに、トランジスタＮ１及び１１６をオンとし、トランジスタ１１４をオフとする。逆に、ドライバ制御部１１２は、内部ＰＷＭ信号がローレベルであるときに、トランジスタＮ１及び１１６をオフとし、トランジスタ１１４をオンとする。
【００７２】
トランジスタＮ１及び１１６がオンされてトランジスタ１１４がオフされると、入力電圧Ｖｉｎの印加端から抵抗Ｒ３、トランジスタＮ１、インダクタＬ１、及び、トランジスタ１１６を介して接地端に至る経路で電流が流れ、インダクタＬ１に電気エネルギが蓄えられる。このとき、キャパシタＣ３に電荷が蓄積されていた場合には、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノードに対して、キャパシタＣ３から出力電流ＩＬＥＤが流れることになる。なお、ダイオードＤ２は逆バイアス状態となっているので、キャパシタＣ３からトランジスタ１１６に向けて電流が流れ込むことはない。
【００７３】
トランジスタＮ１及び１１６がオフされてトランジスタ１１４がオンされると、インダクタＬ１に生じた逆起電力により、接地端からトランジスタ１１４、インダクタＬ１、及び、ダイオードＤ２を介する経路で電流が流れる。この電流は、出力電流ＩＬＥＤとして発光ダイオード列ＬＥＤ１〜ＬＥ４に流れ込むとともに、キャパシタＣ３を介して接地端にも流れ込み、キャパシタＣ３を充電することになる。
【００７４】
上記の動作が繰り返されることにより、発光ダイオード列ＬＥＤ１〜ＬＥＤ４には、入力電圧Ｖｉｎを昇降圧して得られた出力電圧Ｖｏｕｔが供給される。
【００７５】
なお、トランジスタＮ１のデューティ比（一周期に占めるオン期間の割合）が５０％よりも小さければ、入力電圧Ｖｉｎの降圧動作が行われることになり、トランジスタＮ１のデューティ比が５０％よりも大きければ、入力電圧Ｖｉｎの昇圧動作が行われることにある。このように、ＬＥＤドライバＩＣ１００であれば、簡易な構成でありながら、容易かつ適切に、その昇降圧動作を切り換えることが可能となる。
【００７６】
従って、ＬＥＤドライバＩＣ１００であれば、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも高いか低いかに依ることなく、常に所望の出力電圧Ｖｏｕｔを得ることが可能となる。例えば、出力電圧Ｖｏｕｔの所望値が１６Ｖであるのに対して、入力電圧Ｖｉｎが６〜１８Ｖの範囲で変動する場合であっても、所望の出力電圧Ｖｏｕｔを得ることが可能となる。このような構成は、例えば、バッテリから直接供給される入力電圧Ｖｉｎに対応する必要のあるアプリケーション（例えばカーナビモニタのバックライト制御用ＬＥＤドライバＩＣ）に好適である。
【００７７】
また、ＬＥＤドライバＩＣ１００では、トランジスタ１１６のスイッチング制御を行う手段として、ブースト電圧ＢＯＯＴを受けて動作する上側ドライバ１１３とは別に、内部定電圧ＶＲＥＧを受けて動作する下側ドライバ１１５を有する。このような構成とすることにより、トランジスタ１１６の耐圧を不要に高める必要がなくなる。
【００７８】
また、ＬＥＤドライバＩＣ１００は、軽負荷時或いは無負荷時におけるリンギング防止手段としてトランジスタ１１４を有する。トランジスタ１１４の電流能力は、不要なチップ面積の増大や変換効率の低下を招かぬように、リンギングノイズという微小電流を引き抜き得る必要最小限に設計することが望ましい。トランジスタ１１４は、トランジスタＮ１及び１１６とは、相補的（排他的）にスイッチング制御される。
【００７９】
このような構成とすることにより、軽負荷時や無負荷時に、出力電流ＩＬＥＤが低下してリンギングと呼ばれる波形の乱れが生じる状態（いわゆる不連続モード）に陥った場合であっても、トランジスタ１１４を介してリンギングノイズを接地端に逃がすことができるので、昇降圧動作の安定性を高めることが可能となる。
【００８０】
なお、上記の説明中で用いた「相補的（排他的）」という文言は、トランジスタＮ１及び１１６とトランジスタ１１４のオン／オフが完全に逆転している場合のほか、貫通電流防止等の観点から、トランジスタＮ１及び１１６とトランジスタ１１４の同時オフ期間が設けられている場合をも含むものとする。
【００８１】
＜発光ダイオード列＞
ＬＥＤドライバＩＣ１００では、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソード電圧（ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４）が各々検出され、その最低値が基準電圧Ｖｒｅｆ（＝１．０Ｖ）と一致するように、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノード電圧（出力電圧Ｖｏｕｔ）が制御される。
【００８２】
例えば、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の順方向降下電圧ＶＦ１〜ＶＦ４（各列に含まれるＬＥＤ素子の順方向降下電圧ＶＦを合計した値）のうち、発光ダイオード列ＬＥＤ１の順方向降下電圧ＶＦ１が最も大きい場合には、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４のうち、ＬＥＤ端子電圧ＶＬＥＤ１が最低値となる。従って、ＬＥＤ端子電圧ＶＬＥＤ１が基準電圧Ｖｒｅｆ（＝１．０Ｖ）と一致した電圧値となり、ＬＥＤ端子電圧ＶＬＥＤ２〜ＶＬＥＤ４は基準電圧Ｖｒｅｆよりも高い電圧値となる。
【００８３】
なお、列毎の順方向降下電圧ＶＦ１〜ＶＦ４が大きく異なっていると、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４のいずれかがショート検出電圧ＶＤＳＨＴ（＝４．５Ｖ）を上回ってしまい、ＬＥＤショートを誤検出してしまう。そのため、列毎の順方向降下電圧ＶＦ１〜ＶＦ４については、次の（２）式に基づいて、バラツキ許容電圧Ｖｐｅｒ（＝３．５Ｖ）が設定される。
【００８４】
Ｖｐｅｒ＝ＶＤＳＨＴ−Ｖｒｅｆ … （２）
【００８５】
また、オープン／ショート検出部１２２におけるオープン検出の際には、ＯＶＰ部１０４における過電圧検出電圧（＝２．０Ｖ）の８５％がオープン検出電圧（＝１．７Ｖ）として設定される。これを、出力電圧Ｖｏｕｔに換算して考えると、通常動作時における出力電圧Ｖｏｕｔの最大値が３０．６Ｖ＝３６Ｖ×０．８５となる。従って、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に含まれるＬＥＤ素子の直列数Ｎは、出力電圧Ｖｏｕｔの最大値３０．６ＶをＬＥＤ素子１つ分の順方向降下電圧ＶＦで除した値（３０．６／ＶＦ）よりも小さくなるように制限が掛かる。
【００８６】
＜過電圧保護回路について＞
ＯＶＰ端子には、抵抗Ｒ１と抵抗Ｒ２との接続ノードから引き出される出力電圧Ｖｏｕｔの分圧電圧が入力される。過電圧検出電圧は、発光ダイオード列ＬＥＤの直列数Ｎと順方向降下電圧ＶＦのバラツキ許容電圧Ｖｐｅｒを鑑みて適宜決定すればよい。過電圧検出電圧を決定する際、オープン検出電圧（＝過電圧検出電圧の８５％）も考慮して決定することが望ましい。ＯＶＰ部１０４が一旦保護動作を発動した後は、出力電圧Ｖｏｕｔが過電圧検出電圧の７２．５％まで低下したときに、その保護動作が解除される。抵抗Ｒ１の抵抗値をＲＯＶＰ１とし、抵抗Ｒ２の抵抗値をＲＯＶＰ２とすると、次の（３）式が成立する。従って、例えば、ＲＯＶＰ１＝３３０ｋΩ、ＲＯＶＰ２＝２２ｋΩに設定すると、Ｖｏｕｔが３２Ｖ以上となったときに、ＯＶＰ部１０４の保護動作が発動する。
【００８７】
Ｖｏｕｔ≧｛（ＲＯＶＰ１＋ＲＯＶＰ２）／ＲＯＶＰ２｝×２．０Ｖ … （３）
【００８８】
＜昇降圧ＤＣ／ＤＣコンバータの発振周波数ＦＯＳＣについて＞
ＲＴ端子に接続される抵抗Ｒ４の抵抗値を調整することにより、発振部１０９の内部キャパシタに対する充放電電流が決定され、スロープ電圧Ｖｓｌｐの発振周波数（延いては昇降圧ＤＣ／ＤＣコンバータの発振周波数ＦＯＳＣ）を設定することができる。ＲＴ端子に外部接続される抵抗Ｒ４の抵抗値については、次の（４）式を参考に設定すればよい。
【００８９】
ＦＯＳＣ＝（２００×１０９／ＲＴ［Ω］）×α［ｋＨｚ］ … （４）
【００９０】
なお、上記（４）式中において、２００×１０９［Ｖ／Ａ／Ｓ］は回路内部で決まる定数（±５％）であり、αは補正係数である（ＲＴ：α＝４７ｋΩ：０．９４、５０ｋΩ：０．９８、６０ｋΩ：０．９８５、７０ｋΩ：０．９９、８０ｋΩ：０．９９４、９０ｋΩ：０．９９６、１００ｋΩ：１．０、１５０ｋΩ：１．０１、２００ｋΩ：１．０２、３００ｋΩ：１．０３、４００ｋΩ：１．０４、５００ｋΩ：１．０４５）。
【００９１】
＜外部同期発振周波数ＦＳＹＮＣについて＞
ＬＥＤドライバＩＣ１００は、昇降圧ＤＣ／Ｄコンバータを外部同期させるためのクロック入力を受け付けるＳＹＮＣ端子を備えている。ただし、ＳＹＮＣ端子にクロック入力を行っているときに、途中で内部発振に切り替えるなどの動作を行うべきではない。ＳＹＮＣ端子をハイレベルからローレベル固定に切り替えた後、発振部１０９が動作し始めるまで約３０μｓｅｃ程度の遅延時間がある。ＳＹＮＣ端子に入力されたクロックは立ち上がりエッジのみ有効となっている。また、外部入力周波数が内部発振周波数に比べて遅い場合は、上記の遅延時間後、発振部１０９が動作し始めるので、そのような入力は避けるべきである。
【００９２】
上記したように、ＬＥＤドライバＩＣ１００では、ＲＴ端子またはＳＹＮＣ端子を用いて、ＤＣ／ＤＣコンバータブロックの発振周波数ＦＯＳＣを任意にかつ高精度に可変制御することが可能である。例えば、カーナビモニタのバックライト制御手段として、ＬＥＤドライバＩＣ１００を用いている場合、ラジオ受信周波数の切替制御に合わせてＳＹＮＣ端子から外部同期発振周波数ＦＳＹＮＣを適宜設定してやれば、ＤＣ／ＤＣコンバータブロックの発振周波数ＦＯＳＣがラジオノイズの周波数帯に重なることを回避することができるので、ラジオの受信品質を損わずに、カーナビモニタのバックライト制御を行うことが可能となる。
【００９３】
＜ソフトスタートＳＳについて＞
ＬＥＤドライバＩＣ１００では、起動時の電流に制限をかけながら緩やかに出力電圧Ｖｏｕｔが立ち上がるため、出力電圧Ｖｏｕｔのオーバーシュートや突入電流を防ぐことができる。また、ＯＣＰ検出時やＯＶＰ検出時には、ＳＳ端子電圧がローレベルにリセットされるので、スイッチングが停止され、再復帰動作が開始される。
【００９４】
＜自己診断機能＞
図３は、ＦＡＩＬ１出力機能を説明するためのブロック図であり、図４は、ＦＡＩＬ２出力機能を説明するためのブロック図である。ＬＥＤドライバＩＣ１００は、ＩＣに内蔵されている保護回路動作状態をＦＡＩＬ１端子及びＦＡＩＬ２端子（いずれもオープンドレイン形式）に出力する。ＦＡＩＬ１端子の出力信号は、ＵＶＬＯ、ＴＳＤ、ＯＶＰ、ＳＣＰのいずれかが動作したときにローレベルとなる。ＦＡＩＬ２端子の出力信号は、ＬＥＤのオープン検出またはショート検出のいずれかが動作したときにローレベルとなる。
【００９５】
＜保護回路動作＞
低電圧誤動作防止回路（ＵＶＬＯ部１０２）は、入力電圧Ｖｉｎが３．５Ｖ以下となったとき、または、内部定電圧ＶＲＥＧが２．０Ｖ以下となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。温度保護回路（ＴＳＤ部１０３）は、ＩＣのジャンクション温度が１７５℃以上となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。なお、ＴＳＤ部１０３は、ＩＣのジャンクション温度が１５０℃以下となったときに、回路動作を復帰させる。過電流保護回路（ＯＣＰ部１０６）は、パワーＦＥＴ（トランジスタＮ１）に流れる電流をハイサイド側検出抵抗Ｒ３によって電圧信号として検出し、ＣＳ端子電圧がＶＣＣ−０．６Ｖ以下となったときに過電流保護をかける。過電流保護がかかると、ＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。過電圧保護回路（ＯＶＰ部１０４）は、ＤＣ／ＤＣの出力電圧ＶｏｕｔをＯＶＰ端子電圧により検出し、ＯＶＰ端子電圧が２．０Ｖ以上となったときに過電圧保護をかける。過電圧保護がかかると、ＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。
【００９６】
＜出力短絡保護回路＞
ＬＥＤドライバＩＣ１００には、図１で描写されていない出力短絡保護回路（ＳＣＰ）が内蔵されている。出力短絡保護回路（ＳＣＰ）では、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が０．３Ｖ以下になると、内蔵されているカウンタ動作が開始され、約１００ｍｓ（ＦＯＳＣ：２０００ｋＨｚ時）経過後にラッチがかかり回路がシャットダウンされる。１００ｍｓ以内にＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が０．３Ｖ以上になるとカウンタはリセットされる。発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノード側（ＤＣ／ＤＣ出力端側）が地絡したとき、出力電流ＩＬＥＤはオフとなり、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４はローレベルとなる。また、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソード側が地絡した場合にも、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４はローレベルとなる。従って、出力短絡保護回路（ＳＣＰ）は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノード／カソード双方の地絡保護に対応している。
【００９７】
＜ＬＥＤオープン検出回路＞
オープン／ショート検出部１２２のＬＥＤオープン検出回路（ＯＰＥＮ）では、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が０．３Ｖ以下で、かつ、ＯＶＰ端子電圧が１．７Ｖ以上のときに、ＬＥＤオープン検出がかかり、オープンとなった発光ダイオード列のみラッチオフとなる。
【００９８】
＜ＰＷＭオフ検出回路＞
制御ロジック部１０５は、ＰＷＭオフ検出回路を備えており、所定時間に亘って外部ＰＷＭ信号がローレベルに維持されていることが確認されたときに、ＬＥＤドライバＩＣ１００を省電力モード（スリープモード）に移行する。このような構成とすることにより、ＬＥＤドライバＩＣ１００の省電力化を実現することが可能となる。なお、制御ロジック部１０５は、ＥＮ端子に入力されるイネーブル信号がハイレベル（イネーブル時の論理レベル）とされた後、内蔵されているカウンタ動作を開始し、約１００ｍｓ（ＦＯＳＣ：２０００ｋＨｚ時）経過後にＰＷＭオフ検出回路を動作させる。
【００９９】
＜出力電圧放電回路＞
ＬＥＤドライバＩＣ１００は、出力電圧放電回路（図１では不図示）を備えている。ＶＤＩＳＣ端子を出力電圧Ｖｏｕｔの印加端に接続することにより、イネーブル信号や各種保護動作に応じてＤＣ／ＤＣコントローラブロックがシャットダウンされる際に、キャパシタＣ３の残留電荷を素早く放電して、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のちらつきを防止することができる。
【０１００】
＜ＬＥＤショート検出部＞
オープン／ショート検出部１２２のＬＥＤショート検出回路（ＳＨＯＲＴ）では、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が４．５Ｖ以上で、かつ、ＯＶＰ端子電圧が１．６Ｖ以下のときに、内蔵されているカウンタ動作が開始され、約１００ｍｓ（ＦＯＳＣ＝３００ｋＨｚ時）経過後にラッチがかかり、ショート検出された発光ダイオード列のみラッチオフされる。ＰＷＭ調光時には、外部ＰＷＭ信号がハイレベルであるときにのみ、ＬＥＤショート検出動作が有効となるように、ＬＥＤショート検出信号がマスクされており（図４を参照）、ＬＥＤショート検出後、約１００ｍｓ（ＦＯＳＣ＝３００ｋＨｚ時）経過後に回路がラッチオフされる。１００ｍｓ以内にＬＥＤショート検出条件が解除されると、カウンタはリセットされる。カウンタの周波数は、ＲＴ端子を用いて決定される周波数となり、３２７７０カウントでラッチがかかる。
【０１０１】
なお、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の順方向降下電圧ＶＦに大きなばらつきがある場合には、ＬＥＤショート検出が誤動作するおそれがある。そのため、ＬＥＤショート検出機能を使用しない場合には、ＬＥＤドライバＩＣ１００の起動前にＳＨＤＥＴＥＮ端子をハイレベル（ＶＲＥＧ）とすることにより、ショート検出機能をオフ（ディセーブル）とすることができる。一方、ＳＨＤＥＴＥＮ端子をローレベル（ＧＮＤショートまたはオープン状態）とすることにより、ＬＥＤショート検出機能をオン（イネーブル）とすることができる。ただし、ＬＥＤドライバＩＣ１００の動作中にＳＨＤＥＴＥＮ端子のＨ／Ｌを切り替えることは避けるべきである。
【０１０２】
＜全ての異常条件について＞
図５は、ＬＥＤドライバＩＣ１００の保護機能一覧表である。ＵＶＬＯ検出条件はＶｉｎ＜３．５ＶまたはＶＲＥＧ＜２．０Ｖであり、ＵＶＬＯ解除条件はＶｉｎ＞４．０ＶかつＶＲＥＧ＞３．５Ｖである。ＵＶＬＯ検出時動作は、全ブロック（ＲＥＧ以外）のシャットダウンである。ＴＳＤ検出条件はＴｊ＞１７５℃であり、ＴＳＤ解除条件はＴｊ＜１５０℃である。ＴＳＤ検出時動作は全ブロック（ＲＥＧ以外）のシャットダウンである。ＯＶＰ検出条件はＶＯＶＰ＞２．０Ｖであり、ＯＶＰ解除条件はＶＯＶＰ＜１．４５Ｖである。ＯＶＰ検出時動作は、ＳＳ端子の電荷引き抜き（ディスチャージ）である。ＯＣＰ検出条件はＶＣＳ≦ＶＣＣ−０．６Ｖであり、ＯＣＰ解除条件はＶＣＳ＞ＶＣＣ−０．６Ｖである。ＯＣＰ検出時動作は、ＳＳ端子の電荷引き抜き（ディスチャージ）である。ＳＣＰ検出条件はＶＬＥＤ１〜ＶＬＥＤ４＜０．３Ｖ（１００ｍｓディレイ、３００ｋＨｚ時）であり、ＳＣＰ解除条件はＥＮ入力またはＵＶＬＯ解除である。ＳＣＰ検出時動作はディレイカウンタによる所定時間カウント後のラッチオフ（ＲＥＧ以外）である。ＬＥＤオープン保護検出条件はＶＬＥＤ１〜ＶＬＥＤ４＜０．３ＶかつＶＯＶＰ＞１．７Ｖであり、ＬＥＤオープン保護解除条件はＥＮ入力またはＵＶＬＯ解除である。ＬＥＤオープン保護検出時動作は、検出ＬＥＤチャンネルのみオフ（オフラッチ）である。ＬＥＤショート保護検出条件はＶＬＥＤ１〜ＶＬＥＤ４＞４．５ＶかつＶＯＶＰ＜１．６Ｖであり、ＬＥＤショート保護解除条件はＥＮ入力またはＵＶＬＯ解除である。ＬＥＤショート保護検出時動作は、検出ＬＥＤチャンネルのみオフ（タイマーディレイオフラッチ）である。
【０１０３】
＜保護シーケンス＞
図６は、保護シーケンスを説明するためのタイムチャートである。（＊１）について、ＶＣＣ投入から動作電圧範囲への到達後にＶＤＡＣの電圧固定を行い、その後にＥＮを投入することが望ましい。（＊２）について、ＰＷＭ及びＳＹＮＣはＶＲＥＧ≧４．６Ｖで投入することが望ましい。ＰＷＭ及びＳＹＮＣの投入順序は不問である。（＊３）について、ＦＯＳＣ＝２０００ｋＨｚのときには約１００ｍｓの遅延が生じる。（＊４）については、ＦＡＩＬ１端子を外部電圧でプルアップしているときの様子が描写されている。
【０１０４】
丸付き数字（１）については、ＬＥＤ２端子がオープンモードであるときの様子が描写されている。ＶＬＥＤ２＜０．３ＶかつＶＯＶＰ＞１．７Ｖが検出されたときに、ＬＥＤ２がオフとされて、ＦＡＩＬ２がローレベルとされる。
【０１０５】
丸付き数字（２）については、ＬＥＤ３端子がショートモードであるときの様子が描写されている。ＶＬＥＤ３＞４．５ＶかつＶＯＶＰ＜１．６Ｖが検出されてから約１００ｍｓが経過した後に、ＬＥＤ３がオフとされる。
【０１０６】
丸付き数字（３）については、ＬＥＤ４端子がＧＮＤショートモードであるときの様子が描写されている。Ｖｏｕｔが上昇してＶＯＶＰ＞２．０Ｖが検出されると、ＳＳ端子電圧が引き抜かれて、ＦＡＩＬ１がローレベルとされる。また、ＶＬＥＤ４＜０．３Ｖ検出後、約１００ｍｓが経過した後に、シャットダウンが行われる。
【０１０７】
＜ブロック図（第２構成例）＞
図７は、ＬＥＤドライバ１００の第２構成例（昇圧アプリケーション構成）を示す回路ブロック図である。第２構成例では、昇圧アプリケーションを実現するために、図１のトランジスタＮ１、ダイオードＤ１、及び、キャパシタＣ４が取り除かれており、インダクタＬ１と抵抗Ｒ３が直接的に接続されている。
【０１０８】
＜ブロック図（第３構成例）＞
図８は、ＬＥＤドライバ１００の第３構成例（降圧アプリケーション構成）を示す回路ブロック図である。第３構成例では、降圧アプリケーションを実現するために、図１のダイオードＤ２が取り除かれており、ＯＵＴＬ端子がオープンとされている。
【０１０９】
＜液晶表示装置＞
図９は、液晶表示装置の第１実施形態を示すブロック図である。第１実施形態の液晶表示装置Ｘは、ＬＥＤ駆動装置Ａと、出力段Ｂと、ＬＥＤバックライトＣと、液晶表示パネルＤと、を有する。
【０１１０】
ＬＥＤ駆動装置Ａは、先出のＬＥＤドライバＩＣ１００に相当する半導体集積回路装置であり、ＤＣ／ＤＣコントローラＡ１と、出力電流ドライバＡ２と、出力放電回路Ａ３とを有する。
【０１１１】
出力段Ｂは、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成してＬＥＤバックライトＣに供給するディスクリート回路である。出力段Ｂとしては、昇降圧型（図１）、昇圧型（図７）、及び、降圧型（図８）のいずれを用いても構わない。
【０１１２】
ＬＥＤバックライトＣは、複数のＬＥＤ素子を直列ないし並列に接続したＬＥＤアレイ（図９では６段直列×４列並列）であり、液晶表示パネルＤを背面から照射する。
【０１１３】
液晶表示パネルＤは、映像信号に応じてその光透過率が変化する液晶素子を画素として用いた映像出力手段である。
【０１１４】
ＤＣ／ＤＣコントローラＡ１は、ＬＥＤバックライトＣから入力されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と所定の基準電圧Ｖｒｅｆとを一致させるように出力段Ｂを制御する。ＤＣ／ＤＣコントローラＡ１は、ＬＥＤドライバＩＣ１００（図１）のＤＣ／ＤＣコントローラブロック（発振部１０９、スロープ生成部１１０、ＰＷＭコンパレータ１１１、ドライバ制御部１１２、上側ドライバ１１３、トランジスタ１１４、下側ドライバ１１５、トランジスタ１１６、エラーアンプ１１７、及び、ソフトスタート部１１８を含む回路ブロック）に相当し、その動作は先述の通りであるため、重複した説明は割愛する。なお、ＤＣ／ＤＣコントローラＡ１は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電圧Ｖｏｕｔの生成可否を決定する。
【０１１５】
出力電流ドライバＡ２は、ＬＥＤバックライトＣの出力電流ＩＬＥＤを生成する。出力電流ドライバＡ２は、ＬＥＤドライバＩＣ１００（図１）の出力電流ドライバ１２１に相当し、その動作は先述の通りであるため、重複した説明は割愛する。なお、出力電流ドライバＡ２は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電流ＩＬＥＤの生成可否を決定する。
【０１１６】
出力放電回路Ａ３は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電圧Ｖｏｕｔ及び出力電流ＩＬＥＤの生成動作が停止されたときに、出力電圧Ｖｏｕｔの放電を行う。
【０１１７】
図１０は、出力放電回路Ａ３の一動作例を示すタイムチャートであり、上から順に、イネーブル信号ＥＮ（またはシャットダウン信号ＳＨＤＮ）、自然放電時の出力電圧Ｖｏｕｔ、及び、出力放電時の出力電圧Ｖｏｕｔが描写されている。
【０１１８】
イネーブル信号ＥＮ（またはシャットダウン信号ＳＨＤＮ）に基づいて、出力電圧Ｖｏｕｔの生成動作が停止されたときに、出力電圧Ｖｏｕｔの自然放電のみを行っていた従来構成では、出力電圧Ｖｏｕｔが目標電圧値から所定値（−６３．２％）に低下するまでの放電時間ｔ１として、数ｓｅｃオーダの時間を要していた。そのため、ＬＥＤ駆動装置Ａのシャットダウン時などには、残留する出力電圧ＶｏｕｔによってＬＥＤバックライトＣの意図しない発光を生じるおそれがあった。特に、ＬＥＤ駆動装置Ａがシャットダウンと自己復帰を短期間に繰り返す場合には、ＬＥＤバックライトＣの意図しない発光が繰り返されるので、ＬＥＤバックライトＣのフリッカ（ちらつき）を生じるおそれがあった。
【０１１９】
これに対して、出力放電回路Ａ３を備えた構成であれば、イネーブル信号ＥＮ（またはシャットダウン信号ＳＨＤＮ）に基づいて、出力電圧Ｖｏｕｔの生成動作が停止されたとき、数ｍｓｅｃオーダの放電時間ｔ２で出力電圧Ｖｏｕｔを急速に放電することができるので、ＬＥＤバックライトＣの意図しない発光やフリッカを防止することが可能となる。
【０１２０】
図１１Ａは、出力放電回路Ａ３の第１構成例を示す回路図である。第１構成例の出力放電回路Ａ３は、Ｎチャネル型ＭＯＳ電界効果トランジスタＡ３１と、ＮＡＮＤゲートＡ３２を含む。トランジスタＡ３１のドレインは、ＶＤＩＳＣ端子（出力電圧Ｖｏｕｔの印加端）に接続されている。トランジスタＡ３１のソースは、接地端に接続されている。トランジスタＡ３１のゲートは、ＮＡＮＤゲートＡ３２の出力端に接続されている。ＮＡＮＤゲートＡ３２の第１入力端は、イネーブル信号ＥＮの印加端に接続されている。ＮＡＮＤゲートＡ３２の第２入力端は、シャットダウン信号ＳＨＤＮ（先述の異常信号ＦＡＩＬ１や異常信号ＦＡＩＬ２に相当）の印加端に接続されている。
【０１２１】
イネーブル信号ＥＮ及びシャットダイン信号ＳＨＤＮの両方がハイレベル（イネーブル時／非シャットダウン時の論理レベル）とされている場合、ＮＡＮＤゲートＡ３２から出力されるゲート信号Ｇ１がローレベルとなるので、トランジスタＡ３１がオフとなり、ＶＤＩＳＣ端子と接地端との間が遮断される。従って、出力電圧Ｖｏｕｔは放電されることなくＬＥＤバックライトＣに供給される。
【０１２２】
一方、イネーブル信号ＥＮ及びシャットダイン信号ＳＨＤＮのうち、少なくとも一方がハイレベル（イネーブル時／非シャットダウン時の論理レベル）からローレベル（ディセーブル時／シャットダウン時の論理レベル）に立ち下げられた場合、ＮＡＮＤゲートＡ３２から出力されるゲート信号Ｇ１がハイレベルとなるので、トランジスタＡ３１がオンとなり、ＶＤＩＳＣ端子と接地端との間が導通される。従って、出力電圧Ｖｏｕｔは急速に放電される。なお、第１構成例の出力放電回路Ａ３では、出力段Ｂに含まれる出力キャパシタの容量値とトランジスタＡ３１のオン抵抗値に応じた時定数に基づいて出力電圧Ｖｏｕｔの放電が行われる。
【０１２３】
図１１Ｂは、出力放電回路Ａ３の第２構成例を示す回路図である。第２構成例の出力放電回路Ａ３は、基本的に第１構成例と同様の構成から成り、Ｎチャネル型電界効果トランジスタＡ３３とツェナダイオードＡ３４を追加した点に特徴を有する。
【０１２４】
トランジスタＡ３３は、ＶＤＩＳＣ端子とトランジスタＡ３１のドレインとの間に挿入されて、トランジスタＡ３１のドレイン電圧をバイアスする。接続関係について具体的に述べると、トランジスタＡ３３のドレインは、ＶＤＩＳＣ端子に接続されている。トランジスタＡ３３のソースは、トランジスタＡ３１のドレインに接続されている。トランジスタＡ３３のゲートは、トランジスタＡ３１のゲートに接続されている。
【０１２５】
ツェナダイオードＡ３４は、トランジスタＡ３１のゲートと接地端との間に挿入されてトランジスタＡ３１のゲート電圧をツェナ降伏電圧（例えば５Ｖ）にクランプする。接続関係について具体的に述べると、ツェナダイオードＡ３４のカソードは、トランジスタＡ３１のゲートに接続されている。ツェナダイオードＡ３４のアノードは、接地端に接続されている。
【０１２６】
第２構成例の出力放電回路Ａ３では、出力電圧Ｖｏｕｔの放電時（ゲート信号Ｇ１のハイレベル時）において、トランジスタＡ３１のゲート・ソース間電圧を５Ｖに固定し、かつ、トランジスタＡ３１のドレイン・ソース間電圧を５Ｖ−Ｖｔｈ（ただし、ＶｔｈはトランジスタＡ３３のゲート・ソース間降下電圧）に固定することができる。従って、第２構成例の出力放電回路Ａ３であれば、放電電流を一定値に維持することができるので、リニアな特性で出力電圧Ｖｏｕｔの放電を行うことが可能となる（図１０を参照）。
【０１２７】
リニア放電を行う第２構成例は、ＣＲ放電を行う第１構成例と比べて、出力キャパシタの微小電荷を迅速に放電することができるので、ＬＥＤバックライトＣを迅速かつ確実に消灯することが可能となる。
【０１２８】
図１２は、トランジスタＡ３１と配線層Ｌとの積層例を示す平面図である。トランジスタＡ３１及びＡ３２は、出力電圧Ｖｏｕｔの放電経路を導通／遮断するためのスイッチ素子であり、その特性はさほど重要でない。そこで、ＬＥＤ駆動装置Ａでは、図１２に示すように、トランジスタＡ３１及びＡ３２のうち、少なくとも一方の上層に配線層Ｌが積層形成されている。このような構成とすることにより、配線層Ｌの敷設時におけるレイアウトの自由度を高めることが可能となる。
【０１２９】
図１３は、液晶表示装置の第２実施形態を示すブロック図である。第２実施形態の液晶表示装置Ｘは、基本的に第１実施形態と同様の構成から成り、ＬＥＤ駆動装置Ａに集積化されたＬＥＤショート検出回路Ａ４に新規な特徴部分を有する。そこで、第１実施形態と同一の構成要素については、図９と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【０１３０】
ＬＥＤショート検出回路Ａ４は、ＬＥＤバックライトＣのカソードから帰還入力されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４を監視して、ＬＥＤショート検出を行う回路ブロック（図１のオープン／ショート検出部１２２の一部に相当）である。
【０１３１】
ただし、ＬＥＤバックライトＣを形成する発光ダイオード列毎の順方向降下電圧ＶＦ１〜ＶＦ４に大きなばらつきがある場合には、ＬＥＤショート検出が誤動作するおそれがある。例えば、ＬＥＤ素子の順方向降下電圧ＶＦについて、その規格値を３．５Ｖ、ばらつきを±０．５Ｖとし、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４と比較参照される基準電圧Ｖｒｅｆを１．０Ｖとした場合を考える。
【０１３２】
この場合、第１列目の発光ダイオード列を形成する６つの発光ダイオードの順方向降下電圧ＶＦが全て小さい側（３．０Ｖ）にばらついたとすると、これを発光駆動するために必要なトータルの順方向降下電圧ＶＦ１は１８Ｖ（＝３．０Ｖ×６段）となる。一方、第２列目の発光ダイオード列を形成する６つの発光ダイオードの順方向降下電圧ＶＦが全て大きい側（４．０Ｖ）にばらついたとすると、これを発光駆動するために必要なトータルの順方向降下電圧ＶＦ２は２４Ｖ（＝４．０Ｖ×６段）となる。すなわち、第１列目の順方向降下電圧ＶＦ１と第２列目の順方向降下電圧ＶＦ２との間には、６Ｖの差が生じる。
【０１３３】
第３列目と第４列目の発光ダイオード列を形成する発光ダイオードの順方向降下電圧ＶＦがいずれも規格値であるとすると、ＤＣ／ＤＣコントローラＡ１は、第２列目のＬＥＤ端子電圧ＶＬＥＤ２が基準電圧Ｖｒｅｆ（＝１．０Ｖ）と一致するように、出力電圧Ｖｏｕｔの帰還制御を行う。従って、出力電圧Ｖｏｕｔは２５Ｖ（＝１．０Ｖ＋２４Ｖ）となるので、第１列目のＬＥＤ端子電圧ＶＬＥＤ１は、７Ｖ（２５Ｖ−１８Ｖ）となる。
【０１３４】
ＬＥＤショート検出回路Ａ４は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４のいずれかが閾値電圧Ｖｔｈ（例えば４．５Ｖ）を上回ると、ＬＥＤショートが生じていると判定してしまうので、上記の場合には、第１列目の発光ダイオード列にショートが生じていると誤判定されてしまう。
【０１３５】
そこで、ＬＥＤショート検出回路Ａ４は、ＬＥＤ駆動装置Ａの外部から入力されるショート検出イネーブル信号ＳＨＤＥＴＥＮに応じて動作可否が制御されるように構成されている。具体的に述べると、ＬＥＤショート検出回路Ａ４は、ショート検出イネーブル信号ＳＨＤＥＴＥＮがローレベル（イネーブル時の論理レベル）であるときにショート検出動作を有効とし、ショート検出イネーブル信号ＳＨＤＥＴＥＮがハイレベル（ディセーブル時の論理レベル）であるときにショート検出動作を無効とする。
【０１３６】
このような構成とすることにより、ＬＥＤバックライトＣを形成する発光ダイオードの順方向降下電圧ＶＦが大きくばらつく場合（例えば、ＬＥＤバックライトＣとして新興国向けの廉価モデルを用いる場合）には、ショート検出イネーブル信号ＳＨＤＥＴＥＮを予めハイレベル（ディセーブル時の論理レベル）としておくことにより、ＬＥＤショート検出の誤動作を回避することができる。
【０１３７】
図１４Ａは、ＬＥＤショート検出回路Ａ４の第１構成例を示す回路図である。第１構成例のＬＥＤショート検出回路Ａ４は、非反転入力端（＋）に印加されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４と、反転入力端（−）に印加される所定の閾値電圧Ｖｔｈとを比較して比較信号Ｓ１（ＬＥＤショート検出信号に相当）を生成する。比較信号Ｓ１は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の少なくとも一つが閾値電圧Ｖｔｈを上回ったときにローレベル（正常時の論理レベル）となり、その余の場合にはハイレベル（異常時の論理レベル）となる。
【０１３８】
また、コンパレータＡ４１は、ショート検出イネーブル信号ＳＨＤＥＴＥＮに応じて動作可否が制御される。具体的に述べると、コンパレータＡ４１は、ショート検出イネーブル信号ＳＨＤＥＴＥＮがローレベル（イネーブル時の論理レベル）であるときには、上記の比較動作を行う一方、ショート検出イネーブル信号ＳＨＤＥＴＥＮがハイレベル（ディセーブル時の論理レベル）であるときには、上記の比較動作を行うことなく、常にローレベル（正常時の論理レベル）の比較信号Ｓ１を出力する。
【０１３９】
図１４Ｂは、ＬＥＤショート検出回路Ａ４の第２構成例を示す回路図である。第２構成例のＬＥＤショート検出回路Ａ４は、ショート検出イネーブル信号ＳＨＤＥＴＥＮによってコンパレータＡ４１の動作可否を制御するのではなく、ショート検出イネーブル信号ＳＨＤＥＴＥＮに応じてコンパレータＡ４１の比較信号Ｓ１をマスクするＯＲゲートＡ４２を含む構成とされている。
【０１４０】
ＯＲゲートＡ４２は、比較信号Ｓ１とショート検出イネーブル信号ＳＨＤＥＴＥＮとの論理和演算を行うことにより、出力信号Ｓ２（ＬＥＤショート検出信号に相当）を生成する。従って、出力信号Ｓ２は、ショート検出イネーブル信号ＳＨＤＥＴＥＮがローレベル（イネーブル時の論理レベル）であるときには、比較信号Ｓ１そのものとなり、ショート検出イネーブル信号ＳＨＤＥＴＥＮがハイレベル（ディセーブル時の論理レベル）であるときには、比較信号Ｓ１に依ることなく常にハイレベル（正常時の論理レベル）となる。
【０１４１】
＜その他の変形例＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１４２】
本発明に係るＬＥＤドライバＩＣは、ディスプレイオーディオ用や中小型ＬＣＤパネル用の光源駆動手段として好適に用いることができる。
【符号の説明】
【０１４３】
１００ ＬＥＤドライバＩＣ（ＬＥＤ駆動装置）
１０１ 内部定電圧生成部
１０２ ＵＶＬＯ部
１０３ ＴＳＤ部
１０４ ＯＶＰ部
１０５ 制御ロジック部
１０６ ＯＣＰ部
１０７ コンパレータ
１０８ シュミットトリガ
１０９ 発振部
１１０ スロープ生成部
１１１ ＰＷＭコンパレータ
１１２ ドライバ制御部
１１３ 上側ドライバ
１１４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１５ 下側ドライバ
１１６ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１７ エラーアンプ
１１８ ソフトスタート部
１１９ シュミットトリガ
１２０ 出力電流設定部
１２１ 定電流ドライバ
１２２ オープン／ショート検出部
１２３、１２４ シュミットトリガ
Ｎ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１〜Ｒ６ 抵抗
Ｃ１〜Ｃ６ キャパシタ
Ｄ１、Ｄ２ ダイオード
Ｌ１ インダクタ
ＬＥＤ１〜ＬＥＤ４ 発光ダイオード列
Ａ ＬＥＤ駆動装置（ＬＥＤドライバＩＣ）
Ａ１ ＤＣ／ＤＣコントローラ
Ａ２ 出力電流ドライバ
Ａ３ 出力放電回路
Ａ３１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ａ３２ ＮＡＮＤゲート
Ａ３３ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ａ３４ ツェナダイオード
Ａ４ ショート検出回路
Ａ４１ コンパレータ
Ａ４２ ＯＲゲート
Ｂ 出力段
Ｃ ＬＥＤバックライト
Ｄ 液晶表示パネル
Ｌ 配線層
Ｘ 液晶表示装置
【技術分野】
【０００１】
本発明は、ＬＥＤ［Light Emitting Diode］の駆動制御を行うＬＥＤ駆動装置、並びにこれを用いた照明装置及び液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、白熱電球や蛍光灯に代わる光源として、消費電力が小さく寿命の長いＬＥＤが様々な用途に供されている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８７６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＬＥＤの駆動制御を行うＬＥＤ駆動装置については、シャットダウン時における出力電荷残留やＬＥＤショート検出機能の誤動作など、解決すべき種々の課題が残されていた。
【０００６】
本明細書中に開示されている種々の技術的特徴のうち、第１の技術的特徴は、シャットダウン時における出力電荷残留を速やかに解消することのできるＬＥＤ駆動装置、並びにこれを用いた照明装置及び液晶表示装置を提供することを目的（第１の目的）とする。
【０００７】
また、本明細書中に開示されている種々の技術的特徴のうち、第２の技術的特徴は、ＬＥＤショート検出機能の誤動作を解消することのできるＬＥＤ駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することを目的（第２の目的）とする。
【課題を解決するための手段】
【０００８】
＜第１の技術的特徴＞
上記第１の目的を達成するために、第１の技術的特徴に係るＬＥＤ駆動装置は、入力電圧から出力電圧を生成してＬＥＤに供給するための出力段を制御するＤＣ／ＤＣコントローラと、前記ＬＥＤの出力電流を生成する出力電流ドライバと、所定の制御信号に基づいて前記出力電圧及び前記出力電流の生成動作が停止されたときに前記出力電圧の放電を行う出力放電回路と、を集積化した構成（第１−１の構成）とされている。
【０００９】
なお、上記第１−１の構成から成るＬＥＤ駆動装置において、前記出力放電回路は、ゲートに印加される前記制御信号に応じて前記出力電圧の印加端と接地端との間を導通／遮断する第１のＮチャネル型電界効果トランジスタを含む構成（第１−２の構成）にするとよい。
【００１０】
また、上記第１−２の構成から成るＬＥＤ駆動装置において、前記出力放電回路はさらに、ドレインが前記出力電圧の印加端に接続され、ソースが前記第１のＮチャネル型電界効果トランジスタのドレインに接続され、ゲートが前記第１のＮチャネル型電界効果トランジスタのゲートに接続された第２のＮチャネル型電界効果トランジスタを含む構成（第１−３の構成）にするとよい。
【００１１】
また、上記第１−３の構成から成るＬＥＤ駆動装置において、前記出力放電回路は、さらに、カソードが前記制御信号の印加端に接続され、アノードが接地端に接続されたツェナダイオードを含む構成（第１−４の構成）にするとよい。
【００１２】
また、上記第１−４の構成から成るＬＥＤ駆動装置において、前記第１及び第２のＮチャネル型電界効果トランジスタのうち、少なくとも一方の上層には、配線層が積層形成されている構成（第１−５の構成）にするとよい。
【００１３】
また、上記第１−１〜第１−５いずれかの構成から成るＬＥＤ駆動装置において、前記制御信号は、前記ＬＥＤ駆動装置のイネーブル信号またはシャットダウン信号である構成（第１−６の構成）にするとよい。
【００１４】
また、第１の技術的特徴に係る照明装置は、上記第１−１〜第１−６いずれかの構成から成るＬＥＤ駆動装置と、前記出力段と、前記ＬＥＤとを有する構成（第１−７の構成）とされている。
【００１５】
また、第１の技術的特徴に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを背面から照射する上記第１−７の構成から成る照明装置と、を有する構成（第１−８の構成）とされている。
【００１６】
＜第２の技術的特徴＞
また、上記第２の目的を達成するために、第２の技術的特徴に係るＬＥＤ駆動装置は、入力電圧から出力電圧を生成してＬＥＤに供給するための出力段を制御するＤＣ／ＤＣコントローラと、前記ＬＥＤの出力電流を生成する出力電流ドライバと、前記ＬＥＤのカソード電圧を監視してＬＥＤショート検出を行うＬＥＤショート検出回路と、を集積化したＬＥＤ駆動装置であって、前記ＬＥＤショート検出回路は、前記ＬＥＤ駆動装置の外部から入力されるショート検出イネーブル信号に応じて動作可否が制御される構成（第２−１の構成）とされている。
【００１７】
なお、上記第２−１の構成から成るＬＥＤ駆動装置において、前記ＬＥＤショート検出回路は、前記ＬＥＤのカソード電圧と所定の閾値電圧とを比較するコンパレータを含む構成（第２−２の構成）にするとよい。
【００１８】
また、上記第２−２の構成から成るＬＥＤ駆動装置において、前記コンパレータは、前記ショート検出イネーブル信号に応じて動作可否が制御される構成（第２−３の構成）にするとよい。
【００１９】
また、上記第２−２の構成から成るＬＥＤ駆動装置において、前記ＬＥＤショート検出回路は、さらに、前記ショート検出イネーブル信号に応じて前記コンパレータの出力信号をマスクする論理ゲートを含む構成（第２−４の構成）にするとよい。
【００２０】
また、第２の技術的特徴に係る照明装置は、上記第２−１〜第２−４いずれかの構成から成るＬＥＤ駆動装置と、前記出力段と、前記ＬＥＤとを有する構成（第２−５の構成）とされている。
【００２１】
また、第２の技術的特徴に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを背面から照射する上記第２−５の構成から成る照明装置と、を有する構成（第２−６の構成）とされている。
【発明の効果】
【００２２】
第１の技術的特徴によれば、シャットダウン時における出力電荷残留を速やかに解消することのできるＬＥＤ駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することが可能となる。
【００２３】
また、第２の技術的特徴によれば、ＬＥＤショート検出機能の誤動作を解消することのできるＬＥＤ駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】ＬＥＤドライバＩＣの第１構成例（昇降圧アプリケーション構成例）を示す回路ブロック図
【図２】ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２の入力論理と、ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４のオン／オフ状態との相関関係を示す真理値表
【図３】ＦＡＩＬ１出力機能を説明するためのブロック図
【図４】ＦＡＩＬ２出力機能を説明するためのブロック図
【図５】ＬＥＤドライバＩＣ１００の保護機能一覧表
【図６】保護シーケンスを説明するためのタイムチャート
【図７】ＬＥＤドライバＩＣの第２構成例（昇圧アプリケーション構成例）を示す回路ブロック図
【図８】ＬＥＤドライバＩＣの第３構成例（降圧アプリケーション構成例）を示す回路ブロック図
【図９】液晶表示装置の第１実施形態を示すブロック図
【図１０】出力放電回路Ａ３の一動作例を示すタイムチャート
【図１１Ａ】出力放電回路Ａ３の第１構成例を示す回路図
【図１１Ｂ】出力放電回路Ａ３の第２構成例を示す回路図
【図１２】トランジスタＡ３１と配線層Ｌとの積層例を示す平面図
【図１３】液晶表示装置の第２実施形態を示すブロック図
【図１４Ａ】ＬＥＤショート検出回路Ａ４の第１構成例を示す回路図
【図１４Ｂ】ＬＥＤショート検出回路Ａ４の第２構成例を示す回路図
【発明を実施するための形態】
【００２５】
＜ブロック図（第１構成例）＞
図１は、本発明に係るＬＥＤドライバＩＣの第１構成例（昇降圧アプリケーション構成例）を示した回路ブロック図である。本構成例のＬＥＤドライバＩＣ１００は、内部定電圧生成部１０１と、ＵＶＬＯ［Under Voltage Lock Out］部１０２と、ＴＳＤ［Thermal Shut Down］部１０３と、ＯＶＰ［Over Voltage Protection］部１０４と、制御ロジック部１０５と、ＯＣＰ［Over Current Protection］部１０６と、コンパレータ１０７と、シュミットトリガ１０８と、発振部１０９と、スロープ生成部１１０と、ＰＷＭ［Pulse Width Modulation］コンパレータ１１１と、ドライバ制御部１１２と、上側ドライバ１１３と、Ｎチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタ１１４と、下側ドライバ１１５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１６と、エラーアンプ１１７と、ソフトスタート部１１８と、シュミットトリガ１１９と、出力電流設定部１２０と、定電流ドライバ１２１と、オープン／ショート検出部１２２と、シュミットトリガ１２３及び１２４と、を集積化した半導体装置である。
【００２６】
このように、従来、基板上に独立実装されていたスイッチング電源ＩＣ、マイコン／カウンタＬＳＩ、及び、ディスクリート保護回路を１チップのＬＥＤドライバＩＣ１００に集約したことにより、基板面積の削減や製品の不良率低下を実現することが可能となる。また、基板面積の削減により、光源デザインの多様化にも柔軟に対応することができる。
【００２７】
また、ＬＥＤドライバＩＣ１００は、ＩＣ外部との電気的な接続を確立するために、２８本の外部端子（ＣＯＭＰ、ＳＳ、ＥＮ、ＲＴ、ＳＹＮＣ、ＳＨＤＥＴＥＮ、ＧＮＤ、ＰＷＭ、ＦＡＩＬ１、ＦＡＩＬ２、ＬＥＤＥＮ１、ＬＥＤＥＮ２、ＬＥＤ１、ＬＥＤ２、ＬＥＤ３、ＬＥＤ４、ＯＶＰ、ＶＤＡＣ、ＩＳＥＴ、ＰＧＮＤ、ＶＤＩＳＣ、ＯＵＴＬ、ＳＷ、ＯＵＴＨ、ＣＳ、ＢＯＯＴ、ＶＲＥＧ、及び、ＶＣＣ）を有する。
【００２８】
内部定電圧生成部１０１は、ＶＣＣ端子に印加される入力電圧Ｖｉｎから内部定電圧ＶＲＥＧ（例えば５Ｖ）を生成する。
【００２９】
ＵＶＬＯ部１０２は、入力電圧Ｖｉｎが３．５Ｖ以下となったとき、または、内部定電圧ＶＲＥＧが２．０Ｖ以下となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。
【００３０】
ＴＳＤ部１０３は、ＬＥＤドライバＩＣ１００のジャンクション温度が１７５℃以上となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。なお、ＴＳＤ部１０３は、ＬＥＤドライバＩＣ１００のジャンクション温度が１５０℃以下となったときに、回路動作を復帰させる。
【００３１】
ＯＶＰ部１０４は、ＤＣ／ＤＣの出力電圧ＶｏｕｔをＯＶＰ端子電圧により検出し、ＯＶＰ端子電圧が２．０Ｖ以上となったときに過電圧保護をかける。過電圧保護がかかるとＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。
【００３２】
制御ロジック部１０５は、各種保護回路部の検出状態を監視してＦＡＩＬ１端子から異常検出信号を出力する機能や外部ＰＷＭ信号のタイマラッチ機能などを備えている。
【００３３】
ＯＣＰ部１０６は、パワーＦＥＴ（トランジスタＮ１）に流れる電流をハイサイド側検出抵抗Ｒ３により電圧信号（ＣＳ端子電圧）として検出し、ＣＳ端子電圧がＶＣＣ−０．６Ｖ以下となったときに過電流保護をかける。過電流保護がかかると、ＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。
【００３４】
コンパレータ１０７は、反転入力端（−）に入力されるＣＳ端子電圧と、非反転入力端（＋）に入力される所定の基準電圧（ＶＣＣ−Ｖ１）とを比較し、その比較結果をＯＣＰ部１０６に出力する。
【００３５】
シュミットトリガ１０８は、ＳＹＮＣ端子への入力信号を発振部１０９に伝達する。
【００３６】
発振部１０９は、ＳＹＮＣ端子への入力信号、または、ＲＴ端子の端子電圧に応じて、所定のクロック信号を生成し、これをスロープ生成部１１０に出力する。
【００３７】
スロープ生成部１１０は、発振部１０９から入力されるクロック信号に基づいて、スロープ信号（三角波信号）を生成し、これをＰＷＭコンパレータ１１１に出力する。また、スロープ生成部１１０は、ＣＳ端子電圧（トランジスタＮ１に流れるスイッチング電流に相当）に応じて、スロープ信号にオフセットを与える機能も備えている。
【００３８】
ＰＷＭコンパレータ１１１は、非反転入力端（＋）に入力される誤差信号と、反転入力端（−）に入力されるスロープ信号とを比較して内部ＰＷＭ信号を生成し、これをドライバ制御部１１２に出力する。
【００３９】
ドライバ制御部１１２は、内部ＰＷＭ信号に基づいて上側ドライバ１１３、トランジスタ１１４、及び、下側ドライバ１１５の駆動信号を生成する。
【００４０】
上側ドライバ１１３は、ドライバ制御部１１２から入力される駆動信号に基づいて、ＯＵＴＨ端子電圧（トランジスタＮ１のゲート電圧）をＢＯＯＴ端子電圧とＳＷ端子電圧との間でパルス駆動する。
【００４１】
トランジスタ１１４は、ドライバ制御部１１２から入力される駆動信号に基づいてオン／オフされ、ＳＷ端子とＧＮＤ端子との間を導通／遮断する。
【００４２】
下側ドライバ１１５は、ドライバ制御部１１２から入力される駆動信号に基づいてトランジスタ１１６のゲート電圧を内部定電圧ＶＲＥＧと接地電圧との間でパルス駆動する。
【００４３】
トランジスタ１１６は、下側ドライバ１１５から入力されるゲート電圧に基づいてオン／オフされ、ＯＵＴＬ端子とＧＮＤ端子との間を導通／遮断する。
【００４４】
エラーアンプ１１７は、４系統の反転入力端（−）に各々印加されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と非反転入力端（＋）に印加される基準電圧Ｖｒｅｆとの差分を増幅して誤差信号を生成し、これをＰＷＭコンパレータ１１１に出力する。
【００４５】
ソフトスタート部１１８は、ＳＳ端子電圧に応じて誤差信号の電圧レベルを緩やかに高めていくように、エラーアンプ１１７を制御する。
【００４６】
シュミットトリガ１１９は、ＰＷＭ端子への入力信号（外部ＰＷＭ信号）を出力電流設定部１２０に伝達する。
【００４７】
出力電流設定部１２０は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れる出力電流ＩＬＥＤの設定を行う。出力電流設定部１２０は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の調光制御として、ＰＷＭ端子を用いたＰＷＭ調光制御と、ＶＤＡＣ端子を用いたリニア調光制御を行うことが可能である。
【００４８】
定電流ドライバ１２１は、出力電流設定部１２０からの指示に基づいて、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れる出力電流ＩＬＥＤを生成する。
【００４９】
オープン／ショート検出部１２２は、ＬＥＤオープンやＬＥＤショートを検出して定電流ドライバ１２１に異常保護信号を出力するとともに、ＦＡＩＬ２端子から異常検出信号を出力する機能を備えている。また、オープン／ショート検出部１２２は、ＳＨＤＥＴＥＮ端子への入力信号に基づいて、ショート検出機能のイネーブル／ディセーブルを切り替える機能も備えている。
【００５０】
シュミットトリガ１２３は、ＬＥＤＥＮ１端子への入力信号をオープン／ショート検出部１２２に伝達する。
【００５１】
シュミットトリガ１２４は、ＬＥＤＥＮ２端子への入力信号をオープン／ショート検出部１２２に伝達する。
【００５２】
＜昇降圧アプリケーション構成＞
また、図１の昇降圧アプリケーション構成では、ＬＥＤドライバＩＣ１００の外部に、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１と、抵抗Ｒ１〜Ｒ６と、キャパシタＣ１〜Ｃ６と、ダイオードＤ１及びＤ２と、インダクタＬ１と、発光ダイオード列ＬＥＤ１〜ＬＥＤ４が接続されている。
【００５３】
トランジスタＮ１のドレインは、ＣＳ端子と抵抗Ｒ３の第１端に接続されている。抵抗Ｒ３の第２端は、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＮ１のソース及びバックゲートは、ＳＷ端子に接続されている。トランジスタＮ１のゲートは、ＯＵＴＨ端子に接続されている。ダイオードＤ１のカソードは、ＳＷ端子に接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の第１端は、ＳＷ端子に接続されている。インダクタＬ１の第２端は、ダイオードＤ２のアノードとＯＵＴＬ端子に接続されている。ダイオードＤ２のカソードは、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノードとＶＤＩＳＣ端子に接続されている。発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソードは、それぞれＬＥＤ１端子〜ＬＥＤ４端子に接続されている。抵抗Ｒ１及びＲ２は、ＶＤＩＳＣ端子と接地端との間に直列接続されている。抵抗Ｒ１及びＲ２の接続ノードは、ＯＶＰ端子に接続されている。キャパシタＣ１は、入力電圧Ｖｉｎの印加端と接地端との間に接続されている。キャパシタＣ２は、ＶＲＥＧ端子と接地端との間に接続されている。キャパシタＣ３は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノードと接地端との間に接続されている。キャパシタＣ４は、ＢＯＯＴ端子とＳＷ端子との間に接続されている。ＧＮＤ端子及びＰＧＮＤ端子は、接地端に接続されている。ＶＣＣ端子は、入力電圧Ｖｉｎの印加端に接続されている。ＲＴ端子は、抵抗Ｒ４を介して接地端に接続されている。ＣＯＭＰ端子は、直列に接続される抵抗Ｒ５とキャパシタＣ５を介して接地端に接続されている。ＳＳ端子は、キャパシタＣ６を介して接地端に接続されている。ＩＳＥＴ端子は、抵抗Ｒ６を介して接地端に接続されている。
【００５４】
＜端子説明＞
ＣＯＭＰ端子は、エラーアンプ出力端子である。ＳＳ端子は、ソフトスタート用キャパシタ接続端子である。ＥＮ端子は、イネーブル端子である。ＲＴ端子は、発振周波数設定用抵抗接続端子である。ＳＹＮＣ端子は、外部同期信号入力端子である。ＳＨＤＥＴＥＮ端子は、ショート検出イネーブル信号入力端子である。ＧＮＤ端子は、小信号部ＧＮＤ端子である。ＰＷＭ端子は、ＰＷＭ調光信号入力端子である。ＦＡＩＬ１端子は、異常出力端子である。ＦＡＩＬ２端子は、ＬＥＤオープン／ショート異常出力端子である。ＬＥＤＥＮ１端子及びＬＥＤＥＮ２端子は、それぞれＬＥＤ出力イネーブル端子である。ＬＥＤ１端子〜ＬＥＤ４端子は、それぞれＬＥＤ出力端子である。ＯＶＰ端子は、過電圧検出端子である。ＶＤＡＣ端子は、ＤＣ可変調光入力端子である。ＩＳＥＴ端子は、ＬＥＤ出力電流設定端子である。ＰＧＮＤ端子は、ＬＥＤ出力用ＧＮＤ端子である。ＶＤＩＳＣ端子は、出力電圧放電端子である。ＯＵＴＬ端子は、ローサイドＦＥＴドレイン端子である。ＳＷ端子は、ハイサイドＦＥＴソース端子である。ＯＵＴＨ端子は、ハイサイドＦＥＴゲート端子である。ＣＳ端子は、ＤＣ／ＤＣ出力電流検出用端子である。ＢＯＯＴ端子は、ハイサイドＦＥＴドライバ電源端子である。ＶＲＥＧ端子は、内部定電圧端子である。ＶＣＣ端子は、入力電源端子である。
【００５５】
＜概要＞
ＬＥＤドライバＩＣ１００は、４０Ｖ高耐圧の白色ＬＥＤドライバである。ＬＥＤドライバＩＣ１００は、定電流出力４チャンネルを１チップに内蔵しており、最大１２０ｍＡ／ｃｈの電流供給を行うことができるので高輝度ＬＥＤ駆動に最適である。ＬＥＤドライバＩＣ１００は、昇降圧カレントモードに対応したＤＣ／ＤＣコントローラを内蔵しており、電源電圧に不安定な変動が生じる場合（バッテリへの直接接続時など）であっても、ＬＥＤ段数の制限なく安定した動作を実現することが可能である。ＬＥＤドライバＩＣ１００は、ＬＥＤの調光方式として、ＰＷＭ方式とリニア方式のいずれかを選択することが可能である。ＬＥＤドライバＩＣ１００は、出力ＭＯＳＦＥＴを一部内蔵しているので、セット基板の小面積化に貢献することができる。
【００５６】
＜特長＞
ＬＥＤドライバＩＣ１００の第１の特長は、入力電圧範囲４．５Ｖ〜３０Ｖを実現した点である。第２の特長は、昇降圧カレントモード対応のＤＣ／ＤＣコントローラを内蔵した点である。第３の特長は、ＬＥＤ駆動用電流ドライバを４チャンネル（最大電流能力１２０ｍＡ／ｃｈ）内蔵した点である。第４の特長はＰＷＭ調光（最少パルス幅１μｓ）に対応した点である。第５の特長は、発振周波数精度±５％（＠３００ｋＨｚ）を実現した点である。第６の特長は、各種の保護機能（ＵＶＬＯ、ＯＶＰ、ＴＳＤ、ＯＣＰ、及び、ＳＣＰ）を内蔵した点である。第７の特長は、ＬＥＤ異常状態検出機能（ＬＥＤのオープン／ショート検出機能）を内蔵した点である。第８の特長は、パッケージとして、ＨＴＳＳＯＰ［Heat-sink Thin-Shrink Small Outline Package］−Ｂ２８、または、ＶＱＦＮ［Very Thin Quad Flat Non-leaded］０２８Ｖ５０５０を採用した点である。
【００５７】
＜用途＞
ＬＥＤドライバＩＣ１００は、ディスプレイオーディオ用や中小型ＬＣＤパネル用の光源駆動手段として好適に用いることができる。
【００５８】
＜５Ｖ定電圧（ＶＲＥＧ）＞
ＬＥＤドライバＩＣ１００は、ＶＣＣ端子に印加される入力電圧Ｖｉｎから５Ｖの内部定電圧ＶＲＥＧを生成する内部定電圧生成部１０１を有する（ＥＮ＝Ｈ時）。この内部定電圧ＶＲＥＧは、ＬＥＤドライバＩＣ１００に含まれる内部回路の電源として使用されるとともに、ＬＥＤドライバＩＣ１００の外部で端子をハイレベル電圧に固定するときにも使用される。内部定電圧ＶＲＥＧは、ＵＶＬＯ部１０２によって監視されており、Ｖｉｎ＞４．０ＶかつＶＲＥＧ＞３．５Ｖで内部回路が動作し始め、Ｖｉｎ＜３．５ＶまたはＶＲＥＧ＜２．０Ｖになると内部回路が動作を停止する。ＶＲＥＧ端子には、回路動作を安定化させるために、位相補償用キャパシタＣ２（例えば２．２μＦ）を接続することが望ましい。
【００５９】
＜定電流ドライバ＞
ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４のうち、定電流ドライバ１２１からの出力電流ＩＬＥＤを流さない出力端子（延いては点灯させない発光ダイオード列）がある場合には、ＬＥＤＥＮ１端子とＬＥＤＥＮ２端子を用いて、ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４に対する電流出力を各個にオフすることが可能である。
【００６０】
図２は、ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２の入力論理と、ＬＥＤ出力端子ＬＥＤ１〜ＬＥＤ４のオン／オフ状態との相関関係を示す真理値表である。
【００６１】
ＬＥＤＥＮ１端子及びＬＥＤＥＮ２端子は、ＬＥＤドライバＩＣ１００の内部でプルダウンされており、オープン状態ではいずれもローレベル（ＬＥＤ１端子〜ＬＥＤ４端子に全て出力電流ＩＬＥＤを流す状態）となる。従って、ＬＥＤ１端子〜ＬＥＤ４端子の中で使用しない端子がある場合には、ＬＥＤＥＮ１端子及びＬＥＤＥＮ２端子の一方または両方をＶＲＥＧ端子と接続することにより、端子電圧をハイレベルに固定すればよい。
【００６２】
なお、ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２を用いることなく、使用しないＬＥＤ出力端子をオープンすると、オープン／ショート検出部１２２において、オープン検出が誤動作してしまう。一方、ＬＥＤイネーブル信号ＬＥＤＥＮ１及びＬＥＤＥＮ２を用いて、使用しないＬＥＤ出力端子に対する電流出力を各個にオフしておくことにより、上記の誤動作を回避することができる。
【００６３】
＜出力電流の設定方法＞
発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れる出力電流ＩＬＥＤは、次の（１）式で算出される。なお、（１）式中のｍｉｎ［ＶＤＡＣ，２．０Ｖ］というパラメータは、ＶＤＡＣ端子電圧と出力電流設定部１２０の内部で予め定められた定電圧ＶＩＳＥＴ（＝２．０Ｖ）のうち、いずれか低い方の電圧である。また、ＲＩＳＥＴというパラメータは抵抗Ｒ６の抵抗値であり、ＧＡＩＮは定電流ドライバ１２１の回路内部で決まる定数である。
【００６４】
ＩＬＥＤ＝ｍｉｎ［ＶＤＡＣ，２．０Ｖ］／ＲＩＳＥＴ×ＧＡＩＮ［Ａ］ … （１）
【００６５】
すなわち、ＩＳＥＴ端子に抵抗Ｒ６をプルダウン接続することにより、抵抗Ｒ６に流れる基準電流ＩＳＥＴの所定ゲイン倍が出力電流ＩＬＥＤの最大値として設定される。
【００６６】
ＶＤＡＣ端子を用いて出力電流ＩＬＥＤを制御する場合、入力範囲は０．０Ｖ〜２．０Ｖの範囲で入力することが望ましい。このような電圧を印加することにより、出力電流ＩＬＥＤを最大値から低減していくことが可能となる。なお、ＶＤＡＣ端子を２．０Ｖ以上とした場合には、上記の（１）式で示したように、定電圧ＶＩＳＥＴ（＝２．０Ｖ）の値が選択されるので、ＶＤＡＣ端子を用いた調光機能が不使用状態となる。ＶＤＡＣ端子を使用しない場合には、誤動作を回避する観点から、ＶＤＡＣ端子をオープンとせず、ＶＲＥＧ端子と接続しておくことが望ましい。
【００６７】
＜ＰＷＭ調光制御＞
ＬＥＤドライバＩＣ１００は、ＶＤＡＣ端子を用いたリニア調光制御のほか、ＰＷＭ端子を用いＰＷＭ調光制御を行うことも可能である。このＰＷＭ調光制御については、ＰＷＭ端子に入力される外部ＰＷＭ信号に基づいて、定電流ドライバ１２１のオン／オフを行うことにより実現される。外部ＰＷＭ信号のデューティ比が出力電流ＩＬＥＤのデューティ比となる。ＰＷＭ調光を行わない場合（デューティ１００％）には、ＰＷＭ端子をハイレベル（例えば定電圧ＶＲＥＧ）に固定すればよい。
【００６８】
＜ＤＣ／ＤＣコントローラ＞
次に、ＬＥＤドライバＩＣ１００のＤＣ／ＤＣコントローラブロック（発振部１０９、スロープ生成部１１０、ＰＷＭコンパレータ１１１、ドライバ制御部１１２、上側ドライバ１１３、トランジスタ１１４、下側ドライバ１１５、トランジスタ１１６、エラーアンプ１１７、及び、ソフトスタート部１１８を含む回路ブロック）について詳述する。
【００６９】
エラーアンプ１１３は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｖｅｒｒを生成する。誤差電圧Ｖｅｒｒの電圧値は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値が基準電圧Ｖｒｅｆよりも低いほど高レベルとなる。
【００７０】
ＰＷＭコンパレータ１１１は、誤差電圧Ｖｅｒｒと三角波電圧Ｖｓｌｐとを比較して内部ＰＷＭ信号を生成する。内部ＰＷＭ信号は、誤差電圧Ｖｅｒｒが三角波電圧Ｖｓｌｐよりも高ければハイレベルとなり、誤差電圧Ｖｅｒｒが三角波電圧Ｖｓｌｐよりも低ければローレベルとなる。
【００７１】
ドライバ制御部１１２は、内部ＰＷＭ信号に基づいてトランジスタＮ１、１１４及び１１６のオン／オフ制御を行う。具体的に述べると、ドライバ制御部１１２は、内部ＰＷＭ信号がハイレベルであるときに、トランジスタＮ１及び１１６をオンとし、トランジスタ１１４をオフとする。逆に、ドライバ制御部１１２は、内部ＰＷＭ信号がローレベルであるときに、トランジスタＮ１及び１１６をオフとし、トランジスタ１１４をオンとする。
【００７２】
トランジスタＮ１及び１１６がオンされてトランジスタ１１４がオフされると、入力電圧Ｖｉｎの印加端から抵抗Ｒ３、トランジスタＮ１、インダクタＬ１、及び、トランジスタ１１６を介して接地端に至る経路で電流が流れ、インダクタＬ１に電気エネルギが蓄えられる。このとき、キャパシタＣ３に電荷が蓄積されていた場合には、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノードに対して、キャパシタＣ３から出力電流ＩＬＥＤが流れることになる。なお、ダイオードＤ２は逆バイアス状態となっているので、キャパシタＣ３からトランジスタ１１６に向けて電流が流れ込むことはない。
【００７３】
トランジスタＮ１及び１１６がオフされてトランジスタ１１４がオンされると、インダクタＬ１に生じた逆起電力により、接地端からトランジスタ１１４、インダクタＬ１、及び、ダイオードＤ２を介する経路で電流が流れる。この電流は、出力電流ＩＬＥＤとして発光ダイオード列ＬＥＤ１〜ＬＥ４に流れ込むとともに、キャパシタＣ３を介して接地端にも流れ込み、キャパシタＣ３を充電することになる。
【００７４】
上記の動作が繰り返されることにより、発光ダイオード列ＬＥＤ１〜ＬＥＤ４には、入力電圧Ｖｉｎを昇降圧して得られた出力電圧Ｖｏｕｔが供給される。
【００７５】
なお、トランジスタＮ１のデューティ比（一周期に占めるオン期間の割合）が５０％よりも小さければ、入力電圧Ｖｉｎの降圧動作が行われることになり、トランジスタＮ１のデューティ比が５０％よりも大きければ、入力電圧Ｖｉｎの昇圧動作が行われることにある。このように、ＬＥＤドライバＩＣ１００であれば、簡易な構成でありながら、容易かつ適切に、その昇降圧動作を切り換えることが可能となる。
【００７６】
従って、ＬＥＤドライバＩＣ１００であれば、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも高いか低いかに依ることなく、常に所望の出力電圧Ｖｏｕｔを得ることが可能となる。例えば、出力電圧Ｖｏｕｔの所望値が１６Ｖであるのに対して、入力電圧Ｖｉｎが６〜１８Ｖの範囲で変動する場合であっても、所望の出力電圧Ｖｏｕｔを得ることが可能となる。このような構成は、例えば、バッテリから直接供給される入力電圧Ｖｉｎに対応する必要のあるアプリケーション（例えばカーナビモニタのバックライト制御用ＬＥＤドライバＩＣ）に好適である。
【００７７】
また、ＬＥＤドライバＩＣ１００では、トランジスタ１１６のスイッチング制御を行う手段として、ブースト電圧ＢＯＯＴを受けて動作する上側ドライバ１１３とは別に、内部定電圧ＶＲＥＧを受けて動作する下側ドライバ１１５を有する。このような構成とすることにより、トランジスタ１１６の耐圧を不要に高める必要がなくなる。
【００７８】
また、ＬＥＤドライバＩＣ１００は、軽負荷時或いは無負荷時におけるリンギング防止手段としてトランジスタ１１４を有する。トランジスタ１１４の電流能力は、不要なチップ面積の増大や変換効率の低下を招かぬように、リンギングノイズという微小電流を引き抜き得る必要最小限に設計することが望ましい。トランジスタ１１４は、トランジスタＮ１及び１１６とは、相補的（排他的）にスイッチング制御される。
【００７９】
このような構成とすることにより、軽負荷時や無負荷時に、出力電流ＩＬＥＤが低下してリンギングと呼ばれる波形の乱れが生じる状態（いわゆる不連続モード）に陥った場合であっても、トランジスタ１１４を介してリンギングノイズを接地端に逃がすことができるので、昇降圧動作の安定性を高めることが可能となる。
【００８０】
なお、上記の説明中で用いた「相補的（排他的）」という文言は、トランジスタＮ１及び１１６とトランジスタ１１４のオン／オフが完全に逆転している場合のほか、貫通電流防止等の観点から、トランジスタＮ１及び１１６とトランジスタ１１４の同時オフ期間が設けられている場合をも含むものとする。
【００８１】
＜発光ダイオード列＞
ＬＥＤドライバＩＣ１００では、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソード電圧（ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４）が各々検出され、その最低値が基準電圧Ｖｒｅｆ（＝１．０Ｖ）と一致するように、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノード電圧（出力電圧Ｖｏｕｔ）が制御される。
【００８２】
例えば、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の順方向降下電圧ＶＦ１〜ＶＦ４（各列に含まれるＬＥＤ素子の順方向降下電圧ＶＦを合計した値）のうち、発光ダイオード列ＬＥＤ１の順方向降下電圧ＶＦ１が最も大きい場合には、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４のうち、ＬＥＤ端子電圧ＶＬＥＤ１が最低値となる。従って、ＬＥＤ端子電圧ＶＬＥＤ１が基準電圧Ｖｒｅｆ（＝１．０Ｖ）と一致した電圧値となり、ＬＥＤ端子電圧ＶＬＥＤ２〜ＶＬＥＤ４は基準電圧Ｖｒｅｆよりも高い電圧値となる。
【００８３】
なお、列毎の順方向降下電圧ＶＦ１〜ＶＦ４が大きく異なっていると、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４のいずれかがショート検出電圧ＶＤＳＨＴ（＝４．５Ｖ）を上回ってしまい、ＬＥＤショートを誤検出してしまう。そのため、列毎の順方向降下電圧ＶＦ１〜ＶＦ４については、次の（２）式に基づいて、バラツキ許容電圧Ｖｐｅｒ（＝３．５Ｖ）が設定される。
【００８４】
Ｖｐｅｒ＝ＶＤＳＨＴ−Ｖｒｅｆ … （２）
【００８５】
また、オープン／ショート検出部１２２におけるオープン検出の際には、ＯＶＰ部１０４における過電圧検出電圧（＝２．０Ｖ）の８５％がオープン検出電圧（＝１．７Ｖ）として設定される。これを、出力電圧Ｖｏｕｔに換算して考えると、通常動作時における出力電圧Ｖｏｕｔの最大値が３０．６Ｖ＝３６Ｖ×０．８５となる。従って、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に含まれるＬＥＤ素子の直列数Ｎは、出力電圧Ｖｏｕｔの最大値３０．６ＶをＬＥＤ素子１つ分の順方向降下電圧ＶＦで除した値（３０．６／ＶＦ）よりも小さくなるように制限が掛かる。
【００８６】
＜過電圧保護回路について＞
ＯＶＰ端子には、抵抗Ｒ１と抵抗Ｒ２との接続ノードから引き出される出力電圧Ｖｏｕｔの分圧電圧が入力される。過電圧検出電圧は、発光ダイオード列ＬＥＤの直列数Ｎと順方向降下電圧ＶＦのバラツキ許容電圧Ｖｐｅｒを鑑みて適宜決定すればよい。過電圧検出電圧を決定する際、オープン検出電圧（＝過電圧検出電圧の８５％）も考慮して決定することが望ましい。ＯＶＰ部１０４が一旦保護動作を発動した後は、出力電圧Ｖｏｕｔが過電圧検出電圧の７２．５％まで低下したときに、その保護動作が解除される。抵抗Ｒ１の抵抗値をＲＯＶＰ１とし、抵抗Ｒ２の抵抗値をＲＯＶＰ２とすると、次の（３）式が成立する。従って、例えば、ＲＯＶＰ１＝３３０ｋΩ、ＲＯＶＰ２＝２２ｋΩに設定すると、Ｖｏｕｔが３２Ｖ以上となったときに、ＯＶＰ部１０４の保護動作が発動する。
【００８７】
Ｖｏｕｔ≧｛（ＲＯＶＰ１＋ＲＯＶＰ２）／ＲＯＶＰ２｝×２．０Ｖ … （３）
【００８８】
＜昇降圧ＤＣ／ＤＣコンバータの発振周波数ＦＯＳＣについて＞
ＲＴ端子に接続される抵抗Ｒ４の抵抗値を調整することにより、発振部１０９の内部キャパシタに対する充放電電流が決定され、スロープ電圧Ｖｓｌｐの発振周波数（延いては昇降圧ＤＣ／ＤＣコンバータの発振周波数ＦＯＳＣ）を設定することができる。ＲＴ端子に外部接続される抵抗Ｒ４の抵抗値については、次の（４）式を参考に設定すればよい。
【００８９】
ＦＯＳＣ＝（２００×１０９／ＲＴ［Ω］）×α［ｋＨｚ］ … （４）
【００９０】
なお、上記（４）式中において、２００×１０９［Ｖ／Ａ／Ｓ］は回路内部で決まる定数（±５％）であり、αは補正係数である（ＲＴ：α＝４７ｋΩ：０．９４、５０ｋΩ：０．９８、６０ｋΩ：０．９８５、７０ｋΩ：０．９９、８０ｋΩ：０．９９４、９０ｋΩ：０．９９６、１００ｋΩ：１．０、１５０ｋΩ：１．０１、２００ｋΩ：１．０２、３００ｋΩ：１．０３、４００ｋΩ：１．０４、５００ｋΩ：１．０４５）。
【００９１】
＜外部同期発振周波数ＦＳＹＮＣについて＞
ＬＥＤドライバＩＣ１００は、昇降圧ＤＣ／Ｄコンバータを外部同期させるためのクロック入力を受け付けるＳＹＮＣ端子を備えている。ただし、ＳＹＮＣ端子にクロック入力を行っているときに、途中で内部発振に切り替えるなどの動作を行うべきではない。ＳＹＮＣ端子をハイレベルからローレベル固定に切り替えた後、発振部１０９が動作し始めるまで約３０μｓｅｃ程度の遅延時間がある。ＳＹＮＣ端子に入力されたクロックは立ち上がりエッジのみ有効となっている。また、外部入力周波数が内部発振周波数に比べて遅い場合は、上記の遅延時間後、発振部１０９が動作し始めるので、そのような入力は避けるべきである。
【００９２】
上記したように、ＬＥＤドライバＩＣ１００では、ＲＴ端子またはＳＹＮＣ端子を用いて、ＤＣ／ＤＣコンバータブロックの発振周波数ＦＯＳＣを任意にかつ高精度に可変制御することが可能である。例えば、カーナビモニタのバックライト制御手段として、ＬＥＤドライバＩＣ１００を用いている場合、ラジオ受信周波数の切替制御に合わせてＳＹＮＣ端子から外部同期発振周波数ＦＳＹＮＣを適宜設定してやれば、ＤＣ／ＤＣコンバータブロックの発振周波数ＦＯＳＣがラジオノイズの周波数帯に重なることを回避することができるので、ラジオの受信品質を損わずに、カーナビモニタのバックライト制御を行うことが可能となる。
【００９３】
＜ソフトスタートＳＳについて＞
ＬＥＤドライバＩＣ１００では、起動時の電流に制限をかけながら緩やかに出力電圧Ｖｏｕｔが立ち上がるため、出力電圧Ｖｏｕｔのオーバーシュートや突入電流を防ぐことができる。また、ＯＣＰ検出時やＯＶＰ検出時には、ＳＳ端子電圧がローレベルにリセットされるので、スイッチングが停止され、再復帰動作が開始される。
【００９４】
＜自己診断機能＞
図３は、ＦＡＩＬ１出力機能を説明するためのブロック図であり、図４は、ＦＡＩＬ２出力機能を説明するためのブロック図である。ＬＥＤドライバＩＣ１００は、ＩＣに内蔵されている保護回路動作状態をＦＡＩＬ１端子及びＦＡＩＬ２端子（いずれもオープンドレイン形式）に出力する。ＦＡＩＬ１端子の出力信号は、ＵＶＬＯ、ＴＳＤ、ＯＶＰ、ＳＣＰのいずれかが動作したときにローレベルとなる。ＦＡＩＬ２端子の出力信号は、ＬＥＤのオープン検出またはショート検出のいずれかが動作したときにローレベルとなる。
【００９５】
＜保護回路動作＞
低電圧誤動作防止回路（ＵＶＬＯ部１０２）は、入力電圧Ｖｉｎが３．５Ｖ以下となったとき、または、内部定電圧ＶＲＥＧが２．０Ｖ以下となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。温度保護回路（ＴＳＤ部１０３）は、ＩＣのジャンクション温度が１７５℃以上となったときに、内部定電圧生成部１０１以外の回路をシャットダウンする。なお、ＴＳＤ部１０３は、ＩＣのジャンクション温度が１５０℃以下となったときに、回路動作を復帰させる。過電流保護回路（ＯＣＰ部１０６）は、パワーＦＥＴ（トランジスタＮ１）に流れる電流をハイサイド側検出抵抗Ｒ３によって電圧信号として検出し、ＣＳ端子電圧がＶＣＣ−０．６Ｖ以下となったときに過電流保護をかける。過電流保護がかかると、ＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。過電圧保護回路（ＯＶＰ部１０４）は、ＤＣ／ＤＣの出力電圧ＶｏｕｔをＯＶＰ端子電圧により検出し、ＯＶＰ端子電圧が２．０Ｖ以上となったときに過電圧保護をかける。過電圧保護がかかると、ＳＳ端子容量Ｃ６がディスチャージされて、ＤＣ／ＤＣスイッチングがオフされる。
【００９６】
＜出力短絡保護回路＞
ＬＥＤドライバＩＣ１００には、図１で描写されていない出力短絡保護回路（ＳＣＰ）が内蔵されている。出力短絡保護回路（ＳＣＰ）では、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が０．３Ｖ以下になると、内蔵されているカウンタ動作が開始され、約１００ｍｓ（ＦＯＳＣ：２０００ｋＨｚ時）経過後にラッチがかかり回路がシャットダウンされる。１００ｍｓ以内にＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が０．３Ｖ以上になるとカウンタはリセットされる。発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノード側（ＤＣ／ＤＣ出力端側）が地絡したとき、出力電流ＩＬＥＤはオフとなり、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４はローレベルとなる。また、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソード側が地絡した場合にも、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４はローレベルとなる。従って、出力短絡保護回路（ＳＣＰ）は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のアノード／カソード双方の地絡保護に対応している。
【００９７】
＜ＬＥＤオープン検出回路＞
オープン／ショート検出部１２２のＬＥＤオープン検出回路（ＯＰＥＮ）では、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が０．３Ｖ以下で、かつ、ＯＶＰ端子電圧が１．７Ｖ以上のときに、ＬＥＤオープン検出がかかり、オープンとなった発光ダイオード列のみラッチオフとなる。
【００９８】
＜ＰＷＭオフ検出回路＞
制御ロジック部１０５は、ＰＷＭオフ検出回路を備えており、所定時間に亘って外部ＰＷＭ信号がローレベルに維持されていることが確認されたときに、ＬＥＤドライバＩＣ１００を省電力モード（スリープモード）に移行する。このような構成とすることにより、ＬＥＤドライバＩＣ１００の省電力化を実現することが可能となる。なお、制御ロジック部１０５は、ＥＮ端子に入力されるイネーブル信号がハイレベル（イネーブル時の論理レベル）とされた後、内蔵されているカウンタ動作を開始し、約１００ｍｓ（ＦＯＳＣ：２０００ｋＨｚ時）経過後にＰＷＭオフ検出回路を動作させる。
【００９９】
＜出力電圧放電回路＞
ＬＥＤドライバＩＣ１００は、出力電圧放電回路（図１では不図示）を備えている。ＶＤＩＳＣ端子を出力電圧Ｖｏｕｔの印加端に接続することにより、イネーブル信号や各種保護動作に応じてＤＣ／ＤＣコントローラブロックがシャットダウンされる際に、キャパシタＣ３の残留電荷を素早く放電して、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のちらつきを防止することができる。
【０１００】
＜ＬＥＤショート検出部＞
オープン／ショート検出部１２２のＬＥＤショート検出回路（ＳＨＯＲＴ）では、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４が４．５Ｖ以上で、かつ、ＯＶＰ端子電圧が１．６Ｖ以下のときに、内蔵されているカウンタ動作が開始され、約１００ｍｓ（ＦＯＳＣ＝３００ｋＨｚ時）経過後にラッチがかかり、ショート検出された発光ダイオード列のみラッチオフされる。ＰＷＭ調光時には、外部ＰＷＭ信号がハイレベルであるときにのみ、ＬＥＤショート検出動作が有効となるように、ＬＥＤショート検出信号がマスクされており（図４を参照）、ＬＥＤショート検出後、約１００ｍｓ（ＦＯＳＣ＝３００ｋＨｚ時）経過後に回路がラッチオフされる。１００ｍｓ以内にＬＥＤショート検出条件が解除されると、カウンタはリセットされる。カウンタの周波数は、ＲＴ端子を用いて決定される周波数となり、３２７７０カウントでラッチがかかる。
【０１０１】
なお、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の順方向降下電圧ＶＦに大きなばらつきがある場合には、ＬＥＤショート検出が誤動作するおそれがある。そのため、ＬＥＤショート検出機能を使用しない場合には、ＬＥＤドライバＩＣ１００の起動前にＳＨＤＥＴＥＮ端子をハイレベル（ＶＲＥＧ）とすることにより、ショート検出機能をオフ（ディセーブル）とすることができる。一方、ＳＨＤＥＴＥＮ端子をローレベル（ＧＮＤショートまたはオープン状態）とすることにより、ＬＥＤショート検出機能をオン（イネーブル）とすることができる。ただし、ＬＥＤドライバＩＣ１００の動作中にＳＨＤＥＴＥＮ端子のＨ／Ｌを切り替えることは避けるべきである。
【０１０２】
＜全ての異常条件について＞
図５は、ＬＥＤドライバＩＣ１００の保護機能一覧表である。ＵＶＬＯ検出条件はＶｉｎ＜３．５ＶまたはＶＲＥＧ＜２．０Ｖであり、ＵＶＬＯ解除条件はＶｉｎ＞４．０ＶかつＶＲＥＧ＞３．５Ｖである。ＵＶＬＯ検出時動作は、全ブロック（ＲＥＧ以外）のシャットダウンである。ＴＳＤ検出条件はＴｊ＞１７５℃であり、ＴＳＤ解除条件はＴｊ＜１５０℃である。ＴＳＤ検出時動作は全ブロック（ＲＥＧ以外）のシャットダウンである。ＯＶＰ検出条件はＶＯＶＰ＞２．０Ｖであり、ＯＶＰ解除条件はＶＯＶＰ＜１．４５Ｖである。ＯＶＰ検出時動作は、ＳＳ端子の電荷引き抜き（ディスチャージ）である。ＯＣＰ検出条件はＶＣＳ≦ＶＣＣ−０．６Ｖであり、ＯＣＰ解除条件はＶＣＳ＞ＶＣＣ−０．６Ｖである。ＯＣＰ検出時動作は、ＳＳ端子の電荷引き抜き（ディスチャージ）である。ＳＣＰ検出条件はＶＬＥＤ１〜ＶＬＥＤ４＜０．３Ｖ（１００ｍｓディレイ、３００ｋＨｚ時）であり、ＳＣＰ解除条件はＥＮ入力またはＵＶＬＯ解除である。ＳＣＰ検出時動作はディレイカウンタによる所定時間カウント後のラッチオフ（ＲＥＧ以外）である。ＬＥＤオープン保護検出条件はＶＬＥＤ１〜ＶＬＥＤ４＜０．３ＶかつＶＯＶＰ＞１．７Ｖであり、ＬＥＤオープン保護解除条件はＥＮ入力またはＵＶＬＯ解除である。ＬＥＤオープン保護検出時動作は、検出ＬＥＤチャンネルのみオフ（オフラッチ）である。ＬＥＤショート保護検出条件はＶＬＥＤ１〜ＶＬＥＤ４＞４．５ＶかつＶＯＶＰ＜１．６Ｖであり、ＬＥＤショート保護解除条件はＥＮ入力またはＵＶＬＯ解除である。ＬＥＤショート保護検出時動作は、検出ＬＥＤチャンネルのみオフ（タイマーディレイオフラッチ）である。
【０１０３】
＜保護シーケンス＞
図６は、保護シーケンスを説明するためのタイムチャートである。（＊１）について、ＶＣＣ投入から動作電圧範囲への到達後にＶＤＡＣの電圧固定を行い、その後にＥＮを投入することが望ましい。（＊２）について、ＰＷＭ及びＳＹＮＣはＶＲＥＧ≧４．６Ｖで投入することが望ましい。ＰＷＭ及びＳＹＮＣの投入順序は不問である。（＊３）について、ＦＯＳＣ＝２０００ｋＨｚのときには約１００ｍｓの遅延が生じる。（＊４）については、ＦＡＩＬ１端子を外部電圧でプルアップしているときの様子が描写されている。
【０１０４】
丸付き数字（１）については、ＬＥＤ２端子がオープンモードであるときの様子が描写されている。ＶＬＥＤ２＜０．３ＶかつＶＯＶＰ＞１．７Ｖが検出されたときに、ＬＥＤ２がオフとされて、ＦＡＩＬ２がローレベルとされる。
【０１０５】
丸付き数字（２）については、ＬＥＤ３端子がショートモードであるときの様子が描写されている。ＶＬＥＤ３＞４．５ＶかつＶＯＶＰ＜１．６Ｖが検出されてから約１００ｍｓが経過した後に、ＬＥＤ３がオフとされる。
【０１０６】
丸付き数字（３）については、ＬＥＤ４端子がＧＮＤショートモードであるときの様子が描写されている。Ｖｏｕｔが上昇してＶＯＶＰ＞２．０Ｖが検出されると、ＳＳ端子電圧が引き抜かれて、ＦＡＩＬ１がローレベルとされる。また、ＶＬＥＤ４＜０．３Ｖ検出後、約１００ｍｓが経過した後に、シャットダウンが行われる。
【０１０７】
＜ブロック図（第２構成例）＞
図７は、ＬＥＤドライバ１００の第２構成例（昇圧アプリケーション構成）を示す回路ブロック図である。第２構成例では、昇圧アプリケーションを実現するために、図１のトランジスタＮ１、ダイオードＤ１、及び、キャパシタＣ４が取り除かれており、インダクタＬ１と抵抗Ｒ３が直接的に接続されている。
【０１０８】
＜ブロック図（第３構成例）＞
図８は、ＬＥＤドライバ１００の第３構成例（降圧アプリケーション構成）を示す回路ブロック図である。第３構成例では、降圧アプリケーションを実現するために、図１のダイオードＤ２が取り除かれており、ＯＵＴＬ端子がオープンとされている。
【０１０９】
＜液晶表示装置＞
図９は、液晶表示装置の第１実施形態を示すブロック図である。第１実施形態の液晶表示装置Ｘは、ＬＥＤ駆動装置Ａと、出力段Ｂと、ＬＥＤバックライトＣと、液晶表示パネルＤと、を有する。
【０１１０】
ＬＥＤ駆動装置Ａは、先出のＬＥＤドライバＩＣ１００に相当する半導体集積回路装置であり、ＤＣ／ＤＣコントローラＡ１と、出力電流ドライバＡ２と、出力放電回路Ａ３とを有する。
【０１１１】
出力段Ｂは、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成してＬＥＤバックライトＣに供給するディスクリート回路である。出力段Ｂとしては、昇降圧型（図１）、昇圧型（図７）、及び、降圧型（図８）のいずれを用いても構わない。
【０１１２】
ＬＥＤバックライトＣは、複数のＬＥＤ素子を直列ないし並列に接続したＬＥＤアレイ（図９では６段直列×４列並列）であり、液晶表示パネルＤを背面から照射する。
【０１１３】
液晶表示パネルＤは、映像信号に応じてその光透過率が変化する液晶素子を画素として用いた映像出力手段である。
【０１１４】
ＤＣ／ＤＣコントローラＡ１は、ＬＥＤバックライトＣから入力されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の最低値と所定の基準電圧Ｖｒｅｆとを一致させるように出力段Ｂを制御する。ＤＣ／ＤＣコントローラＡ１は、ＬＥＤドライバＩＣ１００（図１）のＤＣ／ＤＣコントローラブロック（発振部１０９、スロープ生成部１１０、ＰＷＭコンパレータ１１１、ドライバ制御部１１２、上側ドライバ１１３、トランジスタ１１４、下側ドライバ１１５、トランジスタ１１６、エラーアンプ１１７、及び、ソフトスタート部１１８を含む回路ブロック）に相当し、その動作は先述の通りであるため、重複した説明は割愛する。なお、ＤＣ／ＤＣコントローラＡ１は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電圧Ｖｏｕｔの生成可否を決定する。
【０１１５】
出力電流ドライバＡ２は、ＬＥＤバックライトＣの出力電流ＩＬＥＤを生成する。出力電流ドライバＡ２は、ＬＥＤドライバＩＣ１００（図１）の出力電流ドライバ１２１に相当し、その動作は先述の通りであるため、重複した説明は割愛する。なお、出力電流ドライバＡ２は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電流ＩＬＥＤの生成可否を決定する。
【０１１６】
出力放電回路Ａ３は、イネーブル信号ＥＮ及びシャットダウン信号ＳＨＤＮに基づいて出力電圧Ｖｏｕｔ及び出力電流ＩＬＥＤの生成動作が停止されたときに、出力電圧Ｖｏｕｔの放電を行う。
【０１１７】
図１０は、出力放電回路Ａ３の一動作例を示すタイムチャートであり、上から順に、イネーブル信号ＥＮ（またはシャットダウン信号ＳＨＤＮ）、自然放電時の出力電圧Ｖｏｕｔ、及び、出力放電時の出力電圧Ｖｏｕｔが描写されている。
【０１１８】
イネーブル信号ＥＮ（またはシャットダウン信号ＳＨＤＮ）に基づいて、出力電圧Ｖｏｕｔの生成動作が停止されたときに、出力電圧Ｖｏｕｔの自然放電のみを行っていた従来構成では、出力電圧Ｖｏｕｔが目標電圧値から所定値（−６３．２％）に低下するまでの放電時間ｔ１として、数ｓｅｃオーダの時間を要していた。そのため、ＬＥＤ駆動装置Ａのシャットダウン時などには、残留する出力電圧ＶｏｕｔによってＬＥＤバックライトＣの意図しない発光を生じるおそれがあった。特に、ＬＥＤ駆動装置Ａがシャットダウンと自己復帰を短期間に繰り返す場合には、ＬＥＤバックライトＣの意図しない発光が繰り返されるので、ＬＥＤバックライトＣのフリッカ（ちらつき）を生じるおそれがあった。
【０１１９】
これに対して、出力放電回路Ａ３を備えた構成であれば、イネーブル信号ＥＮ（またはシャットダウン信号ＳＨＤＮ）に基づいて、出力電圧Ｖｏｕｔの生成動作が停止されたとき、数ｍｓｅｃオーダの放電時間ｔ２で出力電圧Ｖｏｕｔを急速に放電することができるので、ＬＥＤバックライトＣの意図しない発光やフリッカを防止することが可能となる。
【０１２０】
図１１Ａは、出力放電回路Ａ３の第１構成例を示す回路図である。第１構成例の出力放電回路Ａ３は、Ｎチャネル型ＭＯＳ電界効果トランジスタＡ３１と、ＮＡＮＤゲートＡ３２を含む。トランジスタＡ３１のドレインは、ＶＤＩＳＣ端子（出力電圧Ｖｏｕｔの印加端）に接続されている。トランジスタＡ３１のソースは、接地端に接続されている。トランジスタＡ３１のゲートは、ＮＡＮＤゲートＡ３２の出力端に接続されている。ＮＡＮＤゲートＡ３２の第１入力端は、イネーブル信号ＥＮの印加端に接続されている。ＮＡＮＤゲートＡ３２の第２入力端は、シャットダウン信号ＳＨＤＮ（先述の異常信号ＦＡＩＬ１や異常信号ＦＡＩＬ２に相当）の印加端に接続されている。
【０１２１】
イネーブル信号ＥＮ及びシャットダイン信号ＳＨＤＮの両方がハイレベル（イネーブル時／非シャットダウン時の論理レベル）とされている場合、ＮＡＮＤゲートＡ３２から出力されるゲート信号Ｇ１がローレベルとなるので、トランジスタＡ３１がオフとなり、ＶＤＩＳＣ端子と接地端との間が遮断される。従って、出力電圧Ｖｏｕｔは放電されることなくＬＥＤバックライトＣに供給される。
【０１２２】
一方、イネーブル信号ＥＮ及びシャットダイン信号ＳＨＤＮのうち、少なくとも一方がハイレベル（イネーブル時／非シャットダウン時の論理レベル）からローレベル（ディセーブル時／シャットダウン時の論理レベル）に立ち下げられた場合、ＮＡＮＤゲートＡ３２から出力されるゲート信号Ｇ１がハイレベルとなるので、トランジスタＡ３１がオンとなり、ＶＤＩＳＣ端子と接地端との間が導通される。従って、出力電圧Ｖｏｕｔは急速に放電される。なお、第１構成例の出力放電回路Ａ３では、出力段Ｂに含まれる出力キャパシタの容量値とトランジスタＡ３１のオン抵抗値に応じた時定数に基づいて出力電圧Ｖｏｕｔの放電が行われる。
【０１２３】
図１１Ｂは、出力放電回路Ａ３の第２構成例を示す回路図である。第２構成例の出力放電回路Ａ３は、基本的に第１構成例と同様の構成から成り、Ｎチャネル型電界効果トランジスタＡ３３とツェナダイオードＡ３４を追加した点に特徴を有する。
【０１２４】
トランジスタＡ３３は、ＶＤＩＳＣ端子とトランジスタＡ３１のドレインとの間に挿入されて、トランジスタＡ３１のドレイン電圧をバイアスする。接続関係について具体的に述べると、トランジスタＡ３３のドレインは、ＶＤＩＳＣ端子に接続されている。トランジスタＡ３３のソースは、トランジスタＡ３１のドレインに接続されている。トランジスタＡ３３のゲートは、トランジスタＡ３１のゲートに接続されている。
【０１２５】
ツェナダイオードＡ３４は、トランジスタＡ３１のゲートと接地端との間に挿入されてトランジスタＡ３１のゲート電圧をツェナ降伏電圧（例えば５Ｖ）にクランプする。接続関係について具体的に述べると、ツェナダイオードＡ３４のカソードは、トランジスタＡ３１のゲートに接続されている。ツェナダイオードＡ３４のアノードは、接地端に接続されている。
【０１２６】
第２構成例の出力放電回路Ａ３では、出力電圧Ｖｏｕｔの放電時（ゲート信号Ｇ１のハイレベル時）において、トランジスタＡ３１のゲート・ソース間電圧を５Ｖに固定し、かつ、トランジスタＡ３１のドレイン・ソース間電圧を５Ｖ−Ｖｔｈ（ただし、ＶｔｈはトランジスタＡ３３のゲート・ソース間降下電圧）に固定することができる。従って、第２構成例の出力放電回路Ａ３であれば、放電電流を一定値に維持することができるので、リニアな特性で出力電圧Ｖｏｕｔの放電を行うことが可能となる（図１０を参照）。
【０１２７】
リニア放電を行う第２構成例は、ＣＲ放電を行う第１構成例と比べて、出力キャパシタの微小電荷を迅速に放電することができるので、ＬＥＤバックライトＣを迅速かつ確実に消灯することが可能となる。
【０１２８】
図１２は、トランジスタＡ３１と配線層Ｌとの積層例を示す平面図である。トランジスタＡ３１及びＡ３２は、出力電圧Ｖｏｕｔの放電経路を導通／遮断するためのスイッチ素子であり、その特性はさほど重要でない。そこで、ＬＥＤ駆動装置Ａでは、図１２に示すように、トランジスタＡ３１及びＡ３２のうち、少なくとも一方の上層に配線層Ｌが積層形成されている。このような構成とすることにより、配線層Ｌの敷設時におけるレイアウトの自由度を高めることが可能となる。
【０１２９】
図１３は、液晶表示装置の第２実施形態を示すブロック図である。第２実施形態の液晶表示装置Ｘは、基本的に第１実施形態と同様の構成から成り、ＬＥＤ駆動装置Ａに集積化されたＬＥＤショート検出回路Ａ４に新規な特徴部分を有する。そこで、第１実施形態と同一の構成要素については、図９と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【０１３０】
ＬＥＤショート検出回路Ａ４は、ＬＥＤバックライトＣのカソードから帰還入力されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４を監視して、ＬＥＤショート検出を行う回路ブロック（図１のオープン／ショート検出部１２２の一部に相当）である。
【０１３１】
ただし、ＬＥＤバックライトＣを形成する発光ダイオード列毎の順方向降下電圧ＶＦ１〜ＶＦ４に大きなばらつきがある場合には、ＬＥＤショート検出が誤動作するおそれがある。例えば、ＬＥＤ素子の順方向降下電圧ＶＦについて、その規格値を３．５Ｖ、ばらつきを±０．５Ｖとし、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４と比較参照される基準電圧Ｖｒｅｆを１．０Ｖとした場合を考える。
【０１３２】
この場合、第１列目の発光ダイオード列を形成する６つの発光ダイオードの順方向降下電圧ＶＦが全て小さい側（３．０Ｖ）にばらついたとすると、これを発光駆動するために必要なトータルの順方向降下電圧ＶＦ１は１８Ｖ（＝３．０Ｖ×６段）となる。一方、第２列目の発光ダイオード列を形成する６つの発光ダイオードの順方向降下電圧ＶＦが全て大きい側（４．０Ｖ）にばらついたとすると、これを発光駆動するために必要なトータルの順方向降下電圧ＶＦ２は２４Ｖ（＝４．０Ｖ×６段）となる。すなわち、第１列目の順方向降下電圧ＶＦ１と第２列目の順方向降下電圧ＶＦ２との間には、６Ｖの差が生じる。
【０１３３】
第３列目と第４列目の発光ダイオード列を形成する発光ダイオードの順方向降下電圧ＶＦがいずれも規格値であるとすると、ＤＣ／ＤＣコントローラＡ１は、第２列目のＬＥＤ端子電圧ＶＬＥＤ２が基準電圧Ｖｒｅｆ（＝１．０Ｖ）と一致するように、出力電圧Ｖｏｕｔの帰還制御を行う。従って、出力電圧Ｖｏｕｔは２５Ｖ（＝１．０Ｖ＋２４Ｖ）となるので、第１列目のＬＥＤ端子電圧ＶＬＥＤ１は、７Ｖ（２５Ｖ−１８Ｖ）となる。
【０１３４】
ＬＥＤショート検出回路Ａ４は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４のいずれかが閾値電圧Ｖｔｈ（例えば４．５Ｖ）を上回ると、ＬＥＤショートが生じていると判定してしまうので、上記の場合には、第１列目の発光ダイオード列にショートが生じていると誤判定されてしまう。
【０１３５】
そこで、ＬＥＤショート検出回路Ａ４は、ＬＥＤ駆動装置Ａの外部から入力されるショート検出イネーブル信号ＳＨＤＥＴＥＮに応じて動作可否が制御されるように構成されている。具体的に述べると、ＬＥＤショート検出回路Ａ４は、ショート検出イネーブル信号ＳＨＤＥＴＥＮがローレベル（イネーブル時の論理レベル）であるときにショート検出動作を有効とし、ショート検出イネーブル信号ＳＨＤＥＴＥＮがハイレベル（ディセーブル時の論理レベル）であるときにショート検出動作を無効とする。
【０１３６】
このような構成とすることにより、ＬＥＤバックライトＣを形成する発光ダイオードの順方向降下電圧ＶＦが大きくばらつく場合（例えば、ＬＥＤバックライトＣとして新興国向けの廉価モデルを用いる場合）には、ショート検出イネーブル信号ＳＨＤＥＴＥＮを予めハイレベル（ディセーブル時の論理レベル）としておくことにより、ＬＥＤショート検出の誤動作を回避することができる。
【０１３７】
図１４Ａは、ＬＥＤショート検出回路Ａ４の第１構成例を示す回路図である。第１構成例のＬＥＤショート検出回路Ａ４は、非反転入力端（＋）に印加されるＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４と、反転入力端（−）に印加される所定の閾値電圧Ｖｔｈとを比較して比較信号Ｓ１（ＬＥＤショート検出信号に相当）を生成する。比較信号Ｓ１は、ＬＥＤ端子電圧ＶＬＥＤ１〜ＶＬＥＤ４の少なくとも一つが閾値電圧Ｖｔｈを上回ったときにローレベル（正常時の論理レベル）となり、その余の場合にはハイレベル（異常時の論理レベル）となる。
【０１３８】
また、コンパレータＡ４１は、ショート検出イネーブル信号ＳＨＤＥＴＥＮに応じて動作可否が制御される。具体的に述べると、コンパレータＡ４１は、ショート検出イネーブル信号ＳＨＤＥＴＥＮがローレベル（イネーブル時の論理レベル）であるときには、上記の比較動作を行う一方、ショート検出イネーブル信号ＳＨＤＥＴＥＮがハイレベル（ディセーブル時の論理レベル）であるときには、上記の比較動作を行うことなく、常にローレベル（正常時の論理レベル）の比較信号Ｓ１を出力する。
【０１３９】
図１４Ｂは、ＬＥＤショート検出回路Ａ４の第２構成例を示す回路図である。第２構成例のＬＥＤショート検出回路Ａ４は、ショート検出イネーブル信号ＳＨＤＥＴＥＮによってコンパレータＡ４１の動作可否を制御するのではなく、ショート検出イネーブル信号ＳＨＤＥＴＥＮに応じてコンパレータＡ４１の比較信号Ｓ１をマスクするＯＲゲートＡ４２を含む構成とされている。
【０１４０】
ＯＲゲートＡ４２は、比較信号Ｓ１とショート検出イネーブル信号ＳＨＤＥＴＥＮとの論理和演算を行うことにより、出力信号Ｓ２（ＬＥＤショート検出信号に相当）を生成する。従って、出力信号Ｓ２は、ショート検出イネーブル信号ＳＨＤＥＴＥＮがローレベル（イネーブル時の論理レベル）であるときには、比較信号Ｓ１そのものとなり、ショート検出イネーブル信号ＳＨＤＥＴＥＮがハイレベル（ディセーブル時の論理レベル）であるときには、比較信号Ｓ１に依ることなく常にハイレベル（正常時の論理レベル）となる。
【０１４１】
＜その他の変形例＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１４２】
本発明に係るＬＥＤドライバＩＣは、ディスプレイオーディオ用や中小型ＬＣＤパネル用の光源駆動手段として好適に用いることができる。
【符号の説明】
【０１４３】
１００ ＬＥＤドライバＩＣ（ＬＥＤ駆動装置）
１０１ 内部定電圧生成部
１０２ ＵＶＬＯ部
１０３ ＴＳＤ部
１０４ ＯＶＰ部
１０５ 制御ロジック部
１０６ ＯＣＰ部
１０７ コンパレータ
１０８ シュミットトリガ
１０９ 発振部
１１０ スロープ生成部
１１１ ＰＷＭコンパレータ
１１２ ドライバ制御部
１１３ 上側ドライバ
１１４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１５ 下側ドライバ
１１６ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１７ エラーアンプ
１１８ ソフトスタート部
１１９ シュミットトリガ
１２０ 出力電流設定部
１２１ 定電流ドライバ
１２２ オープン／ショート検出部
１２３、１２４ シュミットトリガ
Ｎ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１〜Ｒ６ 抵抗
Ｃ１〜Ｃ６ キャパシタ
Ｄ１、Ｄ２ ダイオード
Ｌ１ インダクタ
ＬＥＤ１〜ＬＥＤ４ 発光ダイオード列
Ａ ＬＥＤ駆動装置（ＬＥＤドライバＩＣ）
Ａ１ ＤＣ／ＤＣコントローラ
Ａ２ 出力電流ドライバ
Ａ３ 出力放電回路
Ａ３１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ａ３２ ＮＡＮＤゲート
Ａ３３ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ａ３４ ツェナダイオード
Ａ４ ショート検出回路
Ａ４１ コンパレータ
Ａ４２ ＯＲゲート
Ｂ 出力段
Ｃ ＬＥＤバックライト
Ｄ 液晶表示パネル
Ｌ 配線層
Ｘ 液晶表示装置
【特許請求の範囲】
【請求項１】
入力電圧から出力電圧を生成してＬＥＤに供給するための出力段を制御するＤＣ／ＤＣコントローラと、
前記ＬＥＤの出力電流を生成する出力電流ドライバと、
所定の制御信号に基づいて前記出力電圧及び前記出力電流の生成動作が停止されたときに前記出力電圧の放電を行う出力放電回路と、
を集積化したことを特徴とするＬＥＤ駆動装置。
【請求項２】
前記出力放電回路は、ゲートに印加される前記制御信号に応じて前記出力電圧の印加端と接地端との間を導通／遮断する第１のＮチャネル型電界効果トランジスタを含むことを特徴とする請求項１に記載のＬＥＤ駆動装置。
【請求項３】
前記出力放電回路は、さらに、ドレインが前記出力電圧の印加端に接続され、ソースが前記第１のＮチャネル型電界効果トランジスタのドレインに接続され、ゲートが前記第１のＮチャネル型電界効果トランジスタのゲートに接続された第２のＮチャネル型電界効果トランジスタを含むことを特徴とする請求項２に記載のＬＥＤ駆動装置。
【請求項４】
前記出力放電回路は、さらに、カソードが前記制御信号の印加端に接続され、アノードが接地端に接続されたツェナダイオードを含むことを特徴とする請求項３に記載のＬＥＤ駆動装置。
【請求項５】
前記第１及び第２のＮチャネル型電界効果トランジスタのうち、少なくとも一方の上層には、配線層が積層形成されていることを特徴とする請求項４に記載のＬＥＤ駆動装置。
【請求項６】
前記制御信号は、前記ＬＥＤ駆動装置のイネーブル信号またはシャットダウン信号であることを特徴とする請求項１〜請求項５のいずれか一項に記載のＬＥＤ駆動装置。
【請求項７】
請求項１〜請求項６のいずれか一項に記載のＬＥＤ駆動装置と、
前記出力段と、
前記ＬＥＤと、
を有することを特徴とする照明装置。
【請求項８】
液晶表示パネルと、
前記液晶表示パネルを背面から照射する請求項７に記載の照明装置と、
を有することを特徴とする液晶表示装置。
【請求項１】
入力電圧から出力電圧を生成してＬＥＤに供給するための出力段を制御するＤＣ／ＤＣコントローラと、
前記ＬＥＤの出力電流を生成する出力電流ドライバと、
所定の制御信号に基づいて前記出力電圧及び前記出力電流の生成動作が停止されたときに前記出力電圧の放電を行う出力放電回路と、
を集積化したことを特徴とするＬＥＤ駆動装置。
【請求項２】
前記出力放電回路は、ゲートに印加される前記制御信号に応じて前記出力電圧の印加端と接地端との間を導通／遮断する第１のＮチャネル型電界効果トランジスタを含むことを特徴とする請求項１に記載のＬＥＤ駆動装置。
【請求項３】
前記出力放電回路は、さらに、ドレインが前記出力電圧の印加端に接続され、ソースが前記第１のＮチャネル型電界効果トランジスタのドレインに接続され、ゲートが前記第１のＮチャネル型電界効果トランジスタのゲートに接続された第２のＮチャネル型電界効果トランジスタを含むことを特徴とする請求項２に記載のＬＥＤ駆動装置。
【請求項４】
前記出力放電回路は、さらに、カソードが前記制御信号の印加端に接続され、アノードが接地端に接続されたツェナダイオードを含むことを特徴とする請求項３に記載のＬＥＤ駆動装置。
【請求項５】
前記第１及び第２のＮチャネル型電界効果トランジスタのうち、少なくとも一方の上層には、配線層が積層形成されていることを特徴とする請求項４に記載のＬＥＤ駆動装置。
【請求項６】
前記制御信号は、前記ＬＥＤ駆動装置のイネーブル信号またはシャットダウン信号であることを特徴とする請求項１〜請求項５のいずれか一項に記載のＬＥＤ駆動装置。
【請求項７】
請求項１〜請求項６のいずれか一項に記載のＬＥＤ駆動装置と、
前記出力段と、
前記ＬＥＤと、
を有することを特徴とする照明装置。
【請求項８】
液晶表示パネルと、
前記液晶表示パネルを背面から照射する請求項７に記載の照明装置と、
を有することを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【公開番号】特開２０１３−２１１１６（Ｐ２０１３−２１１１６Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５２９７２（Ｐ２０１１−１５２９７２）
【出願日】平成２３年７月１１日（２０１１．７．１１）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１１日（２０１１．７．１１）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]