ＰＩＮダイオード
【課題】 アバランシェ耐量を向上させたＰＩＮダイオードを安価に提供することを目的とする。
【解決手段】 Ｎ＋半導体層１及びＮ−半導体層２からなる半導体基板１１と、Ｎ−半導体層２の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域１５と、アノード領域１５内のコンタクト領域１７ｃを介してアノード領域１５と導通するアノード電極１７とを備える。アノード領域１５は、４辺が直線部Ｂ２からなり、４頂点が曲線部Ｂ２からなる略矩形の外縁を有し、コンタクト領域１７ｃの外側に、曲線部Ｂ１に沿って延びるＮ型の非拡散コーナー領域１６がそれぞれ形成されている。このため、曲線部Ｂ１上の降伏箇所から、アバランシェ電流が、高抵抗の非拡散コーナー領域１６を回り込んで流れると、曲線部Ｂ１に沿って電圧降下が生じることにより、降伏箇所を直線部Ｂ２へ移動させることができる。
【解決手段】 Ｎ＋半導体層１及びＮ−半導体層２からなる半導体基板１１と、Ｎ−半導体層２の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域１５と、アノード領域１５内のコンタクト領域１７ｃを介してアノード領域１５と導通するアノード電極１７とを備える。アノード領域１５は、４辺が直線部Ｂ２からなり、４頂点が曲線部Ｂ２からなる略矩形の外縁を有し、コンタクト領域１７ｃの外側に、曲線部Ｂ１に沿って延びるＮ型の非拡散コーナー領域１６がそれぞれ形成されている。このため、曲線部Ｂ１上の降伏箇所から、アバランシェ電流が、高抵抗の非拡散コーナー領域１６を回り込んで流れると、曲線部Ｂ１に沿って電圧降下が生じることにより、降伏箇所を直線部Ｂ２へ移動させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＮ（P Intrinsic N）ダイオードに係り、さらに詳しくは、アバランシェ耐量を向上させるためのＰＩＮダイオードの改良に関する。
【背景技術】
【０００２】
Ｎ型半導体層からなる半導体基板の一方の主面上にカソード（cathode）電極が形成され、他方の主面にＰ型半導体からなる矩形形状のアノード（anode）領域が形成された半導体整流素子として、ＰＩＮダイオードがある。ＰＩＮダイオードは、Ｎ型半導体層が、Ｎ＋半導体層と、Ｎ＋半導体層よりも不純物濃度が低いＮ−半導体層（真性半導体層）からなり、高抵抗のＮ−半導体層がアノード領域及びＮ＋半導体層間に存在することにより、逆方向バイアスに対して良好な耐圧特性を得ている。
【０００３】
逆方向バイアスが印加された際に生じる降伏現象として、アバランシェ（Avalanche）降伏（電子雪崩降伏）がある。アバランシェ降伏は、降伏電圧（逆耐圧電圧）を越える逆方向バイアスが印加された際に発生し、大きなアバランシェ電流が流れることによる温度上昇によって素子の熱破壊に至る場合がある。逆方向バイアスを印加することによりＮ−半導体層中に生じる空乏層は、アノード領域の中央部に比べてアノード領域の端部の方が広がりにくいことが知られている。つまり、空乏層の厚さは、アノード領域の中央部に比べて端部の方が薄く、電界集中を生じ易いことから、上述したアバランシェ降伏は、アノード領域の端部で発生し易い。そこで、アノード領域を取り囲む環状のＰ型領域を形成することにより、アノード領域の端部における電界集中を緩和させてアバランシェ耐量を向上させる技術が提案されている（例えば、特許文献１及び２）。
【０００４】
図９は、従来のＰＩＮダイオード１００の構成例を示した平面図であり、アノード領域１０５が複数のＦＬＲ１０４によって取り囲まれている。図１０は、図９のＡ１０−Ａ１０切断線による切断面である。図１１は、ＦＬＲ１０４を有しないＰＩＮダイオードの断面図である。
【０００５】
ＰＩＮダイオード１００は、半導体基板１０１の一方の主面上にカソード電極１１０が形成され、他方の主面にアノード領域１０５、２つのＦＬＲ１０４及びストッパー領域１１１が形成されている。ＦＬＲ（Field Limiting Ring）１０４は、耐圧を保持するために、アノード領域１０５の外縁に沿って形成されたＰ型半導体からなる環状領域であり、ガードリングと呼ばれる。ストッパー領域１１１は、半導体基板１０１の周縁部に形成されたＮ＋半導体からなる環状領域である。
【０００６】
アノード領域１０５上には、アノード電極１０６が形成され、アノード領域１０５の周縁部からストッパー領域１１１にかけて酸化膜１０３が形成されている。酸化膜１０３は、環状領域からなる絶縁膜であり、その内縁部に重複させてアノード電極１０６が形成され、外縁部に重複させて環状の等電位電極１０２が形成されている。半導体基板１０１は、Ｎ＋半導体層１０１ａ及びＮ−半導体層１０１ｂからなり、Ｎ−半導体層１０１ｂの表面からＰ型不純物を選択的に拡散させることにより、アノード領域１０５及びＦＬＲ１０４が形成される。
【０００７】
逆方向バイアスの印加によって生じる空乏層１１２は、ＦＬＲ１０４が設けられていない場合、アノード領域１０５の中央部において平板状（プレーナプレーン）であるのに対し、アノード領域１０５の端部Ｂ１１では、円柱状（シリンドリカル）となる。このため、特に曲線部Ｂ１０の端部Ｂ１１において電界集中が生じ、アバランシェ降伏が生じ易い。一方、ＦＬＲ１０４が設けられている場合、空乏層１１２は、アノード領域１０５の端部Ｂ１１から半導体基板１０１の外縁に向けて伸びている。すなわち、アノード領域１０５の端部Ｂ１１から伸びた空乏層１１２が、ＦＬＲ１０４に当たり、そこからさらに外側に向けて空乏層１１２が伸展することにより、アノード領域１０５の端部Ｂ１１における電界を緩和している。また、各ＦＬＲ１０４が、アノード領域１０５や他のＦＬＲ１０４と電気的には孤立していることから、アノード領域１０５とＦＬＲ１０４との間やＦＬＲ１０４間では、外側に向けて電圧降下が生じ、ＦＬＲ１０４部分では電界集中が起こり難い。
【０００８】
一般に、誘導負荷や変圧器の１次側及び２次側の結合による漏れインダクタンス（リーケージインダクタンス）などの外因により発生したサージ電圧が降伏電圧を越えた場合、素子内にアバランシェ電流が流れる。その際、アバランシェ降伏は、素子内で最も電界が集中する場所から発生する。このため、上述したＰＩＮダイオード１００では、アノード領域１０５の外縁の曲線部Ｂ１０において電界集中が生じ、アバランシェ電流が流れることによって熱破壊が生じ易いので、アバランシェ耐量を向上させるのに限界があった。
【０００９】
本願発明者らによる先行技術調査によれば、半導体装置のアバランシェ耐量を向上させる技術として、（１）Ｐ型不純物の拡散深さを深くする方法、（２）多重拡散やイオン注入により不純物濃度を制御する方法（例えば、特許文献１及び３〜９）、（３）チップ表面に高抵抗膜を形成する方法（例えば、特許文献２及び１０）、（４）アノード領域の外側に不純物濃度の低い複数の環状領域を形成する方法（例えば、特許文献１）があることが判った。（１）の方法は、アノード領域を形成するためにＰ型不純物を拡散させる際の拡散深さを深くすることにより、アノード領域の端部における電界集中を緩和させるものであり、アノード領域の曲線部において電界が集中するのを防止できるものではない。また、拡散深さを深くするには、拡散処理に要する時間が長くなり、生産性が低下してしまうという問題もあった。
【００１０】
（２）の方法は、高濃度のＰ層の表面部分に、リン、ヒ素又はアンチモンなどのＮ型不純物となりうるイオンをＰ型不純物の濃度を越えない範囲内で注入することにより、或いは、Ｐ型不純物を直接に低濃度でイオン注入することにより、アノード領域の端部に不純物濃度を低下させた高抵抗層を形成するものであり、高抵抗層の存在により、アバランシェ電流が表層に引き付けられるのを防止している。この方法も、アノード領域の曲線部において電界が集中するのを防止できるものではなく、また、イオン注入のプロセスが必要であるので、生産性が低下してしまうという問題があった。（３）の方法は、アノード電極を互いに分離した複数の電極で構成し、電極間を高抵抗膜で接続するものであり、外側の電極ほど電圧降下が大きくなることを利用して、アノード領域の端部における電界集中を緩和させている。この方法も、アノード領域の曲線部において電界が集中するのを防止できるものではなく、また、複数の電極を形成するための複雑なパターニングが必要であり、高抵抗膜を形成するプロセスも必要であるので、生産性が低下してしまうという問題があった。
【００１１】
（４）の方法は、アノード領域の外側に不純物濃度の低い複数の環状領域をＰ層の表面部分で互いに重複するように形成することにより、アノード領域の端部に抵抗層を形成するものである。この方法では、アノード領域の曲線部においてアバランシェ降伏が発生した場合、アバランシェ電流が、抵抗層を介してアノード電極に向って直線的に流れる。その際、アバランシェ電流は、広がりながら流れることから、十分な電圧降下が得られないので、アバランシェ降伏が同じ箇所で連続的に発生することになる。このため、（４）の方法は、アノード領域の曲線部がアバランシェ電流によって熱破壊されるのを防止できるものではない。また、この方法では、低濃度の環状領域を形成するためのイオン注入のプロセスが必要であるので、生産性が低下してしまうという問題もあった。さらに、（４）の方法では、アノード領域の曲線部において、外側へ向けた方向に関する抵抗成分を大きくしようとすれば、より多くの環状領域を形成しなければならず、チップの有効面積が減少してしまうという問題があった。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２７０８５７号公報
【特許文献２】特開２０００−２２１７６号公報
【特許文献３】特開２００９−１６４４８６号公報
【特許文献４】特開２００４−２４７４５６号公報
【特許文献５】特開２００２−２４６６０９号公報
【特許文献６】特開２００２−２０３９５５号公報
【特許文献７】特開平１０−３３５６７９号公報
【特許文献８】特開平７−２２１３２６号公報
【特許文献９】特開平７−２２１２９０号公報
【特許文献１０】特開平１１−０４０８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記事情に鑑みてなされたものであり、ＰＩＮダイオードのアバランシェ耐量を向上させることを目的とする。特に、降伏電圧を越える逆方向バイアス時にアノード領域の曲線部への電流集中によって、熱破壊が生じるのを抑制することを目的とする。また、降伏電圧を越える逆方向バイアス時にアノード領域の直線部の１点への電流集中によって、熱破壊が生じるのを抑制することを目的とする。更に、製造工程を複雑化することなく、ＰＩＮダイオードのアバランシェ耐量を向上させることを目的とする。
【課題を解決するための手段】
【００１４】
第１の本発明によるＰＩＮダイオードは、Ｎ型の第１半導体層及び不純物濃度が第１半導体層よりも低いＮ型の第２半導体層からなる半導体基板と、第１半導体層の外面上に形成されたカソード電極と、第２半導体層の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域と、上記アノード領域内のコンタクト領域を介して上記アノード領域と導通するアノード電極とを備え、上記アノード領域は、４辺が直線部からなり、４頂点が略円弧状の曲線部からなる略矩形の外縁を有し、上記コンタクト領域の外側に、上記曲線部に沿って延びるＮ型の非拡散コーナー領域がそれぞれ形成されている。
【００１５】
降伏電圧を越える逆方向バイアスをＰＩＮダイオードに印加した場合、電界集中が生じ易いアノード領域の曲線部においてアバランシェ降伏が発生し、当該曲線部上の降伏箇所からアノード電極へアバランシェ電流が流れる。このため、上記構成のように、コンタクト領域の外側に上記曲線部に沿って延びる非拡散コーナー領域を形成することにより、アバランシェ電流は、高抵抗の非拡散コーナー領域を回り込んでコンタクト領域へ向かうようにアノード領域内を流れる。つまり、アノード領域の曲線部と、非拡散コーナー領域とによって挟まれた経路をアバランシェ電流が流れる。このとき、当該経路の抵抗成分に応じた電圧降下がアノード領域の外縁に沿って発生し、降伏箇所の電位が上昇することにより、降伏箇所が電位のより低い直線部に向かって移動する。つまり、アノード領域の曲線部上で発生した降伏箇所をアノード領域の外縁に沿って直線部側へ移動させることにより、曲線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００１６】
第２の本発明によるＰＩＮダイオードは、上記構成に加え、上記アノード領域には、上記コンタクト領域の外側に、上記直線部に沿って延びるＮ型の非拡散サイド領域が形成されている。
【００１７】
この様な構成によれば、降伏箇所がアノード領域の曲線部から直線部に移動した後において、アバランシェ電流の一部は、高抵抗の非拡散サイド領域を回り込んでコンタクト領域へ向かうようにアノード領域内を流れる。つまり、アノード領域の直線部と、非拡散サイド領域とによって挟まれた経路をアバランシェ電流が流れる。このとき、当該経路の抵抗成分に応じた電圧降下がアノード領域の外縁に沿って発生し、直線部上における新たな降伏箇所の電位が上昇することにより、降伏箇所が直線部上のより電位の低い場所へ移動する。つまり、アノード領域の曲線部から直線部へ移動した降伏箇所をアノード領域の外縁に沿って更に移動させることにより、直線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００１８】
第３の本発明によるＰＩＮダイオードは、上記構成に加え、上記アノード領域内には、同一の上記直線部に沿って断続的に延びる２以上の上記非拡散サイド領域が形成されている。この様な構成によれば、降伏箇所がアノード領域の曲線部から直線部へ移動した後に直線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００１９】
第４の本発明によるＰＩＮダイオードは、上記構成に加え、上記非拡散コーナー領域及び非拡散サイド領域が、上記アノード領域を形成するためのフォトマスクを用いて第２半導体層の外面をマスクすることにより、上記不純物拡散によって上記アノード領域と同時に形成される。
【００２０】
この様な構成によれば、Ｐ型のアノード領域内にＮ型の非拡散コーナー領域及び非拡散サイド領域を容易に形成することができ、生産性を向上させることができる。つまり、アノード領域、非拡散コーナー領域及び非拡散サイド領域は、１枚のフォトマスクを用いて第２半導体層の外面をマスクし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成することができる。従って、前述した従来技術のように多重拡散やイオン注入の工程が別途必要とせず、従来のものに比べて生産性を低下させることなく、アバランシェ耐量を向上させることができる。
【発明の効果】
【００２１】
本発明によるＰＩＮダイオードによれば、アバランシェ降伏時に、アノード領域の曲線部に発生した降伏箇所を直線部側へ移動させることにより、曲線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００２２】
また、本発明によるＰＩＮダイオードによれば、アバランシェ降伏時に曲線部から直線部に移動した降伏箇所をアノード領域の外縁に沿って更に移動させることにより、直線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００２３】
また、本発明によるＰＩＮダイオードによれば、アノード領域を形成するための不純物拡散工程により、非拡散コーナー領域及び非拡散サイド領域を同時に形成することにより、生産性を低下させることなく、アバランシェ耐量を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１によるＰＩＮダイオードの一構成例を示した平面図である。
【図２】図１のＡ１−Ａ１切断線による断面図である。
【図３】図１のＡ２−Ａ２切断線による断面図である。
【図４】図１のＰＩＮダイオード１０の要部を拡大して示した拡大図である。
【図５】図１のＰＩＮダイオード１０の動作の一例を模式的に示した説明図である。
【図６】本発明の実施の形態２によるＰＩＮダイオードの一構成例を示した平面図である。
【図７】図６の状態から降伏箇所がアノード領域１５の直線部Ｂ２上に移動した場合の電流経路を示した図である。
【図８】本発明の実施の形態２によるＰＩＮダイオード１０の他の構成例を示した平面図である。
【図９】従来のＰＩＮダイオード１００を示した平面図である。
【図１０】図９のＡ１０−Ａ１０切断線による断面図である。
【図１１】ＦＬＲ１０４を有しないＰＩＮダイオード１００の断面図である。
【発明を実施するための形態】
【００２５】
実施の形態１．
＜ＰＩＮダイオード１０の平面レイアウト＞
図１は、本発明の実施の形態１によるＰＩＮダイオードの一構成例を示した平面図である。ＰＩＮダイオード１０は、Ｐ−Ｉ−Ｎの各半導体層からなる半導体整流素子であり、例えば、ＦＲＤ（Fast Recovery Diode：高速リカバリーダイオード）として、電力変換装置などに用いられている。
【００２６】
このＰＩＮダイオード１０は、Ｎ型の半導体基板１１の一方の主面に対し、Ｐ型不純物を選択的に拡散することによって、２つのＦＬＲ１４及びアノード領域１５が形成されている。また、半導体基板１１の上記一方の主面上には、図示しない絶縁膜を介して、略矩形のアノード電極１７及び環状の等電位電極１２が形成されている。
【００２７】
アノード領域１５は、Ｐ型半導体からなる領域であり、４辺が直線部Ｂ２からなり、４頂点が略円弧状の曲線部Ｂ１からなる略矩形の外縁を有している。ＦＬＲ１４は、アノード領域１５の外縁に沿って形成されたＰ型半導体からなる環状の耐圧保持領域である。
【００２８】
アノード電極１７は、酸化膜を介してアノード領域１５上に形成され、アノード領域１５内のコンタクト領域１７ｃを介してアノード領域１５と導通している。また、このコンタクト領域１７ｃよりも外側のアノード領域１５内には、非拡散コーナー領域１６が形成されている。非拡散コーナー領域１６は、アノード領域１５内に形成されたＮ型（Ｎ−）の半導体領域であり、アノード領域１５の各曲線部Ｂ１及びコンタクト領域１７ｃの間に形成され、アノード領域１５の外縁に沿って延びる細長い形状からなる。
【００２９】
＜断面構造＞
図２は、図１のＡ１−Ａ１切断線による断面図であり、非拡散コーナー領域１６を含む切断面が示されている。また、図３は、図１のＡ２−Ａ２切断線による断面図であり、非拡散コーナー領域１６を含まない切断面が示されている。
【００３０】
半導体基板１１は、Ｎ＋半導体層１及びＮ−半導体層２からなり、例えば、Ｎ＋半導体層１上にＮ−半導体層２をエピタキシャル成長させることによって得られる。半導体基板１１の上面、つまり、Ｎ−半導体層２の外面には、等電位電極１２及びアノード電極１７が形成され、半導体基板１１の下面、つまり、Ｎ＋半導体層１の外面には、カソード電極１８が形成されている。
【００３１】
アノード領域１５及びＦＬＲ１４は、Ｎ−半導体層２の外面に対し、Ｐ型不純物を選択的に拡散させることにより形成される。ストッパー領域３は、半導体基板１１の周縁部に形成されたＮ＋半導体からなる環状領域である。なお、Ｎ−半導体層２は、Ｎ＋半導体層１やアノード領域１５に比べて、不純物濃度が十分に低い半導体層である。
【００３２】
アノード電極１７は、酸化膜１３の開口を介して、アノード領域１５と導通している。コンタクト領域１７ｃは、アノード領域１５内に形成された酸化膜１３の開口であり、このコンタクト領域１７ｃを介して、アノード電極１７及びアノード領域１５を導通させている。同様にして、等電位電極１２も酸化膜１３の開口を介してストッパー領域３と導通している。つまり、酸化膜１３は、アノード領域１５からストッパー領域３に至る環状領域に形成されており、アノード電極１７は、その一部を酸化膜１３の内縁部に重複させるように形成され、等電位電極１２も、その一部を酸化膜１３の外縁部に重複させるように形成されている。
【００３３】
非拡散コーナー領域１６は、アノード領域１５内に形成されたＮ−半導体層２であり、不純物拡散時にＮ−半導体層２の外面をマスクしておくことにより、アノード領域１５と同時に形成される。つまり、ＦＬＲ１４、アノード領域１５及び非拡散コーナー領域１６は、１枚のフォトマスクを用いてＮ−半導体層２の外面をマスクし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成される。従って、前述した従来技術のように多重拡散やイオン注入の工程が不要であり、生産性を低下させることはない。
【００３４】
＜アノード領域の曲線部Ｂ１＞
図４は、図１のＰＩＮダイオード１０の要部を拡大して示した拡大図であり、アノード領域１５の曲線部Ｂ１及びその周辺が、酸化膜１３やアノード電極１７を省略して示されている。アノード領域１５は、矩形の各頂点が面取りされた略矩形からなり、頂点に相当する４つの曲線部Ｂ１と、４辺に相当する直線部Ｂ２からなる。アノード領域１５の各頂点を略円弧状の曲線部Ｂ１とすることにより、各頂点への電界集中を抑制することができる。
【００３５】
非拡散コーナー領域１６は、アノード領域１５の曲線部Ｂ１の内側に形成された略等幅の細長い領域であり、アノード領域５の外縁に沿って延び、非拡散コーナー領域１６の外側には、アバランシェ電流の経路となる略等幅の細長いアノード領域１５が形成されている。ここでは、曲線部Ｂ１の内側を経由して、当該曲線部Ｂ１を挟んで隣接する２つの直線部Ｂ２のうち、一方の直線部Ｂ１の内側から、他方の直線部Ｂ２の内側へ至る形状からなる。
【００３６】
非拡散コーナー領域１６の長さＤ１は、その幅Ｗ２に比べて十分に長く、電流経路に要求される抵抗値に応じて定められる。すなわち、アバランシェ電流による電圧降下により、曲線部Ｂ１上の降伏箇所を直線部Ｂ２へ移動させることができる抵抗値となるように定められる。例えば、非拡散コーナー領域１６からアノード領域１５の外縁までの幅Ｗ１をＷ１＝１０μｍ、非拡散コーナー領域１６の幅Ｗ２をＷ２＝１０μｍとし、アノード領域１５に沿った電流経路の抵抗値を２ｋΩとすれば、曲線部Ｂ１の中央から非拡散コーナー領域１６の一端までの長さＤ１は、Ｄ１＝１００μｍ程度と十分に長く設定される。
【００３７】
＜曲線部Ｂ１におけるアバランシェ降伏＞
図５は、図１のＰＩＮダイオード１０の動作の一例を模式的に示した説明図であり、アノード領域１５の曲線部Ｂ１においてアバランシェ降伏が発生した場合の電流経路が示されている。
【００３８】
一般に、アバランシェ降伏は、素子内で最も電界が集中する場所から発生する。アノード領域１５が略矩形からなるＰＩＮダイオード１０の場合、電界集中は、アノード領域１５の曲線部Ｂ１が最も大きく、次に直線部Ｂ２が大きく、アノード領域１５の内側はアノード領域１５の外縁に比べて小さい。このため、ＰＩＮダイオード１０では、アノード領域１５の曲線部Ｂ１付近で最初のアバランシェ降伏が発生する。
【００３９】
ところが、アノード領域１５の曲線部Ｂ１からコンタクト領域１７ｃへの最短経路上には、不純物濃度の低いＮ−半導体層２からなる高抵抗の非拡散コーナー領域１６が形成されている。このため、アノード領域１５の曲線部Ｂ１付近でアバランシェ降伏が発生した場合、アバランシェ電流２２は、降伏箇所２１からコンタクト領域１７ｃへ至る最短経路を流れることができず、非拡散コーナー領域１６の外側を回り込むように、アノード領域１５の外縁に沿って流れることになる。
【００４０】
アバランシェ電流２２がこの様な経路を流れることにより、当該経路の抵抗成分（Ｒ１＋Ｒ２）によって電圧降下が生じる。このため、降伏箇所２１の電位が上昇し、降伏箇所２１は、より電位の低い直線部Ｂ２側へ移動する。その結果、十分な電圧降下が生じていれば、アノード領域１５の直線部Ｂ２付近に降伏箇所が移動する。この様にして降伏箇所２１が移動することにより、アバランシェ電流２２が流れることによって温度上昇する箇所が分散されるので、素子の熱破壊の発生を抑制することができる。
【００４１】
＜ＰＩＮダイオード１０の製造方法＞
次に、この様なＰＩＮダイオード１０の製造方法の概略について説明する。半導体基板１１のＮ−半導体層２は、例えば、リン（Ｐ）、ヒ素（Ａｓ）又はアンチモン（Ｓｂ）などのＮ型不純物を含むＮ＋半導体層１上に、不純物濃度の低いＮ型半導体層をエピタキシャル成長させることによって形成される。なお、半導体基板１１は、Ｎ−半導体層２に対しＮ型不純物を拡散させ、Ｎ＋半導体層１を形成したものであってもよい。
【００４２】
アノード領域１５、非拡散コーナー領域１６及びＦＬＲ１４は、１枚のフォトマスクを用いてレジスト膜をパターニングし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成される。すなわち、半導体基板１１上にフォトレジストからなるレジスト膜を形成し、共通のフォトマスクを用いてレジスト膜を露光及び現像してパターニングする。そして、ボロン（Ｂ）、インジウム（Ｉｎ）などのＰ型不純物を半導体基板１１の表面から拡散させることによって形成される。従って、前述した従来技術のように多重拡散やイオン注入の工程を必要とせず、生産性を低下させることなく、安価にアバランシェ耐量を向上させることができる。
【００４３】
カソード電極１８やアノード電極１７は、例えば、半導体基板１１の表面に導電性の金属を蒸着し、蒸着された金属膜をレジストパターンにより選択的に除去して形成される。
【００４４】
本実施の形態によれば、アノード領域１５の曲線部Ｂ１でアバランシェ降伏が発生した場合、アバランシェ電流が、非拡散コーナー領域１６の外側をアノード領域１５の外縁に沿って流れ、非拡散コーナー領域１６を回り込む。このため、非拡散コーナー領域１６よりも外側の電流経路の抵抗成分によって降伏箇所の電位が上昇し、より電位の低いところに降伏箇所が移動する。この様にして降伏箇所が移動することにより、アバランシェ電流が集中して流れることによって温度上昇する箇所が分散されるので、素子の熱破壊の発生を抑制することができる。従って、アノード領域１５の曲線部Ｂ１においてアバランシェ電流による熱破壊が生じるのを抑制し、アバランシェ耐量を向上させることができる。
【００４５】
さらに、不純物を選択的に拡散させるためのレジスト膜をパターニングする際に、共通のフォトマスクを用いてアノード領域１５、非拡散コーナー領域１６及びＦＬＲ１４を形成することができるので、生産性を向上させることができる。つまり、アノード領域１５、非拡散コーナー領域１６及び複数のＦＬＲ１４は、１枚のフォトマスクを用いてレジスト膜をパターニングし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成することが可能である。従って、前述した従来技術のように多重拡散やイオン注入の工程を必要とせず、従来のものに比べて生産性を低下させることなく、安価にアバランシェ耐量を向上させることができる。
【００４６】
実施の形態２．
実施の形態１では、アノード領域１５の各曲線部Ｂ１に対してＮ−半導体層２からなる非拡散コーナー領域１６が形成される場合の例について説明した。これに対し、本実施の形態では、アノード領域１５の各直線部Ｂ２に対し、直線部Ｂ２よりも内側に非拡散サイド領域を形成する場合について説明する。
【００４７】
図６は、本発明の実施の形態２によるＰＩＮダイオードの一構成例を示した平面図であり、非拡散コーナー領域１６及び非拡散サイド領域１９を備えたＰＩＮダイオード１０が示されている。このＰＩＮダイオード１０は、このコンタクト領域１７ｃよりも外側のアノード領域１５内に、非拡散コーナー領域１６及び非拡散サイド領域１９が形成されている。
【００４８】
非拡散サイド領域１９は、アノード領域１５内に形成された高抵抗のＮ型（Ｎ−）の半導体領域であり、アノード領域１５の各直線部Ｂ２及びコンタクト領域１７ｃの間に形成され、アノード領域１５の外縁に沿って延びる細長い形状からなる。なお、非拡散コーナー領域１６及び非拡散サイド領域１９は、アノード領域１５を介在させ、互いに連結されることなく形成されている。
【００４９】
非拡散コーナー領域１６及び非拡散サイド領域１９は、不純物拡散時に、Ｎ−半導体層２の外面をレジスト膜でマスクすることにより形成される。つまり、アノード領域１５、非拡散領域１６，１９及び複数のＦＬＲ１４は、１枚のフォトマスクを用いてレジスト膜をパターニングし、Ｐ型不純物を拡散させることにより、１度の不純物拡散工程によって同時に形成することが可能である。従って、前述した従来技術のように多重拡散やイオン注入の工程を必要とせず、生産性を低下させることなく、アバランシェ耐量を向上させることができる。
【００５０】
図７は、図６の状態から降伏箇所がアノード領域１５の直線部Ｂ２上に移動した場合の電流経路を示した図である。降伏箇所がアノード領域１５の曲線部Ｂ１から直線部Ｂ２に移動すれば、アバランシェ電流２２の一部は、非拡散サイド領域１９を回り込んでアノード電極１７へ流れ込む。
【００５１】
非拡散サイド領域１９は、アノード領域１５の直線部Ｂ２の内側に形成された略等幅の細長い領域であり、アノード領域５の外縁に沿って延び、非拡散サイド領域１９の外側には、アバランシェ電流の経路となる略等幅の細長いアノード領域１５が形成されている。アバランシェ電流が、上記経路を流れることにより、当該経路の抵抗成分に起因する電圧降下によって降伏箇所２３の電位が上昇し、降伏箇所２３の移動が繰り返される。
【００５２】
本実施の形態によれば、降伏箇所がアノード領域１５の曲線部Ｂ１にある場合には、アバランシェ電流が非拡散コーナー領域１６の外側を回り込んで流れ、降伏箇所２１がアノード領域１５の曲線部Ｂ１から直線部Ｂ２へ移動する。降伏箇所の直線部Ｂ２への移動後は、アバランシェ電流が、非拡散サイド領域１９を回り込むようにアノード領域１５の外縁に沿って流れ、新たな降伏箇所の電位を上昇させる。このため、降伏箇所をアノード領域１５の直線部Ｂ２上で移動させ、効果的に分散させることができる。
【００５３】
なお、図６のＰＩＮダイオード１０では、アノード領域１５の外縁に沿って、非拡散コーナー領域１６及び非拡散サイド領域１９を整列配置させ、アノード領域１５の外縁及びコンタクト領域１７ｃの間に、断続的な環状の非拡散領域３０が形成されている。
【００５４】
このような環状の非拡散領域３０よりも内側のアノード領域１５を主アノード領域３１、外側のアノード領域１５を環状アノード領域３２、主アノード領域３１及び環状アノード領域３２を接続する略矩形のアノード領域１５をアノード接続領域３３と呼ぶことにすれば、図６のＰＩＮダイオード１０は、４辺が直線部からなり、４頂点が曲線部からなる略矩形の外縁を有する主アノード領域３１の外縁に沿って、環状アノード領域３２が形成され、アノード接続領域３３を介して、主アノード領域３１の直線部が、環状アノード領域３２の内縁に接続されているということもできる。
【００５５】
アノード接続領域３３は、主アノード領域３１の外縁の曲線部には接続されていない。また、アノード接続領域３３の抵抗は、その幅及び長さによって制御することができる。このため、各アノード接続領域３３の幅及び長さを互いに略一致させ、各アノード接続領域３３の抵抗を略一致させておくことが望ましい。
【００５６】
図８は、本発明の実施の形態２によるＰＩＮダイオード１０の他の構成例を示した平面図である。図６のＰＩＮダイオード１０と比較すれば、アノード領域１５の各直線部Ｂ２に対し、２以上の非拡散サイド領域１９がそれぞれ形成されている点で異なる。
【００５７】
このＰＩＮダイオード１０では、コンタクト領域１７ｃよりも外側のアノード領域１５内に、同一の直線部Ｂ２に沿って延びる２以上の非拡散サイド領域１９が形成されている。このため、降伏箇所がアノード領域１５の曲線部Ｂ１から直線部Ｂ２へ移動した後、直線部Ｂ２上における降伏箇所２３を分散させ易くなる。従って、直線部Ｂ２上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００５８】
特に、同一の直線部Ｂ２に沿って形成された２以上の非拡散サイド領域１９の長さを略一致させ、非拡散サイド領域１９よりも外側の電流経路の抵抗を略一致させることにより、直線部Ｂ２上の１点に電流が集中するのをより効果的に抑制することができる。
【００５９】
なお、図８のＰＩＮダイオード１０も、図６の場合と同様、主アノード領域３１の外縁に沿って、環状アノード領域３２が形成され、主アノード領域３１及び環状アノード領域３２が、アノード接続領域３３によって相互に接続されているということもできる。ただし、図６の場合、同一の直線部Ｂ２に形成されるアノード接続領域３３は、非拡散コーナー領域１６及び非拡散サイド領域１９間の２カ所であったのに対し、図８の場合には、隣接する非拡散サイド領域１９間も加えた３箇所以上となる。
【００６０】
なお、実施の形態１及び２では、アノード領域１５の終端構造として複数のＦＬＲ１４が形成される場合の例について説明したが、本発明はこれに限られるものではない。例えば、耐圧を上げるために、アノード領域１５の外側にＳＩＰＯＳ層を形成しても良い。ＳＩＰＯＳ（Semi-Insulating POlycrystalline Silicon）層は、多結晶シリコンに酸素を混入させた半絶縁性の膜であり、ＳＩＰＯＳ層内の可動キャリアが電界分布の乱れを補償するので、耐圧を向上させることができる。或いは、アノード電極１７を酸化膜１３上で半導体基板１１の外縁側に伸展させることによって、アノード領域１５の端部における耐圧を向上させるＦＰ（Field Plate）の技術とＦＬＲとを組み合わせたものも本発明には含まれる。
【符号の説明】
【００６１】
１ Ｎ＋半導体層
２ Ｎ−半導体層
３ ストッパー領域
１０ ＰＩＮダイオード
１１ 半導体基板
１２ 等電位電極
１３ 酸化膜
１４ ＦＬＲ
１５ アノード領域
１６ 非拡散コーナー領域
１７ アノード電極
１７ｃ コンタクト領域
１８ カソード電極
１９ 非拡散サイド領域
Ｂ１ アノード領域の曲線部
Ｂ２ アノード領域の直線部
【技術分野】
【０００１】
本発明は、ＰＩＮ（P Intrinsic N）ダイオードに係り、さらに詳しくは、アバランシェ耐量を向上させるためのＰＩＮダイオードの改良に関する。
【背景技術】
【０００２】
Ｎ型半導体層からなる半導体基板の一方の主面上にカソード（cathode）電極が形成され、他方の主面にＰ型半導体からなる矩形形状のアノード（anode）領域が形成された半導体整流素子として、ＰＩＮダイオードがある。ＰＩＮダイオードは、Ｎ型半導体層が、Ｎ＋半導体層と、Ｎ＋半導体層よりも不純物濃度が低いＮ−半導体層（真性半導体層）からなり、高抵抗のＮ−半導体層がアノード領域及びＮ＋半導体層間に存在することにより、逆方向バイアスに対して良好な耐圧特性を得ている。
【０００３】
逆方向バイアスが印加された際に生じる降伏現象として、アバランシェ（Avalanche）降伏（電子雪崩降伏）がある。アバランシェ降伏は、降伏電圧（逆耐圧電圧）を越える逆方向バイアスが印加された際に発生し、大きなアバランシェ電流が流れることによる温度上昇によって素子の熱破壊に至る場合がある。逆方向バイアスを印加することによりＮ−半導体層中に生じる空乏層は、アノード領域の中央部に比べてアノード領域の端部の方が広がりにくいことが知られている。つまり、空乏層の厚さは、アノード領域の中央部に比べて端部の方が薄く、電界集中を生じ易いことから、上述したアバランシェ降伏は、アノード領域の端部で発生し易い。そこで、アノード領域を取り囲む環状のＰ型領域を形成することにより、アノード領域の端部における電界集中を緩和させてアバランシェ耐量を向上させる技術が提案されている（例えば、特許文献１及び２）。
【０００４】
図９は、従来のＰＩＮダイオード１００の構成例を示した平面図であり、アノード領域１０５が複数のＦＬＲ１０４によって取り囲まれている。図１０は、図９のＡ１０−Ａ１０切断線による切断面である。図１１は、ＦＬＲ１０４を有しないＰＩＮダイオードの断面図である。
【０００５】
ＰＩＮダイオード１００は、半導体基板１０１の一方の主面上にカソード電極１１０が形成され、他方の主面にアノード領域１０５、２つのＦＬＲ１０４及びストッパー領域１１１が形成されている。ＦＬＲ（Field Limiting Ring）１０４は、耐圧を保持するために、アノード領域１０５の外縁に沿って形成されたＰ型半導体からなる環状領域であり、ガードリングと呼ばれる。ストッパー領域１１１は、半導体基板１０１の周縁部に形成されたＮ＋半導体からなる環状領域である。
【０００６】
アノード領域１０５上には、アノード電極１０６が形成され、アノード領域１０５の周縁部からストッパー領域１１１にかけて酸化膜１０３が形成されている。酸化膜１０３は、環状領域からなる絶縁膜であり、その内縁部に重複させてアノード電極１０６が形成され、外縁部に重複させて環状の等電位電極１０２が形成されている。半導体基板１０１は、Ｎ＋半導体層１０１ａ及びＮ−半導体層１０１ｂからなり、Ｎ−半導体層１０１ｂの表面からＰ型不純物を選択的に拡散させることにより、アノード領域１０５及びＦＬＲ１０４が形成される。
【０００７】
逆方向バイアスの印加によって生じる空乏層１１２は、ＦＬＲ１０４が設けられていない場合、アノード領域１０５の中央部において平板状（プレーナプレーン）であるのに対し、アノード領域１０５の端部Ｂ１１では、円柱状（シリンドリカル）となる。このため、特に曲線部Ｂ１０の端部Ｂ１１において電界集中が生じ、アバランシェ降伏が生じ易い。一方、ＦＬＲ１０４が設けられている場合、空乏層１１２は、アノード領域１０５の端部Ｂ１１から半導体基板１０１の外縁に向けて伸びている。すなわち、アノード領域１０５の端部Ｂ１１から伸びた空乏層１１２が、ＦＬＲ１０４に当たり、そこからさらに外側に向けて空乏層１１２が伸展することにより、アノード領域１０５の端部Ｂ１１における電界を緩和している。また、各ＦＬＲ１０４が、アノード領域１０５や他のＦＬＲ１０４と電気的には孤立していることから、アノード領域１０５とＦＬＲ１０４との間やＦＬＲ１０４間では、外側に向けて電圧降下が生じ、ＦＬＲ１０４部分では電界集中が起こり難い。
【０００８】
一般に、誘導負荷や変圧器の１次側及び２次側の結合による漏れインダクタンス（リーケージインダクタンス）などの外因により発生したサージ電圧が降伏電圧を越えた場合、素子内にアバランシェ電流が流れる。その際、アバランシェ降伏は、素子内で最も電界が集中する場所から発生する。このため、上述したＰＩＮダイオード１００では、アノード領域１０５の外縁の曲線部Ｂ１０において電界集中が生じ、アバランシェ電流が流れることによって熱破壊が生じ易いので、アバランシェ耐量を向上させるのに限界があった。
【０００９】
本願発明者らによる先行技術調査によれば、半導体装置のアバランシェ耐量を向上させる技術として、（１）Ｐ型不純物の拡散深さを深くする方法、（２）多重拡散やイオン注入により不純物濃度を制御する方法（例えば、特許文献１及び３〜９）、（３）チップ表面に高抵抗膜を形成する方法（例えば、特許文献２及び１０）、（４）アノード領域の外側に不純物濃度の低い複数の環状領域を形成する方法（例えば、特許文献１）があることが判った。（１）の方法は、アノード領域を形成するためにＰ型不純物を拡散させる際の拡散深さを深くすることにより、アノード領域の端部における電界集中を緩和させるものであり、アノード領域の曲線部において電界が集中するのを防止できるものではない。また、拡散深さを深くするには、拡散処理に要する時間が長くなり、生産性が低下してしまうという問題もあった。
【００１０】
（２）の方法は、高濃度のＰ層の表面部分に、リン、ヒ素又はアンチモンなどのＮ型不純物となりうるイオンをＰ型不純物の濃度を越えない範囲内で注入することにより、或いは、Ｐ型不純物を直接に低濃度でイオン注入することにより、アノード領域の端部に不純物濃度を低下させた高抵抗層を形成するものであり、高抵抗層の存在により、アバランシェ電流が表層に引き付けられるのを防止している。この方法も、アノード領域の曲線部において電界が集中するのを防止できるものではなく、また、イオン注入のプロセスが必要であるので、生産性が低下してしまうという問題があった。（３）の方法は、アノード電極を互いに分離した複数の電極で構成し、電極間を高抵抗膜で接続するものであり、外側の電極ほど電圧降下が大きくなることを利用して、アノード領域の端部における電界集中を緩和させている。この方法も、アノード領域の曲線部において電界が集中するのを防止できるものではなく、また、複数の電極を形成するための複雑なパターニングが必要であり、高抵抗膜を形成するプロセスも必要であるので、生産性が低下してしまうという問題があった。
【００１１】
（４）の方法は、アノード領域の外側に不純物濃度の低い複数の環状領域をＰ層の表面部分で互いに重複するように形成することにより、アノード領域の端部に抵抗層を形成するものである。この方法では、アノード領域の曲線部においてアバランシェ降伏が発生した場合、アバランシェ電流が、抵抗層を介してアノード電極に向って直線的に流れる。その際、アバランシェ電流は、広がりながら流れることから、十分な電圧降下が得られないので、アバランシェ降伏が同じ箇所で連続的に発生することになる。このため、（４）の方法は、アノード領域の曲線部がアバランシェ電流によって熱破壊されるのを防止できるものではない。また、この方法では、低濃度の環状領域を形成するためのイオン注入のプロセスが必要であるので、生産性が低下してしまうという問題もあった。さらに、（４）の方法では、アノード領域の曲線部において、外側へ向けた方向に関する抵抗成分を大きくしようとすれば、より多くの環状領域を形成しなければならず、チップの有効面積が減少してしまうという問題があった。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２７０８５７号公報
【特許文献２】特開２０００−２２１７６号公報
【特許文献３】特開２００９−１６４４８６号公報
【特許文献４】特開２００４−２４７４５６号公報
【特許文献５】特開２００２−２４６６０９号公報
【特許文献６】特開２００２−２０３９５５号公報
【特許文献７】特開平１０−３３５６７９号公報
【特許文献８】特開平７−２２１３２６号公報
【特許文献９】特開平７−２２１２９０号公報
【特許文献１０】特開平１１−０４０８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記事情に鑑みてなされたものであり、ＰＩＮダイオードのアバランシェ耐量を向上させることを目的とする。特に、降伏電圧を越える逆方向バイアス時にアノード領域の曲線部への電流集中によって、熱破壊が生じるのを抑制することを目的とする。また、降伏電圧を越える逆方向バイアス時にアノード領域の直線部の１点への電流集中によって、熱破壊が生じるのを抑制することを目的とする。更に、製造工程を複雑化することなく、ＰＩＮダイオードのアバランシェ耐量を向上させることを目的とする。
【課題を解決するための手段】
【００１４】
第１の本発明によるＰＩＮダイオードは、Ｎ型の第１半導体層及び不純物濃度が第１半導体層よりも低いＮ型の第２半導体層からなる半導体基板と、第１半導体層の外面上に形成されたカソード電極と、第２半導体層の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域と、上記アノード領域内のコンタクト領域を介して上記アノード領域と導通するアノード電極とを備え、上記アノード領域は、４辺が直線部からなり、４頂点が略円弧状の曲線部からなる略矩形の外縁を有し、上記コンタクト領域の外側に、上記曲線部に沿って延びるＮ型の非拡散コーナー領域がそれぞれ形成されている。
【００１５】
降伏電圧を越える逆方向バイアスをＰＩＮダイオードに印加した場合、電界集中が生じ易いアノード領域の曲線部においてアバランシェ降伏が発生し、当該曲線部上の降伏箇所からアノード電極へアバランシェ電流が流れる。このため、上記構成のように、コンタクト領域の外側に上記曲線部に沿って延びる非拡散コーナー領域を形成することにより、アバランシェ電流は、高抵抗の非拡散コーナー領域を回り込んでコンタクト領域へ向かうようにアノード領域内を流れる。つまり、アノード領域の曲線部と、非拡散コーナー領域とによって挟まれた経路をアバランシェ電流が流れる。このとき、当該経路の抵抗成分に応じた電圧降下がアノード領域の外縁に沿って発生し、降伏箇所の電位が上昇することにより、降伏箇所が電位のより低い直線部に向かって移動する。つまり、アノード領域の曲線部上で発生した降伏箇所をアノード領域の外縁に沿って直線部側へ移動させることにより、曲線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００１６】
第２の本発明によるＰＩＮダイオードは、上記構成に加え、上記アノード領域には、上記コンタクト領域の外側に、上記直線部に沿って延びるＮ型の非拡散サイド領域が形成されている。
【００１７】
この様な構成によれば、降伏箇所がアノード領域の曲線部から直線部に移動した後において、アバランシェ電流の一部は、高抵抗の非拡散サイド領域を回り込んでコンタクト領域へ向かうようにアノード領域内を流れる。つまり、アノード領域の直線部と、非拡散サイド領域とによって挟まれた経路をアバランシェ電流が流れる。このとき、当該経路の抵抗成分に応じた電圧降下がアノード領域の外縁に沿って発生し、直線部上における新たな降伏箇所の電位が上昇することにより、降伏箇所が直線部上のより電位の低い場所へ移動する。つまり、アノード領域の曲線部から直線部へ移動した降伏箇所をアノード領域の外縁に沿って更に移動させることにより、直線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００１８】
第３の本発明によるＰＩＮダイオードは、上記構成に加え、上記アノード領域内には、同一の上記直線部に沿って断続的に延びる２以上の上記非拡散サイド領域が形成されている。この様な構成によれば、降伏箇所がアノード領域の曲線部から直線部へ移動した後に直線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００１９】
第４の本発明によるＰＩＮダイオードは、上記構成に加え、上記非拡散コーナー領域及び非拡散サイド領域が、上記アノード領域を形成するためのフォトマスクを用いて第２半導体層の外面をマスクすることにより、上記不純物拡散によって上記アノード領域と同時に形成される。
【００２０】
この様な構成によれば、Ｐ型のアノード領域内にＮ型の非拡散コーナー領域及び非拡散サイド領域を容易に形成することができ、生産性を向上させることができる。つまり、アノード領域、非拡散コーナー領域及び非拡散サイド領域は、１枚のフォトマスクを用いて第２半導体層の外面をマスクし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成することができる。従って、前述した従来技術のように多重拡散やイオン注入の工程が別途必要とせず、従来のものに比べて生産性を低下させることなく、アバランシェ耐量を向上させることができる。
【発明の効果】
【００２１】
本発明によるＰＩＮダイオードによれば、アバランシェ降伏時に、アノード領域の曲線部に発生した降伏箇所を直線部側へ移動させることにより、曲線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００２２】
また、本発明によるＰＩＮダイオードによれば、アバランシェ降伏時に曲線部から直線部に移動した降伏箇所をアノード領域の外縁に沿って更に移動させることにより、直線部上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００２３】
また、本発明によるＰＩＮダイオードによれば、アノード領域を形成するための不純物拡散工程により、非拡散コーナー領域及び非拡散サイド領域を同時に形成することにより、生産性を低下させることなく、アバランシェ耐量を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１によるＰＩＮダイオードの一構成例を示した平面図である。
【図２】図１のＡ１−Ａ１切断線による断面図である。
【図３】図１のＡ２−Ａ２切断線による断面図である。
【図４】図１のＰＩＮダイオード１０の要部を拡大して示した拡大図である。
【図５】図１のＰＩＮダイオード１０の動作の一例を模式的に示した説明図である。
【図６】本発明の実施の形態２によるＰＩＮダイオードの一構成例を示した平面図である。
【図７】図６の状態から降伏箇所がアノード領域１５の直線部Ｂ２上に移動した場合の電流経路を示した図である。
【図８】本発明の実施の形態２によるＰＩＮダイオード１０の他の構成例を示した平面図である。
【図９】従来のＰＩＮダイオード１００を示した平面図である。
【図１０】図９のＡ１０−Ａ１０切断線による断面図である。
【図１１】ＦＬＲ１０４を有しないＰＩＮダイオード１００の断面図である。
【発明を実施するための形態】
【００２５】
実施の形態１．
＜ＰＩＮダイオード１０の平面レイアウト＞
図１は、本発明の実施の形態１によるＰＩＮダイオードの一構成例を示した平面図である。ＰＩＮダイオード１０は、Ｐ−Ｉ−Ｎの各半導体層からなる半導体整流素子であり、例えば、ＦＲＤ（Fast Recovery Diode：高速リカバリーダイオード）として、電力変換装置などに用いられている。
【００２６】
このＰＩＮダイオード１０は、Ｎ型の半導体基板１１の一方の主面に対し、Ｐ型不純物を選択的に拡散することによって、２つのＦＬＲ１４及びアノード領域１５が形成されている。また、半導体基板１１の上記一方の主面上には、図示しない絶縁膜を介して、略矩形のアノード電極１７及び環状の等電位電極１２が形成されている。
【００２７】
アノード領域１５は、Ｐ型半導体からなる領域であり、４辺が直線部Ｂ２からなり、４頂点が略円弧状の曲線部Ｂ１からなる略矩形の外縁を有している。ＦＬＲ１４は、アノード領域１５の外縁に沿って形成されたＰ型半導体からなる環状の耐圧保持領域である。
【００２８】
アノード電極１７は、酸化膜を介してアノード領域１５上に形成され、アノード領域１５内のコンタクト領域１７ｃを介してアノード領域１５と導通している。また、このコンタクト領域１７ｃよりも外側のアノード領域１５内には、非拡散コーナー領域１６が形成されている。非拡散コーナー領域１６は、アノード領域１５内に形成されたＮ型（Ｎ−）の半導体領域であり、アノード領域１５の各曲線部Ｂ１及びコンタクト領域１７ｃの間に形成され、アノード領域１５の外縁に沿って延びる細長い形状からなる。
【００２９】
＜断面構造＞
図２は、図１のＡ１−Ａ１切断線による断面図であり、非拡散コーナー領域１６を含む切断面が示されている。また、図３は、図１のＡ２−Ａ２切断線による断面図であり、非拡散コーナー領域１６を含まない切断面が示されている。
【００３０】
半導体基板１１は、Ｎ＋半導体層１及びＮ−半導体層２からなり、例えば、Ｎ＋半導体層１上にＮ−半導体層２をエピタキシャル成長させることによって得られる。半導体基板１１の上面、つまり、Ｎ−半導体層２の外面には、等電位電極１２及びアノード電極１７が形成され、半導体基板１１の下面、つまり、Ｎ＋半導体層１の外面には、カソード電極１８が形成されている。
【００３１】
アノード領域１５及びＦＬＲ１４は、Ｎ−半導体層２の外面に対し、Ｐ型不純物を選択的に拡散させることにより形成される。ストッパー領域３は、半導体基板１１の周縁部に形成されたＮ＋半導体からなる環状領域である。なお、Ｎ−半導体層２は、Ｎ＋半導体層１やアノード領域１５に比べて、不純物濃度が十分に低い半導体層である。
【００３２】
アノード電極１７は、酸化膜１３の開口を介して、アノード領域１５と導通している。コンタクト領域１７ｃは、アノード領域１５内に形成された酸化膜１３の開口であり、このコンタクト領域１７ｃを介して、アノード電極１７及びアノード領域１５を導通させている。同様にして、等電位電極１２も酸化膜１３の開口を介してストッパー領域３と導通している。つまり、酸化膜１３は、アノード領域１５からストッパー領域３に至る環状領域に形成されており、アノード電極１７は、その一部を酸化膜１３の内縁部に重複させるように形成され、等電位電極１２も、その一部を酸化膜１３の外縁部に重複させるように形成されている。
【００３３】
非拡散コーナー領域１６は、アノード領域１５内に形成されたＮ−半導体層２であり、不純物拡散時にＮ−半導体層２の外面をマスクしておくことにより、アノード領域１５と同時に形成される。つまり、ＦＬＲ１４、アノード領域１５及び非拡散コーナー領域１６は、１枚のフォトマスクを用いてＮ−半導体層２の外面をマスクし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成される。従って、前述した従来技術のように多重拡散やイオン注入の工程が不要であり、生産性を低下させることはない。
【００３４】
＜アノード領域の曲線部Ｂ１＞
図４は、図１のＰＩＮダイオード１０の要部を拡大して示した拡大図であり、アノード領域１５の曲線部Ｂ１及びその周辺が、酸化膜１３やアノード電極１７を省略して示されている。アノード領域１５は、矩形の各頂点が面取りされた略矩形からなり、頂点に相当する４つの曲線部Ｂ１と、４辺に相当する直線部Ｂ２からなる。アノード領域１５の各頂点を略円弧状の曲線部Ｂ１とすることにより、各頂点への電界集中を抑制することができる。
【００３５】
非拡散コーナー領域１６は、アノード領域１５の曲線部Ｂ１の内側に形成された略等幅の細長い領域であり、アノード領域５の外縁に沿って延び、非拡散コーナー領域１６の外側には、アバランシェ電流の経路となる略等幅の細長いアノード領域１５が形成されている。ここでは、曲線部Ｂ１の内側を経由して、当該曲線部Ｂ１を挟んで隣接する２つの直線部Ｂ２のうち、一方の直線部Ｂ１の内側から、他方の直線部Ｂ２の内側へ至る形状からなる。
【００３６】
非拡散コーナー領域１６の長さＤ１は、その幅Ｗ２に比べて十分に長く、電流経路に要求される抵抗値に応じて定められる。すなわち、アバランシェ電流による電圧降下により、曲線部Ｂ１上の降伏箇所を直線部Ｂ２へ移動させることができる抵抗値となるように定められる。例えば、非拡散コーナー領域１６からアノード領域１５の外縁までの幅Ｗ１をＷ１＝１０μｍ、非拡散コーナー領域１６の幅Ｗ２をＷ２＝１０μｍとし、アノード領域１５に沿った電流経路の抵抗値を２ｋΩとすれば、曲線部Ｂ１の中央から非拡散コーナー領域１６の一端までの長さＤ１は、Ｄ１＝１００μｍ程度と十分に長く設定される。
【００３７】
＜曲線部Ｂ１におけるアバランシェ降伏＞
図５は、図１のＰＩＮダイオード１０の動作の一例を模式的に示した説明図であり、アノード領域１５の曲線部Ｂ１においてアバランシェ降伏が発生した場合の電流経路が示されている。
【００３８】
一般に、アバランシェ降伏は、素子内で最も電界が集中する場所から発生する。アノード領域１５が略矩形からなるＰＩＮダイオード１０の場合、電界集中は、アノード領域１５の曲線部Ｂ１が最も大きく、次に直線部Ｂ２が大きく、アノード領域１５の内側はアノード領域１５の外縁に比べて小さい。このため、ＰＩＮダイオード１０では、アノード領域１５の曲線部Ｂ１付近で最初のアバランシェ降伏が発生する。
【００３９】
ところが、アノード領域１５の曲線部Ｂ１からコンタクト領域１７ｃへの最短経路上には、不純物濃度の低いＮ−半導体層２からなる高抵抗の非拡散コーナー領域１６が形成されている。このため、アノード領域１５の曲線部Ｂ１付近でアバランシェ降伏が発生した場合、アバランシェ電流２２は、降伏箇所２１からコンタクト領域１７ｃへ至る最短経路を流れることができず、非拡散コーナー領域１６の外側を回り込むように、アノード領域１５の外縁に沿って流れることになる。
【００４０】
アバランシェ電流２２がこの様な経路を流れることにより、当該経路の抵抗成分（Ｒ１＋Ｒ２）によって電圧降下が生じる。このため、降伏箇所２１の電位が上昇し、降伏箇所２１は、より電位の低い直線部Ｂ２側へ移動する。その結果、十分な電圧降下が生じていれば、アノード領域１５の直線部Ｂ２付近に降伏箇所が移動する。この様にして降伏箇所２１が移動することにより、アバランシェ電流２２が流れることによって温度上昇する箇所が分散されるので、素子の熱破壊の発生を抑制することができる。
【００４１】
＜ＰＩＮダイオード１０の製造方法＞
次に、この様なＰＩＮダイオード１０の製造方法の概略について説明する。半導体基板１１のＮ−半導体層２は、例えば、リン（Ｐ）、ヒ素（Ａｓ）又はアンチモン（Ｓｂ）などのＮ型不純物を含むＮ＋半導体層１上に、不純物濃度の低いＮ型半導体層をエピタキシャル成長させることによって形成される。なお、半導体基板１１は、Ｎ−半導体層２に対しＮ型不純物を拡散させ、Ｎ＋半導体層１を形成したものであってもよい。
【００４２】
アノード領域１５、非拡散コーナー領域１６及びＦＬＲ１４は、１枚のフォトマスクを用いてレジスト膜をパターニングし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成される。すなわち、半導体基板１１上にフォトレジストからなるレジスト膜を形成し、共通のフォトマスクを用いてレジスト膜を露光及び現像してパターニングする。そして、ボロン（Ｂ）、インジウム（Ｉｎ）などのＰ型不純物を半導体基板１１の表面から拡散させることによって形成される。従って、前述した従来技術のように多重拡散やイオン注入の工程を必要とせず、生産性を低下させることなく、安価にアバランシェ耐量を向上させることができる。
【００４３】
カソード電極１８やアノード電極１７は、例えば、半導体基板１１の表面に導電性の金属を蒸着し、蒸着された金属膜をレジストパターンにより選択的に除去して形成される。
【００４４】
本実施の形態によれば、アノード領域１５の曲線部Ｂ１でアバランシェ降伏が発生した場合、アバランシェ電流が、非拡散コーナー領域１６の外側をアノード領域１５の外縁に沿って流れ、非拡散コーナー領域１６を回り込む。このため、非拡散コーナー領域１６よりも外側の電流経路の抵抗成分によって降伏箇所の電位が上昇し、より電位の低いところに降伏箇所が移動する。この様にして降伏箇所が移動することにより、アバランシェ電流が集中して流れることによって温度上昇する箇所が分散されるので、素子の熱破壊の発生を抑制することができる。従って、アノード領域１５の曲線部Ｂ１においてアバランシェ電流による熱破壊が生じるのを抑制し、アバランシェ耐量を向上させることができる。
【００４５】
さらに、不純物を選択的に拡散させるためのレジスト膜をパターニングする際に、共通のフォトマスクを用いてアノード領域１５、非拡散コーナー領域１６及びＦＬＲ１４を形成することができるので、生産性を向上させることができる。つまり、アノード領域１５、非拡散コーナー領域１６及び複数のＦＬＲ１４は、１枚のフォトマスクを用いてレジスト膜をパターニングし、Ｐ型不純物を拡散させることにより、１回の不純物拡散工程によって同時に形成することが可能である。従って、前述した従来技術のように多重拡散やイオン注入の工程を必要とせず、従来のものに比べて生産性を低下させることなく、安価にアバランシェ耐量を向上させることができる。
【００４６】
実施の形態２．
実施の形態１では、アノード領域１５の各曲線部Ｂ１に対してＮ−半導体層２からなる非拡散コーナー領域１６が形成される場合の例について説明した。これに対し、本実施の形態では、アノード領域１５の各直線部Ｂ２に対し、直線部Ｂ２よりも内側に非拡散サイド領域を形成する場合について説明する。
【００４７】
図６は、本発明の実施の形態２によるＰＩＮダイオードの一構成例を示した平面図であり、非拡散コーナー領域１６及び非拡散サイド領域１９を備えたＰＩＮダイオード１０が示されている。このＰＩＮダイオード１０は、このコンタクト領域１７ｃよりも外側のアノード領域１５内に、非拡散コーナー領域１６及び非拡散サイド領域１９が形成されている。
【００４８】
非拡散サイド領域１９は、アノード領域１５内に形成された高抵抗のＮ型（Ｎ−）の半導体領域であり、アノード領域１５の各直線部Ｂ２及びコンタクト領域１７ｃの間に形成され、アノード領域１５の外縁に沿って延びる細長い形状からなる。なお、非拡散コーナー領域１６及び非拡散サイド領域１９は、アノード領域１５を介在させ、互いに連結されることなく形成されている。
【００４９】
非拡散コーナー領域１６及び非拡散サイド領域１９は、不純物拡散時に、Ｎ−半導体層２の外面をレジスト膜でマスクすることにより形成される。つまり、アノード領域１５、非拡散領域１６，１９及び複数のＦＬＲ１４は、１枚のフォトマスクを用いてレジスト膜をパターニングし、Ｐ型不純物を拡散させることにより、１度の不純物拡散工程によって同時に形成することが可能である。従って、前述した従来技術のように多重拡散やイオン注入の工程を必要とせず、生産性を低下させることなく、アバランシェ耐量を向上させることができる。
【００５０】
図７は、図６の状態から降伏箇所がアノード領域１５の直線部Ｂ２上に移動した場合の電流経路を示した図である。降伏箇所がアノード領域１５の曲線部Ｂ１から直線部Ｂ２に移動すれば、アバランシェ電流２２の一部は、非拡散サイド領域１９を回り込んでアノード電極１７へ流れ込む。
【００５１】
非拡散サイド領域１９は、アノード領域１５の直線部Ｂ２の内側に形成された略等幅の細長い領域であり、アノード領域５の外縁に沿って延び、非拡散サイド領域１９の外側には、アバランシェ電流の経路となる略等幅の細長いアノード領域１５が形成されている。アバランシェ電流が、上記経路を流れることにより、当該経路の抵抗成分に起因する電圧降下によって降伏箇所２３の電位が上昇し、降伏箇所２３の移動が繰り返される。
【００５２】
本実施の形態によれば、降伏箇所がアノード領域１５の曲線部Ｂ１にある場合には、アバランシェ電流が非拡散コーナー領域１６の外側を回り込んで流れ、降伏箇所２１がアノード領域１５の曲線部Ｂ１から直線部Ｂ２へ移動する。降伏箇所の直線部Ｂ２への移動後は、アバランシェ電流が、非拡散サイド領域１９を回り込むようにアノード領域１５の外縁に沿って流れ、新たな降伏箇所の電位を上昇させる。このため、降伏箇所をアノード領域１５の直線部Ｂ２上で移動させ、効果的に分散させることができる。
【００５３】
なお、図６のＰＩＮダイオード１０では、アノード領域１５の外縁に沿って、非拡散コーナー領域１６及び非拡散サイド領域１９を整列配置させ、アノード領域１５の外縁及びコンタクト領域１７ｃの間に、断続的な環状の非拡散領域３０が形成されている。
【００５４】
このような環状の非拡散領域３０よりも内側のアノード領域１５を主アノード領域３１、外側のアノード領域１５を環状アノード領域３２、主アノード領域３１及び環状アノード領域３２を接続する略矩形のアノード領域１５をアノード接続領域３３と呼ぶことにすれば、図６のＰＩＮダイオード１０は、４辺が直線部からなり、４頂点が曲線部からなる略矩形の外縁を有する主アノード領域３１の外縁に沿って、環状アノード領域３２が形成され、アノード接続領域３３を介して、主アノード領域３１の直線部が、環状アノード領域３２の内縁に接続されているということもできる。
【００５５】
アノード接続領域３３は、主アノード領域３１の外縁の曲線部には接続されていない。また、アノード接続領域３３の抵抗は、その幅及び長さによって制御することができる。このため、各アノード接続領域３３の幅及び長さを互いに略一致させ、各アノード接続領域３３の抵抗を略一致させておくことが望ましい。
【００５６】
図８は、本発明の実施の形態２によるＰＩＮダイオード１０の他の構成例を示した平面図である。図６のＰＩＮダイオード１０と比較すれば、アノード領域１５の各直線部Ｂ２に対し、２以上の非拡散サイド領域１９がそれぞれ形成されている点で異なる。
【００５７】
このＰＩＮダイオード１０では、コンタクト領域１７ｃよりも外側のアノード領域１５内に、同一の直線部Ｂ２に沿って延びる２以上の非拡散サイド領域１９が形成されている。このため、降伏箇所がアノード領域１５の曲線部Ｂ１から直線部Ｂ２へ移動した後、直線部Ｂ２上における降伏箇所２３を分散させ易くなる。従って、直線部Ｂ２上の１点に電流が集中し、熱破壊が発生するのを抑制することができる。
【００５８】
特に、同一の直線部Ｂ２に沿って形成された２以上の非拡散サイド領域１９の長さを略一致させ、非拡散サイド領域１９よりも外側の電流経路の抵抗を略一致させることにより、直線部Ｂ２上の１点に電流が集中するのをより効果的に抑制することができる。
【００５９】
なお、図８のＰＩＮダイオード１０も、図６の場合と同様、主アノード領域３１の外縁に沿って、環状アノード領域３２が形成され、主アノード領域３１及び環状アノード領域３２が、アノード接続領域３３によって相互に接続されているということもできる。ただし、図６の場合、同一の直線部Ｂ２に形成されるアノード接続領域３３は、非拡散コーナー領域１６及び非拡散サイド領域１９間の２カ所であったのに対し、図８の場合には、隣接する非拡散サイド領域１９間も加えた３箇所以上となる。
【００６０】
なお、実施の形態１及び２では、アノード領域１５の終端構造として複数のＦＬＲ１４が形成される場合の例について説明したが、本発明はこれに限られるものではない。例えば、耐圧を上げるために、アノード領域１５の外側にＳＩＰＯＳ層を形成しても良い。ＳＩＰＯＳ（Semi-Insulating POlycrystalline Silicon）層は、多結晶シリコンに酸素を混入させた半絶縁性の膜であり、ＳＩＰＯＳ層内の可動キャリアが電界分布の乱れを補償するので、耐圧を向上させることができる。或いは、アノード電極１７を酸化膜１３上で半導体基板１１の外縁側に伸展させることによって、アノード領域１５の端部における耐圧を向上させるＦＰ（Field Plate）の技術とＦＬＲとを組み合わせたものも本発明には含まれる。
【符号の説明】
【００６１】
１ Ｎ＋半導体層
２ Ｎ−半導体層
３ ストッパー領域
１０ ＰＩＮダイオード
１１ 半導体基板
１２ 等電位電極
１３ 酸化膜
１４ ＦＬＲ
１５ アノード領域
１６ 非拡散コーナー領域
１７ アノード電極
１７ｃ コンタクト領域
１８ カソード電極
１９ 非拡散サイド領域
Ｂ１ アノード領域の曲線部
Ｂ２ アノード領域の直線部
【特許請求の範囲】
【請求項１】
Ｎ型の第１半導体層及び不純物濃度が第１半導体層よりも低いＮ型の第２半導体層からなる半導体基板と、
第１半導体層の外面上に形成されたカソード電極と、
第２半導体層の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域と、
上記アノード領域内のコンタクト領域を介して上記アノード領域と導通するアノード電極とを備え、
上記アノード領域は、４辺が直線部からなり、４頂点が略円弧状の曲線部からなる略矩形の外縁を有し、上記コンタクト領域の外側に、上記曲線部に沿って延びるＮ型の非拡散コーナー領域がそれぞれ形成されていることを特徴とするＰＩＮダイオード。
【請求項２】
上記アノード領域内には、上記コンタクト領域の外側に、上記直線部に沿って延びるＮ型の非拡散サイド領域が形成されていることを特徴とする請求項１に記載のＰＩＮダイオード。
【請求項３】
上記アノード領域内には、同一の上記直線部に沿って断続的に延びる２以上の上記非拡散サイド領域が形成されていることを特徴とする請求項２に記載のＰＩＮダイオード。
【請求項４】
上記非拡散コーナー領域及び非拡散サイド領域は、上記アノード領域を形成するためのフォトマスクを用いて第２半導体層の外面をマスクすることにより、上記不純物拡散によって上記アノード領域と同時に形成されることを特徴とする請求項２に記載のＰＩＮダイオード。
【請求項１】
Ｎ型の第１半導体層及び不純物濃度が第１半導体層よりも低いＮ型の第２半導体層からなる半導体基板と、
第１半導体層の外面上に形成されたカソード電極と、
第２半導体層の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域と、
上記アノード領域内のコンタクト領域を介して上記アノード領域と導通するアノード電極とを備え、
上記アノード領域は、４辺が直線部からなり、４頂点が略円弧状の曲線部からなる略矩形の外縁を有し、上記コンタクト領域の外側に、上記曲線部に沿って延びるＮ型の非拡散コーナー領域がそれぞれ形成されていることを特徴とするＰＩＮダイオード。
【請求項２】
上記アノード領域内には、上記コンタクト領域の外側に、上記直線部に沿って延びるＮ型の非拡散サイド領域が形成されていることを特徴とする請求項１に記載のＰＩＮダイオード。
【請求項３】
上記アノード領域内には、同一の上記直線部に沿って断続的に延びる２以上の上記非拡散サイド領域が形成されていることを特徴とする請求項２に記載のＰＩＮダイオード。
【請求項４】
上記非拡散コーナー領域及び非拡散サイド領域は、上記アノード領域を形成するためのフォトマスクを用いて第２半導体層の外面をマスクすることにより、上記不純物拡散によって上記アノード領域と同時に形成されることを特徴とする請求項２に記載のＰＩＮダイオード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１７１３６３（Ｐ２０１１−１７１３６３Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３１３８０（Ｐ２０１０−３１３８０）
【出願日】平成２２年２月１６日（２０１０．２．１６）
【特許番号】特許第４５００８９１号（Ｐ４５００８９１）
【特許公報発行日】平成２２年７月１４日（２０１０．７．１４）
【出願人】（０００１４４３９３）株式会社三社電機製作所 (95)
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１６日（２０１０．２．１６）
【特許番号】特許第４５００８９１号（Ｐ４５００８９１）
【特許公報発行日】平成２２年７月１４日（２０１０．７．１４）
【出願人】（０００１４４３９３）株式会社三社電機製作所 (95)
[ Back to top ]