【課題】デジタル信号を多ビットのデータを含むタイムコード信号として出力することにより、制御部で処理する情報量を増加して、より高度な復号アルゴリズムを採用可能とし、受信感度を向上させた電波時計用受信回路を提供する。
【課題の解決手段】外付けしたアンテナ１により受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて時刻情報を含む中間受信信号を取得するフィルタ回路５と、中間受信信号をデジタル信号に変換するＡ／Ｄ変換回路６と、デジタル信号となった中間受信信号を検波する検波手段９と、検波されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段１３とを備える。 （もっと読む）

【課題】負荷を駆動するトランジスタの駆動能力を落とすことなく、トランジスタの電源である電池の消耗を少なくしたＤ級アンプを提供する。
【課題の解決手段】Ｄ級アンプは、外部電池１０の供給電圧から昇圧電圧を生成する昇圧回路２０と、電池１０を電源として駆動されるその正負極間に直列接続されたＰＭＯＳトランジスタ３０及びＮＭＯＳトランジスタ４０と、昇圧電圧及び接地電圧を電源とし入力信号をＰＷＭ変調したパルスに基づいて各トランジスタ３０，４０を交互にオンオフ駆動する駆動回路６０と、この駆動回路６０の出力端とＰＭＯＳトランジスタ３０のゲートとの間に接続された容量素子７０と、駆動回路６０の出力が昇圧電圧であるタイミングで電池１０の正電極とＰＭＯＳトランジスタ３０のゲートとを接続するスイッチ素子８０とを備え、各トランジスタ３０，４０の接続点の電圧に基づき負荷１００を駆動する。 （もっと読む）

【課題】 1個の基準電圧源を用いて、中間電圧(コモン電圧)及び出力振幅について温度特性がフラットになり、搭載されるＩＣチップの面積増大を防ぐことが出来るＬＶＤＳ出力回路を提供する。
【解決手段】 中間電圧(コモン電圧)作成用の基準電圧はバンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路の基準電圧はバンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の節点１４（中間タップ）から引き出す。そして、引き出し部分は電流検出用抵抗Ｒ６の温度特性に合わせる。検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路３全体としての温度変化を無くすようにする。このようにして、１つのバンドギャップリファレンス回路１を用いて温度変化無しにＬＶＤＳ出力回路を駆動できる。 （もっと読む）

【課題】 入力波形が急峻な場合でも反転電位を用いずに容易にデューティを補正することができるＣＭＯＳインバータを提供する。
【解決手段】 ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１と、入力端子ＮＧと、出力端子ＮＤとを具備し、前記ＰＭＯＳトランジスタ側もしくは前記ＮＭＯＳトランジスタ側に接続されたスイッチを有している。前記スイッチがＰＭＯＳスイッチＰ２の場合には前記ＰＭＯＳトランジスタ側に接続され、前記スイッチがＮＭＯＳスイッチの場合には前記ＮＭＯＳトランジスタ側に接続される。入力端子ＮＧに入力信号を入力した後に、前記スイッチに設けられた制御端子Ｇ１に制御信号を前記入力信号とずらして入力することによって前記入力信号の電圧を保持させ出力信号のデューティ補正を行う。 （もっと読む）

【課題】デジタル回路による検波処理を改善して、電波時計の感度向上を図った電波時計電波時計用受信回路を提供する。
【課題の解決手段】外付けしたアンテナ１により受信する時刻情報を含む長波標準電波から２値化した時刻情報を生成、出力する電波時計用受信回路であって、時刻情報を含む中間受信信号をデジタル信号に変換したうえ、絶対値検波回路６で絶対値検波するとともに、櫛形フィルタ７でスプリアスを除去し、スプリアスが除去されたデジタル信号をＶＧＡ３に帰還させる帰還ループには受信する長波標準電波のゲインを制御する信号を出力するＡＧＣ９とＡＧＣ出力信号をアナログ信号に変換するＤ／Ａ変換回路１０とを設ける一方、スプリアスが除去されたデジタル信号を２値化するスライスレベルの変更が可能な２値化回路１１を設ける。 （もっと読む）

【課題】入力逆流防止回路の寄生抵抗成分による電圧降下により入力電圧識別回路の誤動作を減少させ、メモリ回路へのメモリ誤書き込みを減少させる１線式シリアルインターフェースを提供する。
【解決手段】 １線式シリアルインターフェースは、１本の信号線によりシリアルデータの受信を可能とし、入力端子１に接続された２つのＰＭＯＳトランジスタから構成された入力逆流防止回路２と、抵抗分圧器５及び電圧比較回路６から構成された入力電圧識別回路３と、１端が電源に接続されたプルアップ抵抗Ｒ１が設けられた電源供給線４とを有する。入力逆流防止回路２の２つのＰＭＯＳトランジスタは、ゲート同士が接続され、一方のソースが他方のドレインに接続されている。即ち、入力端子１、入力電圧識別回路３、入力逆流防止回路２、プルアップ抵抗Ｒ１の順に配列されている。 （もっと読む）

【課題】振動子の厚さに関係なく振動子の周波数特性を容易に測定でき、広い可変幅が実現可能であり、ＥＳＤに影響されることの少ない、コスト削減が可能な水晶発振器及びその組立方法を提供する。
【解決手段】水晶発振器はパッケージ５の底面に併置されたＩＣチップ２と、測定用基板７と、これに支持された水晶振動子１とを有する。測定用基板７には接続電極が形成され、この接続電極は、ボンディングパッド部と接続部とからなる。ワイヤ３１、３２はＩＣチップ２の接続電極２１、２２と接続電極のボンディングパッド部とを接続する。組立方法ではＩＣチップの接続電極と水晶振動子電極を直接ボンディングするので寄生容量を小さくできる。パッケージ実装前に行う水晶振動子テストは実装後に行う周波数調整幅を減らすので水晶振動子のパラメータ変化を少なくし、可変特性のばらつきを減らす。 （もっと読む）

【課題】水分濃度低下を防ぎ、沸騰力を長く持続させたリン酸水のライフ長期化が可能なシリコン窒化膜をエッチングするエッチング半導体装置などの半導体製造装置を提供する。
【解決手段】蓋１のエッチング液３と対向する内側には、その周縁部に少なくとも２列の突起構造物８、９が複数配列されている（例えば、２列）。この複数配列構造は全体的に見ると千鳥状配列になっている。この複数配列構造において、蓋１の外側の配列を第１の配列とし、内側の配列を第２の配列とする。第１の配列の互いに隣接する突起構造物８間の間隔（Ａ）は、この間隔（Ａ）に対向する第２の配列の突起構造物９の長さ（Ｂ）と等しいかそれより短くなっている（Ａ≦Ｂ）。槽内の圧力が必要以上に上がらず、しかもエッチング槽外へ水分が流れ出ない事を両立できる。 （もっと読む）

【課題】定電流方式の発振回路におけるインバータの消費電流を測定するテスト方法において、水晶振動子を接続することなく、外部信号を入力してテストしても、安定した正確なテストができるとともに、テスト時間も発振開始時間の影響がなく短縮できるテスト方法を提供する。
【課題の解決手段】水晶振動子を接続するためのＸＴ端子とＸＴＮ端子を備え、定電流源６から定電流をインバータ１に入力する定電流方式の発振回路において、インバータ１による消費電流を電流測定器７で測定するテスト方法であって、ＸＴ端子とＸＴＮ端子の少なくとも一方、例えばＸＴＮ端子にプルアップ抵抗９を接続して、信号生成器１１からの外部信号をＸＴ端子から入力する。 （もっと読む）

【課題】振動子が安定発振するまでの時間を短縮するとともに安定発振を維持することが可能な駆動回路、物理量検出装置、角速度検出装置、集積回路装置及び電子機器を提供する。
【解決手段】コンパレーター２１０（駆動信号生成部）は、第１の信号線を介して入力された振動子１００の発振電流２４がＩ／Ｖ変換回路２００（電流電圧変換部）により電圧に変換された信号に基づいて駆動信号２２を生成し、第２の信号線を介して振動子に供給する。発振検出回路２７０（発振検出部）は、振動子１００が発振を開始してから発振電流２４が所定値に達したか否かを検出する。起動発振回路２８０（起動発振部）は、発振電流２４が所定値に達するまで振動子１００の発振動作を補助する。スイッチ２１８は、発振電流２４が所定値に達するまでコンデンサー２１６を第２の信号線から切り離し、発振電流２４が所定値に達した後はコンデンサー２１６を第２の信号線に接続する。 （もっと読む）