説明

Fターム[2F081JJ05]の内容

予め定められた時間間隔の測定 (286) | タイマ用回路 (35) | 比較回路 (5)

Fターム[2F081JJ05]に分類される特許

1 - 5 / 5


【課題】容量素子を利用したタイマー回路において、容量素子が短絡状態になったことを検出することができるタイマー回路を提供する。
【解決手段】容量素子の充電又は放電が開始されてから、容量素子Cの電位と、グランドGDNの電位より高く電源VDDの電位より低い基準電圧VREF_Hの電位とを比較して、容量素子Cの電位が基準電圧VREF_Hの電位に到達した場合に、予め定められたタイムアップ信号を出力するコンパレータCMP1と、容量素子Cの電位が、グランドGNDの電位より高く基準電圧VREF_Hの電位より低い基準電圧VREF_Sの電位より高くなるように制御する制御部と、容量素子Cの電位と基準電圧VREF_Sの電位とを比較して、容量素子Cの電位が基準電圧VREF_Sの電位より低くなった場合に、前記容量素子の短絡状態が検出された旨を示す短絡検出信号を出力するコンパレータCMP2と、を備える。 (もっと読む)


【課題】簡単な構成で、タイマ部の異常を迅速且つ正確に判定可能な電子制御装置を提供する。
【解決手段】予め設定された開始タイミングで制御部5からタイマ部4に初期化信号を出力してタイマ部4にタイマ部計測時間を初期化させる。そして、制御部5でタイマ部4とは別に開始タイミングから予め設定された終了タイミングまでの所定期間の時間を計測させ、その計測した制御部計測時間CMCtimeと、終了タイミングにおけるタイマ部4のタイマ部計測時間TICtimeに基づいてタイマ部4の異常を判定する。 (もっと読む)


【課題】多種類の動作時間と異なる動作モードが設定できるとともに動作時間と動作モードを選択して利用でき、汎用性に富む時素リレーを得る。
【解決手段】複数の入力インタフェースを有する入力回路11から入力する制御入力に応じてCPU13で記憶装置14に格納されているコマンドにより論理処理と設定時素を選択して論理計算を行って時素計数出力を出力するとともに、論理計算するための必要な設定時素と論理処理を示すコマンドを書込器インタフェース15から入力して記憶装置14に格納し、1台の時素リレー10で複数の制御入力に応じて記憶装置14に格納されたコマンドの設定時素を使用して各種計時処理を行い時素設定範囲を大幅に拡大する。 (もっと読む)


【課題】小さなコンデンサ容量で精度良く長時間設定のできるタイマー回路を実現する。
【解決手段】本発明のタイマー回路は、周期的にオン/オフを繰り返すスイッチ制御信号Voscに基づいて断続的に一定値の電流Iref2を生成し出力する定電流源11と、一端が定電流源11の出力に接続され、他端がVssに接続され、定電流源11からの出力電流Iref2の電荷を蓄積するコンデンサC2と、コンデンサC2の両端の電圧Vc2を入力回路しきい値と比較するインバータINV1を有する。 (もっと読む)


電子アセンブリは、ラベルが貼り付けられた品目の品質、保存寿命、または安全性を損なう可能性のある時間温度レベルに達したかを、検査するラベルに含めることができる。ラベルは、温度および/または使用前の経過時間に関して慎重な取扱いを必要とする広範囲の多様な物体上で使用することができる。ラベル付けシステムは、測定および計算を行う回路と、安売りする時間になったことを示し、その後、販売ではなく処分する時間になったことを示すインジケータを含む。ラベルは通常、小形電池を動力とする、可動性の、使い捨てラベルの形状であってよい。方法は、温度可変発振器またはタイムベースを提供する段階と、論理回路内の該発振器のサイクルを計数して、事前に設定された1つまたは複数の総サイクル数にいつ達するかを判定する段階と、総サイクル数に達した際に信号を発する段階を含む。
(もっと読む)


1 - 5 / 5