【課題】簡易にメモリに故障ビットを挿入することが可能な半導体集積回路およびメモリの機能検証方法を提供する。
【解決手段】ＢＩＳＴ回路１は、ＢＩＳＴ制御回路１１と、データ生成回路１２と、タイミングレジスタ１３と、ビット反転回路１４と、アドレス生成回路１５と、制御信号生成回路１６と、結果解析回路１７とを有する。ＢＩＳＴ回路１にビット反転回路１４を設けて、故障挿入指示信号に基づいて、書き込みデータの一部のビットを反転させる。そのため、実際にはメモリ２に故障ビットが存在しない場合でも、メモリ２に仮想的な故障ビットを挿入できる。これにより、良否判定や救済解析の機能検証を簡易に行うことができる。 （もっと読む）

【課題】容量の少ないＲＡＭをＲＯＭデータ訂正用のＲＡＭとして用いても、マスクＲＯＭの全アドレスのデータの変更を行うことのできる半導体記憶装置を提供する。
【解決手段】マスクＲＯＭ１と同一のアドレス領域を有するＲＡＭ２には、マスクＲＯＭ１のデータの変更情報がコード化されて格納され、データ変更部３は、ＲＡＭ２から読み出された変更情報にもとづいて、マスクＲＯＭ１から読み出されたデータを変更する。 （もっと読む）

【課題】プロセッサと、書き換え不可能な不揮発性メモリとを内蔵する半導体集積回路に関し、不揮発性メモリのデータに誤りがあった場合に、簡単な回路で修正データを割付可能な半導体集積回路を提供する。
【解決手段】プロセッサ（１１１）を有する半導体集積回路（１０１）であって、前記プロセッサ用のデータが格納された、書き換え不可能な不揮発性メモリ（１３１）と、前記不揮発性メモリへのアクセスを制御するメモリ制御回路（１３２）とを備え、前記制御回路は、パッチアドレスを格納するためのアドレスレジスタ（３０１）と、パッチデータを格納するためのデータレジスタ（３０２）と、前記不揮発性メモリからの読み出し位置を示す読み出しアドレスと前記パッチアドレスとを比較して、比較結果を出力する比較回路（３０３）と、前記比較結果に応じて、前記不揮発性メモリからの読み出しデータ又は前記パッチデータを選択し、選択したデータを出力する選択回路（３０４）とを備える。 （もっと読む）

【課題】供給側での製造処理を簡易にしつつ、ユーザ側から所望された仕様を満足するメモリを供給する。
【解決手段】メモリコア２２のアドレス空間２００Ｃは、情報格納領域２０１と、コード領域２０２と、非書き込み領域２０３とを有している。情報格納領域２０１にはその第１部分２０１ａにおいて非書き込み領域情報ＷＲＧＮが、第２部分２０１ｂにおいて固定値ＦＸＶＬが、それぞれ書き込まれている。コード領域２０２にはプログラムコードＣＯＤＥが書き込まれている。非書き込み領域情報ＷＲＧＮは非書き込み領域２０３の位置を示し、固定値ＦＸＶＬは非書き込み領域２０３において書き込まれるべき固定された値を示している。ＲＯＭ２は、データ選定部２１３によってメモリコア２２から直接に得られた読み出し原データＤＴＲと固定値ＦＸＶＬとを選択して、読み出しデータＤＴＣとして出力する。 （もっと読む）

【課題】 不揮発性メモリの信頼性の向上、長寿命化及び書き込み速度の高速化を可能とする。
【解決手段】 書き込みデータを、予め保持された複数の関数によって論理演算し、それぞれの論理演算結果である論理演算値と、論理演算値を基に対応する最適度をそれぞれ算出する書き込み用演算装置１２と、論理演算値を格納する一時メモリ１３と、複数の最適度の中から最も大きい最適度である最大最適度を選択し、最大最適度に対応した書き込み用演算装置１２が保持する関数を特定する条件判定結果の情報である関数選択フラグを生成する比較器１４と、複数の一時メモリ１３の中から、最大最適度に対応する論理演算値が格納された一時メモリ１３を選択し、論理演算値を取得するセレクタ１５と、比較器１４が出力する最大最適度に対応した関数選択フラグとセレクタ１５が出力する最大最適度に対応した論理演算値を格納するメモリセルアレイ１６とを備える。 （もっと読む）

【課題】 未書き込み状態でも読み出し出力を確定させ、使用する回路を動作可能にすると共に、書き込みを２回可能にするＯＴＰヒューズ回路を得る。
【解決手段】 コンデンサ４，５の容量値Ｃ４，Ｃ５をＣ４＞Ｃ５に設定したので、ＯＴＰセル１，２のいずれにも書き込みされていない場合、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、使用する回路を動作可能にする。また、ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合に、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、書き込みを２回可能にする。 （もっと読む）

【課題】比較的簡易な構成によって、検出目標であるフューズ素子の切断状態または非切断状態を正確に判定し得るフューズデータ読み出し回路を提供する。
【解決手段】ＬＳＩに内蔵した検出目標であるフューズ素子Ｆ１の端子間抵抗に依存する電流と、検出基準となる非切断状態のリファレンス用のフューズ素子Ｆ２と半導体抵抗素子Ｒ１との直列抵抗に依存する電流とを差動検出型のラッチ回路１０により比較して、検出目標であるフューズ素子の切断／非切断状態を判定する。 （もっと読む）