【課題】ＤＲＡＭにアクセスするのに必要なアドレス制御ピンと信号線の数を最小限にすると同時に、すべてのＤＲＡＭピンの情報率が常にほぼ等しくなるように使用効率を最大限にすること。
【解決手段】インタフェースにおける信号線の高パフォーマンスを活かすために、信号線の数を最小限にし、ＤＲＡＭとインタフェースする信号線の帯域幅を最大限にすることが望ましい。本発明のＤＲＡＭメモリ・システムでは、アドレス線と制御線を統合し、情報を多重化して、ＤＲＡＭピンの情報率が常にほぼ等しくなるようにする。 （もっと読む）