Fターム[5M024JJ41]の内容
Fターム[5M024JJ41]の下位に属するFターム
バーストアドレス作成回路 (42)
バースト開始/終了の制御 (15)
その他 (6)
Fターム[5M024JJ41]に分類される特許
1 - 2 / 2
半導体記憶装置
【課題】 バースト動作の開始アドレスによらずライトリカバリタイムの悪化を抑止可能な半導体記憶装置を提供する。
【解決手段】 選択データ保持回路19−1、19−2、19−3、19−4は、バーストライト時におけるECCコードを構成するビット数分のデータビットC(1)、C(2)、C(3)、C(4)及びパリティビットPごとのメモリセル(図示せず)への複数回の書き込みのうち、初回書き込み時のデータビットを保持する。そして、バーストライト時におけるメモリセルへの最後の書き込み時に、初回に生成されたECCコードを構成するデータビットのアドレスが指定されると、最後に書き込まれるライトデータと、保持されたデータビットをもとに初回に生成されたパリティビットを更新する。
(もっと読む)
半導体記憶装置
【課題】ECCビットのビット数を低減することができる半導体記憶装置を提供すること。半導体記憶装置の動作速度を向上させることができる技術を提供すること。
【解決手段】本発明に係る半導体記憶装置1は、メモリセルアレイ10と、ECCビットを格納するECCセル20と、ECCビットを算出するECC演算回路70とを備える。ECC演算回路70は、少なくとも1つの書き込みデータDWaとメモリセルアレイ10から読み出される読み出しデータDDRの一部からなる第1データDECC1に対して、第1ECCビットDE1を算出する。
(もっと読む)
1 - 2 / 2
[ Back to top ]