指令信号処理装置、指令信号処理方法
【課題】外乱により誤った指令信号を受信した場合においても、指令信号に対する処理を確実に行う。
【解決手段】フレームシンク判定部１は、指令信号を受信する度に、フレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクパターンと３回連続して一致するかを判定する。データ判定部２は、フレームＬＯＣＫの確認が完了すると、指令信号を受信する度に、データの全ビットを前回受信した指令信号に含まれるデータと比較し、データが２回連続して一致するかを判定する。エラー検出部３は、データ一致の確認が完了すると、パリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する。指令データ復調部４は、エラー検出部３により指令信号のエラーが検出されなかった場合に、指令データを復調して外部に出力する。
【解決手段】フレームシンク判定部１は、指令信号を受信する度に、フレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクパターンと３回連続して一致するかを判定する。データ判定部２は、フレームＬＯＣＫの確認が完了すると、指令信号を受信する度に、データの全ビットを前回受信した指令信号に含まれるデータと比較し、データが２回連続して一致するかを判定する。エラー検出部３は、データ一致の確認が完了すると、パリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する。指令データ復調部４は、エラー検出部３により指令信号のエラーが検出されなかった場合に、指令データを復調して外部に出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の指令信号を連続して受信して、その指令信号に基づく処理を行う指令信号処理装置、指令信号処理方法に関する。
【背景技術】
【０００２】
従来、無人航空機などの飛しょう体に対して指令信号を送信し、その指令信号に基づく処理を実行させる技術が、例えば、特許文献１に開示されている。
【０００３】
しかしながら、飛しょう体に対して指令信号を送信する場合、地表面や海面で電波が反射する等の外乱の影響を受けて、飛しょう体側で誤った指令信号を受信してしまう可能性がある。特に、自爆指令などの指令信号に対しては、飛しょう体側では、安全面の観点からも確実な動作をしなければならない。
【０００４】
このため、飛しょう体に搭載される指令信号処理装置は、外乱により誤った指令信号を受信した場合、エラーを検出して、誤作動をしないことが重要である。
【０００５】
通常のエラー検出方法としては、パリティチェック、チェックサムなどがある。
【０００６】
パリティチェックによるエラー検出方法においては、送信側で、指令信号に含まれるデータ中の“１”または“０”の個数の偶奇をパリティビットとしてデータに付加し、受信側で、データ中の“１”または“０”の個数の偶奇を、パリティビットと比較してエラー検出を行う。
【０００７】
チェックサムによるエラー検出方法においては、送信側で、指令信号に含まれるデータの数値を順に加算し、その合計となるチェックサムをデータに付加し、受信側で、データの数値を同様に加算し、チェックサムと比較してエラー検出を行う。
【特許文献１】特開平１１−２３０６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、パリティチェックによるエラー検出方法においては、偶数個のビットにエラーが発生した場合にはエラー検出ができないという課題がある。
【０００９】
また、チェックサムによるエラー検出方法においては、受信側で加算結果が偶然に同じになった場合にはエラー検出ができないという課題がある。
【００１０】
このように、従来のパリティチェックまたはチェックサムによるエラー検出方法においては、エラーを正しく検出できない場合がある。この場合、指令信号処理装置は、誤った指令信号に基づく処理を行うため、誤作動してしまうことになる。
【００１１】
そこで、本発明の目的は、外乱により誤った指令信号を受信した場合においても、指令信号に対する処理を確実に行うことができる指令信号処理装置、指令信号処理方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明は、
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記データ判定手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有することを特徴とする。
【００１３】
なお、前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出することとしても良い。
【発明の効果】
【００１４】
以上説明したように本発明によれば、指令データを復調する前に、フレームシンクの判定、データの判定、エラーの検出という３段階の確認処理を行うため、誤った指令信号の指令データが外部に出力されることを防止でき、それにより、指令信号に対する処理を確実に行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明を実施するための最良の形態について図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態の指令信号処理装置の構成を示すブロック図である。
【００１７】
図１を参照すると、本実施形態の指令信号処理装置は、フレームシンク判定部１と、データ判定部２と、エラー検出部３と、指令データ復調部４とを有している。
【００１８】
本実施形態の指令信号処理装置は、同一の指令信号を連続して受信して、指令信号に含まれる指令データを復調して外部に出力する処理を行う。
【００１９】
図２は、図１に示した指令信号処理装置が受信する指令信号のフォーマットの例を示す図である。
【００２０】
図２を参照すると、指令信号は、データとフレームシンクとに分けられる。ここで、フレームシンクとは、指令信号の同期を取るためのデータパターンである。また、データは、パリティビットと、コントロールビットと、指令データとに分けられる。ここで、コントロールビットは、“１”または“０”の固定値が設定されている。パリティビットは、指令データとコントロールビット中の“１”または“０”の個数の偶奇を表している。
【００２１】
以下、本実施形態の指令信号処理装置の概略動作について説明する。
【００２２】
図３は、図１に示した指令信号処理装置の概略動作を説明するフローチャートである。
【００２３】
図３を参照すると、フレームシンク判定部１は、指令信号を受信する度に、その指令信号に含まれるフレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクがフレームシンクパターンと３回連続して一致するかを判定する（ステップ３０１）。フレームシンク判定部１は、フレームシンクがフレームシンクパターンと３回連続して一致していれば、フレーム同期が取れており、受信状態が安定していると判断する。なお、以下の記載では、フレーム同期を取ることをフレームＬＯＣＫと称す。
【００２４】
データ判定部２は、フレームＬＯＣＫの確認が完了すると、以降、指令信号を受信する度に、その指令信号に含まれるデータの全ビットを前回受信した指令信号に含まれるデータと比較し、データが２回連続して一致するかを判定する（ステップ３０２）。データ判定部２は、データが２回連続して一致していれば、確実なデータであると判断する。
【００２５】
エラー検出部３は、データ一致の確認が完了すると、データに含まれるパリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する（ステップ３０３）。
【００２６】
指令データ復調部４は、エラー検出部３により指令信号のエラーが検出されなかった場合に、データに含まれる指令データを復調して外部に出力する（ステップ３０４）。
【００２７】
以下、本実施形態の指令信号処理装置の動作について詳細に説明する。
【００２８】
図４は、図１に示した指令信号処理装置の詳細動作を説明するフローチャートである。
【００２９】
ここでは、図４の各ステップの処理を、フレームシンク判定部１によるフレームシンク判定処理、データ判定部２によるデータ判定処理、エラー検出部３によるエラー検出処理ごとに説明する。
【００３０】
図５は、フレームシンク判定部１によるフレームシンク判定処理を説明する図である。
【００３１】
フレームシンク判定部１は、送信側との間で予め設定されたフレームシンクパターンを記憶している。
【００３２】
フレームシンク判定部１は、指令信号を受信すると、その指令信号に含まれるフレームシンクを、予め設定されたフレームシンクパターンと比較する（ステップ４０１）。このとき、変数“ｉ”の初期値を０とする。
【００３３】
ステップ４０１でフレームシンクパターンと一致しなかった場合、フレームシンク判定部１は、“ｉ＝０”とし（ステップ４０２）、次に受信した指令信号に含まれるフレームシンクをフレームシンクパターンと比較する。
【００３４】
ステップ４０１でフレームシンクパターンと一致した場合、フレームシンク判定部１は、“ｉ＝２”であるかを確認する（ステップ４０３）。“ｉ＝２”でなければ、フレームシンク判定部１は、ｉの値に１を加算し（ステップ４０４）、次に受信した指令信号に含まれるフレームシンクをフレームシンクパターンと比較する。
【００３５】
ステップ４０３で“ｉ＝２”となった場合は、３回連続でフレームシンクパターンと一致したことになるため、フレームＬＯＣＫとなる。このようにフレームＬＯＣＫの確認が完了すると、次のステップとして、データ判定部２によるデータ判定処理に遷移する。
【００３６】
図６は、データ判定部２によるデータ判定処理を説明する図である。
【００３７】
データ判定部２は、フレームＬＯＣＫの確認が完了すると、次に受信した指令信号に含まれるデータの全ビットを、レジスタに記憶されているデータの全ビットと比較する（ステップ４０５）。レジスタのデータの初期値は、全てのビットが“０”であるとする。
【００３８】
ステップ４０５でレジスタに記憶されたデータと一致しなかった場合、データ判定部２は、受信したデータによりレジスタの内容を更新し（ステップ４０６）、続いて、指令信号に含まれるフレームシンクを、予め設定されたフレームシンクパターンと比較する（ステップ４０７）。
【００３９】
ステップ４０７でフレームシンクパターンと一致しなかった場合、データ判定部２は、“ｉ＝０”とし（ステップ４０８）、前のフレームシンク判定処理のステップ４０１へ処理を戻す。また、ステップ４０７でフレームシンクパターンと一致した場合、データ判定部２は、次に受信した指令信号に含まれるデータの全ビットを、レジスタに記憶されているデータの全ビットと比較する。
【００４０】
ステップ４０５でレジスタに記憶されたデータと一致した場合は、２回連続で同じデータを受信したことになる。このようにデータ一致の確認が完了すると、次のステップとして、エラー検出部３によるエラー検出処理に遷移する。
【００４１】
図７は、エラー検出部３によるエラー検出処理を説明する図である。
【００４２】
送信側では、指令データにコントロールビットとパリティビットを付加したものをデータとし、これを指令信号に含めて送信する。コントロールビットは、送信側との間で予め設定された“１”または“０”の固定値であり、この固定値は、エラー検出部３に記憶されている。また、パリティビットは、指令データとコントロールビット中の“１”または“０”の個数が“偶数”または“奇数”のどちらであるかを表している。“偶数”または“奇数”のどちらを表すかは、送信側との間で予め設定されている。
【００４３】
エラー検出部３は、最初に、コントロールビットチェックを行う（ステップ４０９）。すなわち、エラー検出部３は、コントロールビットが、予め設定された固定値と一致するかを確認する。
【００４４】
ステップ４０９でコントロールビットが固定値と一致した場合、エラー検出部３は、次にパリティチェックを行う（ステップ４１０）。すなわち、エラー検出部３は、指令データとコントロールビット中の“１”または“０”の個数の偶奇がパリティビットと一致するかを確認する。
【００４５】
ステップ４０９，４１０のいずれか一方でも一致しなかった場合、エラー検出部３は、前のデータ判定処理のステップ４０７へ処理を戻す。
【００４６】
ステップ４０９，４１０のいずれもが一致した場合、次のステップとして、指令データ復調部４による指令データの復調処理が行われ（ステップ４１２）、復調された指令データが外部に出力される。
【００４７】
上述したように本実施形態においては、指令データを復調する前に、フレームシンクの判定、データの判定、エラーの検出という３段階の確認処理を行うため、誤った指令信号の指令データが外部に出力されることを防止でき、それにより、指令信号に対する処理を確実に行うことができる。
【００４８】
また、本実施形態においては、エラー検出部３によるエラー検出処理において、コントロールビットチェックやパリティチェックといった従来のエラー検出方法を用いているため、実装が容易である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態の指令信号処理装置の構成を示すブロック図である。
【図２】図１に示した指令信号処理装置に係る指令信号のフォーマットの例を示す図である。
【図３】図１に示した指令信号処理装置の概略動作を説明するフローチャートである。
【図４】図１に示した指令信号処理装置の詳細動作を説明するフローチャートである。
【図５】図４に示したフレームシンク判定部によるフレームシンク判定処理を説明する図である。
【図６】図４に示したデータ判定部によるデータ判定処理を説明する図である。
【図７】図４に示したエラー検出部によるエラー検出処理を説明する図である。
【符号の説明】
【００５０】
１ フレームシンク判定部
２ データ判定部
３ エラー検出部
４ 指令データ復調部
【技術分野】
【０００１】
本発明は、同一の指令信号を連続して受信して、その指令信号に基づく処理を行う指令信号処理装置、指令信号処理方法に関する。
【背景技術】
【０００２】
従来、無人航空機などの飛しょう体に対して指令信号を送信し、その指令信号に基づく処理を実行させる技術が、例えば、特許文献１に開示されている。
【０００３】
しかしながら、飛しょう体に対して指令信号を送信する場合、地表面や海面で電波が反射する等の外乱の影響を受けて、飛しょう体側で誤った指令信号を受信してしまう可能性がある。特に、自爆指令などの指令信号に対しては、飛しょう体側では、安全面の観点からも確実な動作をしなければならない。
【０００４】
このため、飛しょう体に搭載される指令信号処理装置は、外乱により誤った指令信号を受信した場合、エラーを検出して、誤作動をしないことが重要である。
【０００５】
通常のエラー検出方法としては、パリティチェック、チェックサムなどがある。
【０００６】
パリティチェックによるエラー検出方法においては、送信側で、指令信号に含まれるデータ中の“１”または“０”の個数の偶奇をパリティビットとしてデータに付加し、受信側で、データ中の“１”または“０”の個数の偶奇を、パリティビットと比較してエラー検出を行う。
【０００７】
チェックサムによるエラー検出方法においては、送信側で、指令信号に含まれるデータの数値を順に加算し、その合計となるチェックサムをデータに付加し、受信側で、データの数値を同様に加算し、チェックサムと比較してエラー検出を行う。
【特許文献１】特開平１１−２３０６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、パリティチェックによるエラー検出方法においては、偶数個のビットにエラーが発生した場合にはエラー検出ができないという課題がある。
【０００９】
また、チェックサムによるエラー検出方法においては、受信側で加算結果が偶然に同じになった場合にはエラー検出ができないという課題がある。
【００１０】
このように、従来のパリティチェックまたはチェックサムによるエラー検出方法においては、エラーを正しく検出できない場合がある。この場合、指令信号処理装置は、誤った指令信号に基づく処理を行うため、誤作動してしまうことになる。
【００１１】
そこで、本発明の目的は、外乱により誤った指令信号を受信した場合においても、指令信号に対する処理を確実に行うことができる指令信号処理装置、指令信号処理方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明は、
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記データ判定手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有することを特徴とする。
【００１３】
なお、前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出することとしても良い。
【発明の効果】
【００１４】
以上説明したように本発明によれば、指令データを復調する前に、フレームシンクの判定、データの判定、エラーの検出という３段階の確認処理を行うため、誤った指令信号の指令データが外部に出力されることを防止でき、それにより、指令信号に対する処理を確実に行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明を実施するための最良の形態について図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態の指令信号処理装置の構成を示すブロック図である。
【００１７】
図１を参照すると、本実施形態の指令信号処理装置は、フレームシンク判定部１と、データ判定部２と、エラー検出部３と、指令データ復調部４とを有している。
【００１８】
本実施形態の指令信号処理装置は、同一の指令信号を連続して受信して、指令信号に含まれる指令データを復調して外部に出力する処理を行う。
【００１９】
図２は、図１に示した指令信号処理装置が受信する指令信号のフォーマットの例を示す図である。
【００２０】
図２を参照すると、指令信号は、データとフレームシンクとに分けられる。ここで、フレームシンクとは、指令信号の同期を取るためのデータパターンである。また、データは、パリティビットと、コントロールビットと、指令データとに分けられる。ここで、コントロールビットは、“１”または“０”の固定値が設定されている。パリティビットは、指令データとコントロールビット中の“１”または“０”の個数の偶奇を表している。
【００２１】
以下、本実施形態の指令信号処理装置の概略動作について説明する。
【００２２】
図３は、図１に示した指令信号処理装置の概略動作を説明するフローチャートである。
【００２３】
図３を参照すると、フレームシンク判定部１は、指令信号を受信する度に、その指令信号に含まれるフレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクがフレームシンクパターンと３回連続して一致するかを判定する（ステップ３０１）。フレームシンク判定部１は、フレームシンクがフレームシンクパターンと３回連続して一致していれば、フレーム同期が取れており、受信状態が安定していると判断する。なお、以下の記載では、フレーム同期を取ることをフレームＬＯＣＫと称す。
【００２４】
データ判定部２は、フレームＬＯＣＫの確認が完了すると、以降、指令信号を受信する度に、その指令信号に含まれるデータの全ビットを前回受信した指令信号に含まれるデータと比較し、データが２回連続して一致するかを判定する（ステップ３０２）。データ判定部２は、データが２回連続して一致していれば、確実なデータであると判断する。
【００２５】
エラー検出部３は、データ一致の確認が完了すると、データに含まれるパリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する（ステップ３０３）。
【００２６】
指令データ復調部４は、エラー検出部３により指令信号のエラーが検出されなかった場合に、データに含まれる指令データを復調して外部に出力する（ステップ３０４）。
【００２７】
以下、本実施形態の指令信号処理装置の動作について詳細に説明する。
【００２８】
図４は、図１に示した指令信号処理装置の詳細動作を説明するフローチャートである。
【００２９】
ここでは、図４の各ステップの処理を、フレームシンク判定部１によるフレームシンク判定処理、データ判定部２によるデータ判定処理、エラー検出部３によるエラー検出処理ごとに説明する。
【００３０】
図５は、フレームシンク判定部１によるフレームシンク判定処理を説明する図である。
【００３１】
フレームシンク判定部１は、送信側との間で予め設定されたフレームシンクパターンを記憶している。
【００３２】
フレームシンク判定部１は、指令信号を受信すると、その指令信号に含まれるフレームシンクを、予め設定されたフレームシンクパターンと比較する（ステップ４０１）。このとき、変数“ｉ”の初期値を０とする。
【００３３】
ステップ４０１でフレームシンクパターンと一致しなかった場合、フレームシンク判定部１は、“ｉ＝０”とし（ステップ４０２）、次に受信した指令信号に含まれるフレームシンクをフレームシンクパターンと比較する。
【００３４】
ステップ４０１でフレームシンクパターンと一致した場合、フレームシンク判定部１は、“ｉ＝２”であるかを確認する（ステップ４０３）。“ｉ＝２”でなければ、フレームシンク判定部１は、ｉの値に１を加算し（ステップ４０４）、次に受信した指令信号に含まれるフレームシンクをフレームシンクパターンと比較する。
【００３５】
ステップ４０３で“ｉ＝２”となった場合は、３回連続でフレームシンクパターンと一致したことになるため、フレームＬＯＣＫとなる。このようにフレームＬＯＣＫの確認が完了すると、次のステップとして、データ判定部２によるデータ判定処理に遷移する。
【００３６】
図６は、データ判定部２によるデータ判定処理を説明する図である。
【００３７】
データ判定部２は、フレームＬＯＣＫの確認が完了すると、次に受信した指令信号に含まれるデータの全ビットを、レジスタに記憶されているデータの全ビットと比較する（ステップ４０５）。レジスタのデータの初期値は、全てのビットが“０”であるとする。
【００３８】
ステップ４０５でレジスタに記憶されたデータと一致しなかった場合、データ判定部２は、受信したデータによりレジスタの内容を更新し（ステップ４０６）、続いて、指令信号に含まれるフレームシンクを、予め設定されたフレームシンクパターンと比較する（ステップ４０７）。
【００３９】
ステップ４０７でフレームシンクパターンと一致しなかった場合、データ判定部２は、“ｉ＝０”とし（ステップ４０８）、前のフレームシンク判定処理のステップ４０１へ処理を戻す。また、ステップ４０７でフレームシンクパターンと一致した場合、データ判定部２は、次に受信した指令信号に含まれるデータの全ビットを、レジスタに記憶されているデータの全ビットと比較する。
【００４０】
ステップ４０５でレジスタに記憶されたデータと一致した場合は、２回連続で同じデータを受信したことになる。このようにデータ一致の確認が完了すると、次のステップとして、エラー検出部３によるエラー検出処理に遷移する。
【００４１】
図７は、エラー検出部３によるエラー検出処理を説明する図である。
【００４２】
送信側では、指令データにコントロールビットとパリティビットを付加したものをデータとし、これを指令信号に含めて送信する。コントロールビットは、送信側との間で予め設定された“１”または“０”の固定値であり、この固定値は、エラー検出部３に記憶されている。また、パリティビットは、指令データとコントロールビット中の“１”または“０”の個数が“偶数”または“奇数”のどちらであるかを表している。“偶数”または“奇数”のどちらを表すかは、送信側との間で予め設定されている。
【００４３】
エラー検出部３は、最初に、コントロールビットチェックを行う（ステップ４０９）。すなわち、エラー検出部３は、コントロールビットが、予め設定された固定値と一致するかを確認する。
【００４４】
ステップ４０９でコントロールビットが固定値と一致した場合、エラー検出部３は、次にパリティチェックを行う（ステップ４１０）。すなわち、エラー検出部３は、指令データとコントロールビット中の“１”または“０”の個数の偶奇がパリティビットと一致するかを確認する。
【００４５】
ステップ４０９，４１０のいずれか一方でも一致しなかった場合、エラー検出部３は、前のデータ判定処理のステップ４０７へ処理を戻す。
【００４６】
ステップ４０９，４１０のいずれもが一致した場合、次のステップとして、指令データ復調部４による指令データの復調処理が行われ（ステップ４１２）、復調された指令データが外部に出力される。
【００４７】
上述したように本実施形態においては、指令データを復調する前に、フレームシンクの判定、データの判定、エラーの検出という３段階の確認処理を行うため、誤った指令信号の指令データが外部に出力されることを防止でき、それにより、指令信号に対する処理を確実に行うことができる。
【００４８】
また、本実施形態においては、エラー検出部３によるエラー検出処理において、コントロールビットチェックやパリティチェックといった従来のエラー検出方法を用いているため、実装が容易である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態の指令信号処理装置の構成を示すブロック図である。
【図２】図１に示した指令信号処理装置に係る指令信号のフォーマットの例を示す図である。
【図３】図１に示した指令信号処理装置の概略動作を説明するフローチャートである。
【図４】図１に示した指令信号処理装置の詳細動作を説明するフローチャートである。
【図５】図４に示したフレームシンク判定部によるフレームシンク判定処理を説明する図である。
【図６】図４に示したデータ判定部によるデータ判定処理を説明する図である。
【図７】図４に示したエラー検出部によるエラー検出処理を説明する図である。
【符号の説明】
【００５０】
１ フレームシンク判定部
２ データ判定部
３ エラー検出部
４ 指令データ復調部
【特許請求の範囲】
【請求項１】
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記エラー検出手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有する指令信号処理装置。
【請求項２】
前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出する、請求項１に記載の指令信号処理装置。
【請求項３】
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置による指令信号処理方法であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定ステップと、
前記フレームシンク判定ステップで前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定ステップと、
前記データ判定ステップで前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出ステップと、
前記エラー検出ステップで前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調ステップと、を有する指令信号処理方法。
【請求項４】
前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出ステップでは、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出する、請求項３に記載の指令信号処理方法。
【請求項１】
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記エラー検出手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有する指令信号処理装置。
【請求項２】
前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出する、請求項１に記載の指令信号処理装置。
【請求項３】
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置による指令信号処理方法であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定ステップと、
前記フレームシンク判定ステップで前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定ステップと、
前記データ判定ステップで前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出ステップと、
前記エラー検出ステップで前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調ステップと、を有する指令信号処理方法。
【請求項４】
前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出ステップでは、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出する、請求項３に記載の指令信号処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−２８８５７０（Ｐ２００７−２８８５７０Ａ）
【公開日】平成１９年１１月１日（２００７．１１．１）
【国際特許分類】
【出願番号】特願２００６−１１４３１２（Ｐ２００６−１１４３１２）
【出願日】平成１８年４月１８日（２００６．４．１８）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成１９年１１月１日（２００７．１１．１）
【国際特許分類】
【出願日】平成１８年４月１８日（２００６．４．１８）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]