波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法
【課題】各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供する。
【解決手段】ＤＣＳ波形発生器１０は、波形パターンのブロックデータを生成するＧｏｌａｙ符号化部１２と、メモリ部１３の記憶容量の範囲内で記憶可能な個数だけ波形パターンのブロックデータを連結した波形パターンブロック列を生成する波形パターン列生成部１４ａと、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定する連結ブロック決定部１５と、接続部位相差をゼロにする分配位相補正値を算出する位相補正値算出部１６ａと、周波数オフセットを算出する周波数補正値算出部１６ｂと、を備える。
【解決手段】ＤＣＳ波形発生器１０は、波形パターンのブロックデータを生成するＧｏｌａｙ符号化部１２と、メモリ部１３の記憶容量の範囲内で記憶可能な個数だけ波形パターンのブロックデータを連結した波形パターンブロック列を生成する波形パターン列生成部１４ａと、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定する連結ブロック決定部１５と、接続部位相差をゼロにする分配位相補正値を算出する位相補正値算出部１６ａと、周波数オフセットを算出する周波数補正値算出部１６ｂと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トーンスケルチ方式を用いた無線通信機にスケルチ信号を送信して試験するための波形を発生する波形発生装置及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法に関する。
【背景技術】
【０００２】
トーンスケルチ方式は、相手局から送信される電波が自局の周波数と同じで、送信電波に重畳されるスケルチ信号が自局の受信スケルチ信号と一致する場合にのみ、スピーカから音声を出力させることにより、同一周波数を使用している第三者の不要通信を遮断する方式である。トーンスケルチ方式による無線通信機では、音声帯域（３００Ｈｚ〜３．４ＫＨｚ）を音声信号として利用し、音声帯域以下（３００Ｈｚ以下）をスケルチ信号として利用することにより実現される。
【０００３】
スケルチ信号としては、一般的に、アナログ変調方式により変調された信号ＣＴＣＳＳ（Continuous Tone Coded Squelch）と、デジタル符号ＤＣＳ（Digitally Coded Squelch）の２種類が使用されている。ここで、ＤＣＳの信号は、ＤＣＳコードを含む２３ビットのデータを、１３４．３ｂｐｓの速度で送られるＮＲＺ（Non Return to Zero）デジタル信号で、搬送波を直接周波数変調することにより得られ、送信期間中の音声に重畳されて連続的に送信される。
【０００４】
ＤＣＳが採用された無線通信機等を試験する際には、２３ビットのデータを含む波形パターンが複数個連結された波形パターン列のデータをメモリ部に記憶し、記憶した波形パターン列のデータを繰り返して再生する波形発生器が用いられる。
【０００５】
しかしながら、従来の波形発生器では、通常、波形パターン列の先頭と最後尾とを接続する接続部で位相が不連続となって位相が滑らかに変化しない現象が発生するという課題があった。具体的には、メモリ部に記憶された波形パターン列のデータを２回繰り返して再生した場合、図９に示すように、１回目の再生の波形パターン列と２回目の再生の波形パターン列との接続部で位相が不連続となるのが通常であった。
【０００６】
波形パターン列の接続部において位相が不連続となると、無線通信機等において位相の不連続箇所でスプリアスが発生するので、ＤＣＳコードの動作試験等が正確に行えないこととなる。そのため、図１０に示すように、波形パターン列の接続部において位相が滑らかに変化するよう位相を連続させる必要がある。なお、図９及び図１０において、実線の波形はＩ相成分（同相成分）を示し、破線の波形はＱ相成分（直交成分）を示している。
【０００７】
前述の事情に鑑み、接続部の位相を連続させた波形パターンの信号を発生する任意波形信号発生装置が提案されている（例えば、特許文献１参照）。この任意波形信号発生装置は、ＰＮ（Pseudo-Noise）信号を繰り返し出力するデジタルデータ発生器と、デジタルデータ発生器の出力データの各ビットに補正値を分割して加算する補正手段と、を備え、接続部の位相が連続した波形パターンのデータを発生することができるようになっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−４４１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示されたものでは、接続部の位相を補正することによって、各ビットデータの周波数オフセットが発生するという課題があった。
【００１０】
本発明は、従来の課題を解決するためになされたものであり、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１に係る波形発生器は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段（１２）と、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成手段（１４ａ）と、前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段（１４ｂ）と、前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定手段（１５）と、を備えた構成を有している。
【００１２】
この構成により、本発明の請求項１に係る波形発生器は、波形パターン列決定手段が、第１波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定するので、第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項１に係る波形発生器は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。
【００１３】
また、本発明の請求項２に係る波形発生器は、前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段（１６ａ）と、前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段（１７）と、をさらに備えた構成を有している。
【００１４】
この構成により、本発明の請求項２に係る波形発生器は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項２に係る波形発生器は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。
【００１５】
また、本発明の請求項３に係る波形発生器は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段（１６ｂ）をさらに備えた構成を有している。
【００１６】
この構成により、本発明の請求項３に係る波形発生器は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。
【００１７】
また、本発明の請求項４に係る波形発生器は、前記波形データ生成手段が、スケルチ信号を含む波形パターンのデータを生成するものである構成を有している。
【００１８】
この構成により、本発明の請求項４に係る波形発生器は、スケルチ信号を含む波形パターンのデータを生成することができる。
【００１９】
本発明の請求項５に係る信号発生装置は、波形発生器を備えた信号発生装置（３０）であって、前記位相補正手段によって位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部（２１）と、前記メモリ部が出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段（２５）と、前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段（２３）と、を備えた構成を有している。
【００２０】
この構成により、本発明の請求項５に係る信号発生装置は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。
【００２１】
本発明の請求項６に係る波形発生方法は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成ステップと、前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定ステップと、を含む構成を有している。
【００２２】
この構成により、本発明の請求項６に係る波形発生方法は、波形パターン列決定ステップにおいて、第１波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定するので、第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項６に係る波形発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。
【００２３】
本発明の請求項７に係る波形発生方法は、前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含む構成を有している。
【００２４】
この構成により、本発明の請求項７に係る波形発生方法は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項７に係る波形発生方法は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。
【００２５】
本発明の請求項８に係る波形発生方法は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含む構成を有している。
【００２６】
この構成により、本発明の請求項８に係る波形発生方法は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。
【００２７】
また、本発明の請求項９に係る波形発生方法は、請求項８に記載の信号発生方法であって、前記位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、前記データ出力ステップにおいて出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含む構成を有している。
【００２８】
この構成により、本発明の請求項９に係る波形発生方法は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。
【発明の効果】
【００２９】
本発明は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有する波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することができるものである。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態におけるＤＣＳ波形発生器のブロック構成図である。
【図２】本発明の第１実施形態においてＧｏｌａｙ符号化部が生成する符号化データ例を示す図である。
【図３】本発明の第１実施形態における連結ブロック生成部及び連結ブロック決定部の機能の説明図である。
【図４】本発明の第１実施形態において位相補正部が行う位相補正の説明図である。
【図５】本発明の第１実施形態におけるＤＣＳ波形発生器のフローチャートである。
【図６】本発明の第１実施形態において位相補正前後におけるＤＣＳ信号のＩ相成分の波形例を示す図である。
【図７】本発明の第１実施形態において位相補正前後におけるＤＣＳ信号のＱ相成分の波形例を示す図である。
【図８】本発明の第２実施形態におけるＤＣＳ信号発生装置のブロック構成図である。
【図９】波形パターンの接続部において位相が不連続となっている例を示す図である。
【図１０】波形パターンの接続部において位相が連続している例を示す図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係る波形発生器を、ＤＣＳ信号の波形を発生するものに適用した例を挙げて説明する。
【００３２】
（第１実施形態）
まず、本発明の第１実施形態におけるＤＣＳ波形発生器の構成について説明する。
【００３３】
図１に示すように、本実施形態におけるＤＣＳ波形発生器１０は、スケルチコード入力部１１、Ｇｏｌａｙ（ゴーレイ）符号化部１２、メモリ部１３、連結ブロック生成部１４、連結ブロック決定部１５、補正値算出部１６、位相補正部１７、フィルタ部１８、周波数変換部１９を備えている。このＤＣＳ波形発生器１０は、本発明に係る波形発生器を構成する。なお、図示を省略したが、ＤＣＳ波形発生器１０は、ＤＣＳ波形発生器１０の全体の動作を制御するＣＰＵ及びこのＣＰＵを機能させるためのプログラムを記憶するＲＯＭ、ＲＡＭ等で構成された制御回路を備えている。
【００３４】
また、ＤＣＳ波形発生器１０は、試験対象の無線通信機等に対してＤＣＳコードの動作試験をする信号発生装置に、試験用の波形データ及び周波数補正データを出力するものである。この信号発生装置は、試験用の波形データを記憶するメモリ部を備え、記憶した試験用の波形データを試験対象の無線通信機等に繰り返し送信するようになっている。以下、信号発生装置のメモリ部の記憶容量と、ＤＣＳ波形発生器１０のメモリ部１３の記憶容量は同一であるとして説明する。
【００３５】
スケルチコード入力部１１は、ＤＣＳコードのデータを入力するものである。例えば、スケルチコード入力部１１は、図示を省略したが、ＤＣＳコードのデータを入力するための設定画面を表示するディスプレイと、キーボード、ダイヤル又はマウスのような入力デバイスと、これらを制御する制御回路と、を備えている。ＤＣＳコードは、"０００"から"７７７"までの８進数で表記される。
【００３６】
Ｇｏｌａｙ符号化部１２は、スケルチコード入力部１１から入力したＤＣＳコードに基づいて、Ｇｏｌａｙ（２３，１２）符号化によって波形パターンの符号化ブロックのデータ（以下「波形パターンのブロックデータ」という。）を生成するようになっている。このＧｏｌａｙ符号化部１２は、本発明に係る波形データ生成手段を構成する。
【００３７】
具体的には、Ｇｏｌａｙ符号化部１２は、例えばＤＣＳコード"０２３"のＧｏｌａｙ（２３，１２）符号化を行う場合、図２に示すような構成のデータを生成する。すなわち、Ｇｏｌａｙ符号化部１２が生成する波形パターンのブロックデータは、１２ビットのデータと、１１ビットのパリティビットとを含む合計２３ビットで構成される。１２ビットのデータは、ＤＣＳコード"０２３"を示す９ビットのデータと、予め定められた３ビットの固定ビットデータとを含む。
【００３８】
メモリ部１３は、例えばＲＡＭで構成され、後述するように、波形パターン列生成部１４ａが連結した波形パターンブロック列のデータを記憶するようになっている。
【００３９】
連結ブロック生成部１４は、波形パターン列生成部１４ａと、位相差算出部１４ｂと、を備えている。波形パターン列生成部１４ａ及び位相差算出部１４ｂは、それぞれ、本発明に係る波形パターン列生成手段及び位相差算出手段を構成する。
【００４０】
波形パターン列生成部１４ａは、Ｇｏｌａｙ符号化部１２が符号化した波形パターンのブロックデータを入力し、入力した波形パターンのブロックデータを、メモリ部１３の記憶容量の範囲内で記憶可能な個数だけ連結した波形パターンブロック列を生成するようになっている。この波形パターンブロック列のデータは、メモリ部１３に記憶される。
【００４１】
位相差算出部１４ｂは、周波数変調方式に基づいて、波形パターンブロック列の先頭ビットの位相と、波形パターンブロック列に含まれる各波形パターンのブロックデータの最後尾ビットの位相との位相差を算出するようになっている。なお、波形パターンブロック列は、本発明に係る第１波形パターン列に相当する。
【００４２】
連結ブロック決定部１５は、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定するようになっている。ここで、位相差が最小となる波形パターンのブロックデータが複数ある場合は、生成波形データが長くなるよう、連結ブロック決定部１５に決定させる構成とするのが好ましい。なお、生成波形データは、本発明に係る第２波形パターンブロック列に相当する。この連結ブロック決定部１５は、本発明に係る波形パターン列決定手段を構成する。
【００４３】
また、連結ブロック決定部１５は、位相差算出部１４ｂが算出した、生成波形データにおける先頭ビットと最後尾のビットとの間の位相差（以下「接続部位相差」という。）のデータを補正値算出部１６に出力するようになっている。
【００４４】
ここで、図３を用いて、連結ブロック生成部１４及び連結ブロック決定部１５の機能について説明する。
【００４５】
図３（ａ）は、波形パターン列生成部１４ａによって連結され、メモリ部１３に記憶された波形パターンブロック列のデータを示している。ここでは、波形パターンブロック列のデータが、Ｇｏｌａｙ符号化部１２が生成した２３ビットの波形パターンのブロックデータを１０００個含むものとしている。この個数は、メモリ部１３の記憶容量、すなわち、信号発生装置のメモリ容量の範囲内での最大数である。
【００４６】
図３（ｂ）は、波形パターンブロック列の先頭ビットの位相と、２３ビットの各波形パターンのブロックデータの最後尾の位相とをＩＱ平面で示したものである。位相差算出部１４ｂは、ＩＱ平面に各ビットデータをプロットして位相を求めるものではないが、分かりやすく説明するために、各ビットデータの位相をＩＱ平面で示した。図３（ｂ）に示したように、位相差算出部１４ｂは、波形パターンブロック列の先頭ビットのＩ相の位相θ（＝０）と、２３ビットの各波形データの最後尾のＩ相の位相との位相差θｃを、２３ビットの各ビットデータを周波数変調方式で変調するものとして算出する。
【００４７】
図３（ｃ）は、連結ブロック決定部１５が決定した生成波形データを示している。図３（ａ）に示した波形パターンブロック列のうち、位相差θｃが最小となる波形パターンのブロックデータは９９９番目である。したがって、連結ブロック決定部１５は、波形パターンブロック列の先頭の波形パターンのブロックデータ（１番目）から位相差θｃが最小となる波形パターンのブロックデータ（９９９番目）までを生成波形データとして決定する。この場合、位相差θｃは接続部位相差となる。
【００４８】
補正値算出部１６は、位相補正値算出部１６ａと、周波数補正値算出部１６ｂと、を備えている。位相補正値算出部１６ａ及び周波数補正値算出部１６ｂは、それぞれ、本発明に係る位相補正値算出手段及び周波数補正値算出手段を構成する。
【００４９】
位相補正値算出部１６ａは、位相差算出部１４ｂが求めた接続部位相差を生成波形データの全ビットに等分に分配して接続部位相差をゼロにする位相補正値（以下「分配位相補正値」という。）を次式（１）により算出するようになっている。ここで、△θは分配位相補正値、θｃは接続部位相差、Ｎは生成波形データのビット数を示す。
△θ＝−θｃ／Ｎ （１）
【００５０】
また、周波数補正値算出部１６ｂは、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセットを次式（２）により算出するようになっている。ここで、△ｆは周波数オフセット、Ｒはビットレートを示す。
△ｆ＝−θｃ・Ｒ／（２π・Ｎ） （２）
【００５１】
さらに、補正値算出部１６は、分配位相補正値△θのデータを位相補正部１７に出力するとともに、周波数オフセット△ｆのデータを周波数補正データとして、ＤＣＳ波形発生器１０に接続された機器に出力するようになっている。
【００５２】
位相補正部１７は、生成波形データをメモリ部１３から読み出し、補正値算出部１６が算出した分配位相補正値△θを生成波形データの全ビットに分配し、各ビットの位相補正を行うようになっている。この位相補正部１７は、本発明に係る位相補正手段を構成する。
【００５３】
具体的に図４を用いて説明する。なお、分かりやすく説明するために、ＩＱ平面を使用する。図４に示す黒丸点は、生成波形データの全ビットのうちの１ビットのデータを示しており、その位相はＩ相軸を基準としてθである。ここで、補正値算出部１６が算出した分配位相補正値△θが正値である場合、位相補正部１７は、このビットの位相をθ＋△θに補正する。その結果、補正後のビットデータは白丸点の位置となる。位相が補正されたビットデータは、メモリ部１３に記憶され、位相補正部１７によって読み出される。
【００５４】
フィルタ部１８は、位相補正部１７が位相補正した信号を帯域制限するようになっている。その結果、ノイズ成分が除去され、フィルタ部１８の出力信号は各ビット間が滑らかに変化したものとなる。
【００５５】
周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力するようになっている。
【００５６】
次に、本実施形態におけるＤＣＳ波形発生器１０の動作について図５に基づき説明する。
【００５７】
まず、波形パターン列生成部１４ａは、波形パターンのブロック番号ｎを"１"とする（ステップＳ１１）。
【００５８】
続いて、ユーザがスケルチコード入力部１１を操作することにより、ＤＣＳコードのデータが入力される（ステップＳ１２）。
【００５９】
Ｇｏｌａｙ符号化部１２は、スケルチコード入力部１１から入力したＤＣＳコードに基づいて、Ｇｏｌａｙ（２３，１２）符号化を行って（ステップＳ１３）、波形パターンのブロックデータを生成して波形パターン列生成部１４ａに出力し、波形パターン列生成部１４ａがメモリ部１３に記憶する（ステップＳ１４）。
【００６０】
波形パターン列生成部１４ａは、波形パターンのブロック番号ｎを１つ増加させる（ステップＳ１５）。
【００６１】
波形パターン列生成部１４ａは、ｎ個連結した波形パターンのブロックデータの容量ｍがメモリ部１３の記憶容量Ｍより大きいか否かを判断する（ステップＳ１６）。
【００６２】
ステップＳ１６において、ｍ＞Ｍではない場合（ｍ≦Ｍの場合）は、波形パターン列生成部１４ａは、ｎ番目の波形パターンのブロックを連結し（ステップＳ１７）、ｎ個連結した波形パターンのブロックデータをメモリ部１３に記憶する（ステップＳ１８）。
【００６３】
位相差算出部１４ｂは、ｎ個連結した波形パターンのブロックデータの先頭ビットの位相と最後部ビットの位相との位相差θｃを算出し（ステップＳ１９）、ステップＳ１５に戻り、以降のステップを繰り返す。
【００６４】
ステップＳ１６において、ｍ＞Ｍの場合は、連結ブロック決定部１５は、先頭ブロックから最小位相差θｃｍｉｎのブロックまでを選択し、これを生成波形データとして決定する（ステップＳ２１）。
【００６５】
また、連結ブロック決定部１５は、最小位相差θｃｍｉｎがゼロか否かを判断する（ステップＳ２２）。
【００６６】
ステップＳ２２において、最小位相差θｃｍｉｎがゼロでない場合、位相及び周波数を補正するため、位相補正値算出部１６ａは分配位相補正値を算出し、周波数補正値算出部１６ｂは周波数オフセットを算出する（ステップＳ２３）。位相補正部１７は、分配位相補正値により位相を補正する。
【００６７】
一方、ステップＳ２２において、最小位相差θｃｍｉｎがゼロの場合、位相及び周波数を補正することなくステップＳ２４に進む。
【００６８】
フィルタ部１８は、位相補正部１７が出力した信号を帯域制限し、帯域制限した信号を周波数変換部１９に出力し、周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力する。また、補正値算出部１６は、周波数補正データを出力する（ステップＳ２４）。
【００６９】
次に、本実施形態におけるＤＣＳ波形発生器１０によって得られる波形パターンについて説明する。図６及び図７は、それぞれ、フィルタ部１８から出力される位相補正前後におけるＤＣＳ信号のＩ相成分及びＱ相成分の波形図の一例である。図６及び図７では、波形パターンの先頭と最後尾との接続部における位相状態を例示するため、フィルタ部１８の出力信号を２回再生したものとして図示している。図６及び図７に示すように、位相補正前（破線）においては接続部で位相が不連続となっているが、位相補正後（実線）においては接続部で位相が連続して滑らかに変化する波形となっている。
【００７０】
以上のように、本実施形態におけるＤＣＳ波形発生器１０は、連結ブロック決定部１５が、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定し、補正値算出部１６が、生成波形データの接続部位相差から分配位相補正値を算出するとともに、周波数補正データを算出して出力し、位相補正部１７が、補正値算出部１６が算出した分配位相補正値を生成波形データの全ビットに分配して各ビットの位相補正を行う構成を有する。したがって、ＤＣＳ波形発生器１０は、発生した波形パターンの先頭と最後尾の位相を連続させることができる。
【００７１】
また、本実施形態におけるＤＣＳ波形発生器１０は、補正値算出部１６が、各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出し、ＤＣＳ波形発生器１０に接続された機器に出力する。したがって、ＤＣＳ波形発生器１０は、各ビットの位相を補正することによって生じる周波数オフセットを発生させることなく、任意の波形パターンの先頭と最後尾の位相を連続させることができる。
【００７２】
なお、前述の実施形態では、本発明に係る波形発生器を、ＤＣＳ信号の波形を発生するものに適用した例を挙げて説明したが、本発明はこれに限定されるものではなく、ＤＣＳ信号以外の波形を発生するものにも適用することができる。
【００７３】
（第２実施形態）
まず、本発明の第２実施形態におけるＤＣＳ信号発生装置の構成について説明する。
【００７４】
図８に示すように、本実施形態におけるＤＣＳ信号発生装置３０は、ＤＣＳ波形発生器１０と、ＤＣＳ信号発生器２０と、を備えている。このＤＣＳ信号発生装置３０は、本発明に係る信号発生装置を構成する。なお、ＤＣＳ波形発生器１０は、第１実施形態（図１参照）で説明したので、重複する説明は省略する。
【００７５】
ＤＣＳ信号発生器２０は、メモリ部２１、ＤＡＣ（Digital Analog Converter）２２、局部信号発振器２３、操作部２４、ミキサ２５、アンプ２６を備えている。このＤＣＳ信号発生器２０は、ＤＣＳ波形発生器１０が発生した波形データのＤＣＳ信号をベースバンド信号として入力し、これをアップコンバートして被試験装置（例えば移動無線通信機）にＲＦ（無線周波数）信号を出力するものである。
【００７６】
また、ＤＣＳ信号発生器２０は、図示を省略したが、ＤＣＳ信号発生器２０の全体の動作を制御するＣＰＵ及びこのＣＰＵを機能させるためのプログラムを記憶するＲＯＭ、ＲＡＭ等で構成された制御回路を備えている。この制御回路により、メモリ部２１のデータが繰り返し再生されて被試験装置に出力され、ＤＣＳコードの動作試験等が実施されるようになっている。
【００７７】
メモリ部２１は、周波数変換部１９から波形データを入力して記憶するようになっている。
【００７８】
ＤＡＣ２２は、メモリ部２１に記憶されたデジタル値の波形データをアナログ値の波形データに変換するようになっている。
【００７９】
局部信号発振器２３は、ＤＣＳ波形発生器１０の補正値算出部１６からの周波数補正データと、後述する操作部２４によって設定されたパラメータのデータとを入力し、周波数補正した中心周波数を有するＲＦ信号を生成するための局部発振信号を発生してミキサ２５に出力するようになっている。ここで、局部信号発振器２３は、本発明に係る無線周波数補正手段を構成する。
【００８０】
操作部２４は、ＲＦ信号の中心周波数（又は局部信号発振器２３の発振周波数）や、振幅等を定めるためのパラメータを設定するため、ユーザが操作するものである。なお、例えば、ＤＣＳ波形発生器１０が有するスケルチコード入力部１１の機能を操作部２４に持たせ、ユーザが操作部２４を操作してＤＣＳコードを入力する構成としてもよい。
【００８１】
ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定周波数のＲＦ信号に周波数変換し、ＲＦ信号をアンプ２６に出力するようになっている。ここで、ミキサ２５は、本発明に係る周波数変換手段を構成する。
【００８２】
アンプ２６は、ミキサ２５が出力するＲＦ信号を所定の増幅率で増幅して被試験装置に出力するようになっている。
【００８３】
次に、本実施形態におけるＤＣＳ信号発生装置３０の動作について説明する。なお、以下の動作説明では、予めユーザが操作部２４を操作して、ＲＦ信号の中心周波数（又は局部信号発振器２３の局部発振周波数）を設定しているものとする。また、ＤＣＳ波形発生器１０における動作については第１実施形態で説明したので、ＤＣＳ波形発生器１０の詳細な説明は省略する。
【００８４】
ＤＣＳ波形発生器１０において、位相差算出部１４ｂは接続部位相差を求め、連結ブロック決定部１５は生成波形データを決定する。また、補正値算出部１６は、周波数オフセット△ｆを算出し、このデータを周波数補正データとして局部信号発振器２３に出力する。また、周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形データに変換し、変換した波形データをメモリ部２１に出力する。
【００８５】
ＤＣＳ信号発生器２０において、メモリ部２１は、周波数変換部１９からの波形データを記憶する。記憶された波形データは、波形パターンの先頭から最後尾までを１周期として、図示省略した制御回路によって繰り返し再生され、ＤＡＣ２２に出力される。
【００８６】
ＤＡＣ２２は、メモリ部２１から出力されたデジタル値の波形データをアナログ値の波形データに変換してミキサ２５に出力する。
【００８７】
ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定の中心周波数を有するＲＦ信号に周波数変換する。ここで、局部信号発振器２３は、補正値算出部１６から周波数オフセット△ｆを示す周波数補正データを入力しており、ユーザが操作部２４を介して設定したＲＦ信号の中心周波数が得られる局部発振信号をミキサ２５に出力している。
【００８８】
ミキサ２５が出力したＲＦ信号はアンプ２６に入力される。そして、アンプ２６は、ミキサ２５からのＲＦ信号を所定の増幅率で増幅して被試験装置に出力する。
【００８９】
以上のように、本実施形態におけるＤＣＳ信号発生装置３０によれば、メモリ部２１は、周波数変換部１９から波形パターンの先頭と最後尾の位相が連続した生成波形データを入力して記憶した後、生成波形データをＤＡＣ２２に繰り返して出力し、ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定の中心周波数のＲＦ信号に周波数変換する構成としたので、任意の波形パターンの先頭と最後尾の位相が連続したＤＣＳ信号を発生することができる。
【００９０】
また、本実施形態におけるＤＣＳ信号発生装置３０は、局部信号発振器２３が、補正値算出部１６からの周波数補正データに基づき、操作部２４で設定されたＲＦ信号の中間周波数を補正するので、アップコンバート処理において発生する周波数ずれを自動的に補正することができる。
【００９１】
なお、前述の実施形態において、局部信号発振器２３が、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセット△ｆを自動的に補正する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ＤＣＳ信号発生器２０に周波数オフセット△ｆの値を表示する表示部を設け、ユーザに手動で局部発振周波数を補正させる構成としてもよい。
【産業上の利用可能性】
【００９２】
以上のように、本発明に係る波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有し、トーンスケルチ方式を用いた無線通信機にスケルチ信号を送信して試験するための波形を発生する波形発生装置及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法として有用である。
【符号の説明】
【００９３】
１０ ＤＣＳ波形発生器（波形発生器）
１１ スケルチコード入力部
１２ Ｇｏｌａｙ符号化部（波形データ生成手段）
１３ メモリ部
１４ 連結ブロック生成部
１４ａ 波形パターン列生成部（波形パターン列生成手段）
１４ｂ 位相差算出部（位相差算出手段）
１５ 連結ブロック決定部（波形パターン列決定手段）
１６ 補正値算出部
１６ａ 位相補正値算出部（位相補正値算出手段）
１６ｂ 周波数補正値算出部（周波数補正値算出手段）
１７ 位相補正部（位相補正手段）
１８ フィルタ部
１９ 周波数変換部
２０ ＤＣＳ信号発生器
２１ メモリ部
２２ ＤＡＣ
２３ 局部信号発振器（無線周波数補正手段）
２４ 操作部
２５ ミキサ（周波数変換手段）
２６ アンプ
３０ ＤＣＳ信号発生装置（信号発生装置）
【技術分野】
【０００１】
本発明は、例えば、トーンスケルチ方式を用いた無線通信機にスケルチ信号を送信して試験するための波形を発生する波形発生装置及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法に関する。
【背景技術】
【０００２】
トーンスケルチ方式は、相手局から送信される電波が自局の周波数と同じで、送信電波に重畳されるスケルチ信号が自局の受信スケルチ信号と一致する場合にのみ、スピーカから音声を出力させることにより、同一周波数を使用している第三者の不要通信を遮断する方式である。トーンスケルチ方式による無線通信機では、音声帯域（３００Ｈｚ〜３．４ＫＨｚ）を音声信号として利用し、音声帯域以下（３００Ｈｚ以下）をスケルチ信号として利用することにより実現される。
【０００３】
スケルチ信号としては、一般的に、アナログ変調方式により変調された信号ＣＴＣＳＳ（Continuous Tone Coded Squelch）と、デジタル符号ＤＣＳ（Digitally Coded Squelch）の２種類が使用されている。ここで、ＤＣＳの信号は、ＤＣＳコードを含む２３ビットのデータを、１３４．３ｂｐｓの速度で送られるＮＲＺ（Non Return to Zero）デジタル信号で、搬送波を直接周波数変調することにより得られ、送信期間中の音声に重畳されて連続的に送信される。
【０００４】
ＤＣＳが採用された無線通信機等を試験する際には、２３ビットのデータを含む波形パターンが複数個連結された波形パターン列のデータをメモリ部に記憶し、記憶した波形パターン列のデータを繰り返して再生する波形発生器が用いられる。
【０００５】
しかしながら、従来の波形発生器では、通常、波形パターン列の先頭と最後尾とを接続する接続部で位相が不連続となって位相が滑らかに変化しない現象が発生するという課題があった。具体的には、メモリ部に記憶された波形パターン列のデータを２回繰り返して再生した場合、図９に示すように、１回目の再生の波形パターン列と２回目の再生の波形パターン列との接続部で位相が不連続となるのが通常であった。
【０００６】
波形パターン列の接続部において位相が不連続となると、無線通信機等において位相の不連続箇所でスプリアスが発生するので、ＤＣＳコードの動作試験等が正確に行えないこととなる。そのため、図１０に示すように、波形パターン列の接続部において位相が滑らかに変化するよう位相を連続させる必要がある。なお、図９及び図１０において、実線の波形はＩ相成分（同相成分）を示し、破線の波形はＱ相成分（直交成分）を示している。
【０００７】
前述の事情に鑑み、接続部の位相を連続させた波形パターンの信号を発生する任意波形信号発生装置が提案されている（例えば、特許文献１参照）。この任意波形信号発生装置は、ＰＮ（Pseudo-Noise）信号を繰り返し出力するデジタルデータ発生器と、デジタルデータ発生器の出力データの各ビットに補正値を分割して加算する補正手段と、を備え、接続部の位相が連続した波形パターンのデータを発生することができるようになっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−４４１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示されたものでは、接続部の位相を補正することによって、各ビットデータの周波数オフセットが発生するという課題があった。
【００１０】
本発明は、従来の課題を解決するためになされたものであり、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１に係る波形発生器は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段（１２）と、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成手段（１４ａ）と、前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段（１４ｂ）と、前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定手段（１５）と、を備えた構成を有している。
【００１２】
この構成により、本発明の請求項１に係る波形発生器は、波形パターン列決定手段が、第１波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定するので、第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項１に係る波形発生器は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。
【００１３】
また、本発明の請求項２に係る波形発生器は、前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段（１６ａ）と、前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段（１７）と、をさらに備えた構成を有している。
【００１４】
この構成により、本発明の請求項２に係る波形発生器は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項２に係る波形発生器は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。
【００１５】
また、本発明の請求項３に係る波形発生器は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段（１６ｂ）をさらに備えた構成を有している。
【００１６】
この構成により、本発明の請求項３に係る波形発生器は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。
【００１７】
また、本発明の請求項４に係る波形発生器は、前記波形データ生成手段が、スケルチ信号を含む波形パターンのデータを生成するものである構成を有している。
【００１８】
この構成により、本発明の請求項４に係る波形発生器は、スケルチ信号を含む波形パターンのデータを生成することができる。
【００１９】
本発明の請求項５に係る信号発生装置は、波形発生器を備えた信号発生装置（３０）であって、前記位相補正手段によって位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部（２１）と、前記メモリ部が出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段（２５）と、前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段（２３）と、を備えた構成を有している。
【００２０】
この構成により、本発明の請求項５に係る信号発生装置は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。
【００２１】
本発明の請求項６に係る波形発生方法は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成ステップと、前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定ステップと、を含む構成を有している。
【００２２】
この構成により、本発明の請求項６に係る波形発生方法は、波形パターン列決定ステップにおいて、第１波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定するので、第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項６に係る波形発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。
【００２３】
本発明の請求項７に係る波形発生方法は、前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含む構成を有している。
【００２４】
この構成により、本発明の請求項７に係る波形発生方法は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項７に係る波形発生方法は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。
【００２５】
本発明の請求項８に係る波形発生方法は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含む構成を有している。
【００２６】
この構成により、本発明の請求項８に係る波形発生方法は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。
【００２７】
また、本発明の請求項９に係る波形発生方法は、請求項８に記載の信号発生方法であって、前記位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、前記データ出力ステップにおいて出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含む構成を有している。
【００２８】
この構成により、本発明の請求項９に係る波形発生方法は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。
【発明の効果】
【００２９】
本発明は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有する波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することができるものである。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態におけるＤＣＳ波形発生器のブロック構成図である。
【図２】本発明の第１実施形態においてＧｏｌａｙ符号化部が生成する符号化データ例を示す図である。
【図３】本発明の第１実施形態における連結ブロック生成部及び連結ブロック決定部の機能の説明図である。
【図４】本発明の第１実施形態において位相補正部が行う位相補正の説明図である。
【図５】本発明の第１実施形態におけるＤＣＳ波形発生器のフローチャートである。
【図６】本発明の第１実施形態において位相補正前後におけるＤＣＳ信号のＩ相成分の波形例を示す図である。
【図７】本発明の第１実施形態において位相補正前後におけるＤＣＳ信号のＱ相成分の波形例を示す図である。
【図８】本発明の第２実施形態におけるＤＣＳ信号発生装置のブロック構成図である。
【図９】波形パターンの接続部において位相が不連続となっている例を示す図である。
【図１０】波形パターンの接続部において位相が連続している例を示す図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係る波形発生器を、ＤＣＳ信号の波形を発生するものに適用した例を挙げて説明する。
【００３２】
（第１実施形態）
まず、本発明の第１実施形態におけるＤＣＳ波形発生器の構成について説明する。
【００３３】
図１に示すように、本実施形態におけるＤＣＳ波形発生器１０は、スケルチコード入力部１１、Ｇｏｌａｙ（ゴーレイ）符号化部１２、メモリ部１３、連結ブロック生成部１４、連結ブロック決定部１５、補正値算出部１６、位相補正部１７、フィルタ部１８、周波数変換部１９を備えている。このＤＣＳ波形発生器１０は、本発明に係る波形発生器を構成する。なお、図示を省略したが、ＤＣＳ波形発生器１０は、ＤＣＳ波形発生器１０の全体の動作を制御するＣＰＵ及びこのＣＰＵを機能させるためのプログラムを記憶するＲＯＭ、ＲＡＭ等で構成された制御回路を備えている。
【００３４】
また、ＤＣＳ波形発生器１０は、試験対象の無線通信機等に対してＤＣＳコードの動作試験をする信号発生装置に、試験用の波形データ及び周波数補正データを出力するものである。この信号発生装置は、試験用の波形データを記憶するメモリ部を備え、記憶した試験用の波形データを試験対象の無線通信機等に繰り返し送信するようになっている。以下、信号発生装置のメモリ部の記憶容量と、ＤＣＳ波形発生器１０のメモリ部１３の記憶容量は同一であるとして説明する。
【００３５】
スケルチコード入力部１１は、ＤＣＳコードのデータを入力するものである。例えば、スケルチコード入力部１１は、図示を省略したが、ＤＣＳコードのデータを入力するための設定画面を表示するディスプレイと、キーボード、ダイヤル又はマウスのような入力デバイスと、これらを制御する制御回路と、を備えている。ＤＣＳコードは、"０００"から"７７７"までの８進数で表記される。
【００３６】
Ｇｏｌａｙ符号化部１２は、スケルチコード入力部１１から入力したＤＣＳコードに基づいて、Ｇｏｌａｙ（２３，１２）符号化によって波形パターンの符号化ブロックのデータ（以下「波形パターンのブロックデータ」という。）を生成するようになっている。このＧｏｌａｙ符号化部１２は、本発明に係る波形データ生成手段を構成する。
【００３７】
具体的には、Ｇｏｌａｙ符号化部１２は、例えばＤＣＳコード"０２３"のＧｏｌａｙ（２３，１２）符号化を行う場合、図２に示すような構成のデータを生成する。すなわち、Ｇｏｌａｙ符号化部１２が生成する波形パターンのブロックデータは、１２ビットのデータと、１１ビットのパリティビットとを含む合計２３ビットで構成される。１２ビットのデータは、ＤＣＳコード"０２３"を示す９ビットのデータと、予め定められた３ビットの固定ビットデータとを含む。
【００３８】
メモリ部１３は、例えばＲＡＭで構成され、後述するように、波形パターン列生成部１４ａが連結した波形パターンブロック列のデータを記憶するようになっている。
【００３９】
連結ブロック生成部１４は、波形パターン列生成部１４ａと、位相差算出部１４ｂと、を備えている。波形パターン列生成部１４ａ及び位相差算出部１４ｂは、それぞれ、本発明に係る波形パターン列生成手段及び位相差算出手段を構成する。
【００４０】
波形パターン列生成部１４ａは、Ｇｏｌａｙ符号化部１２が符号化した波形パターンのブロックデータを入力し、入力した波形パターンのブロックデータを、メモリ部１３の記憶容量の範囲内で記憶可能な個数だけ連結した波形パターンブロック列を生成するようになっている。この波形パターンブロック列のデータは、メモリ部１３に記憶される。
【００４１】
位相差算出部１４ｂは、周波数変調方式に基づいて、波形パターンブロック列の先頭ビットの位相と、波形パターンブロック列に含まれる各波形パターンのブロックデータの最後尾ビットの位相との位相差を算出するようになっている。なお、波形パターンブロック列は、本発明に係る第１波形パターン列に相当する。
【００４２】
連結ブロック決定部１５は、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定するようになっている。ここで、位相差が最小となる波形パターンのブロックデータが複数ある場合は、生成波形データが長くなるよう、連結ブロック決定部１５に決定させる構成とするのが好ましい。なお、生成波形データは、本発明に係る第２波形パターンブロック列に相当する。この連結ブロック決定部１５は、本発明に係る波形パターン列決定手段を構成する。
【００４３】
また、連結ブロック決定部１５は、位相差算出部１４ｂが算出した、生成波形データにおける先頭ビットと最後尾のビットとの間の位相差（以下「接続部位相差」という。）のデータを補正値算出部１６に出力するようになっている。
【００４４】
ここで、図３を用いて、連結ブロック生成部１４及び連結ブロック決定部１５の機能について説明する。
【００４５】
図３（ａ）は、波形パターン列生成部１４ａによって連結され、メモリ部１３に記憶された波形パターンブロック列のデータを示している。ここでは、波形パターンブロック列のデータが、Ｇｏｌａｙ符号化部１２が生成した２３ビットの波形パターンのブロックデータを１０００個含むものとしている。この個数は、メモリ部１３の記憶容量、すなわち、信号発生装置のメモリ容量の範囲内での最大数である。
【００４６】
図３（ｂ）は、波形パターンブロック列の先頭ビットの位相と、２３ビットの各波形パターンのブロックデータの最後尾の位相とをＩＱ平面で示したものである。位相差算出部１４ｂは、ＩＱ平面に各ビットデータをプロットして位相を求めるものではないが、分かりやすく説明するために、各ビットデータの位相をＩＱ平面で示した。図３（ｂ）に示したように、位相差算出部１４ｂは、波形パターンブロック列の先頭ビットのＩ相の位相θ（＝０）と、２３ビットの各波形データの最後尾のＩ相の位相との位相差θｃを、２３ビットの各ビットデータを周波数変調方式で変調するものとして算出する。
【００４７】
図３（ｃ）は、連結ブロック決定部１５が決定した生成波形データを示している。図３（ａ）に示した波形パターンブロック列のうち、位相差θｃが最小となる波形パターンのブロックデータは９９９番目である。したがって、連結ブロック決定部１５は、波形パターンブロック列の先頭の波形パターンのブロックデータ（１番目）から位相差θｃが最小となる波形パターンのブロックデータ（９９９番目）までを生成波形データとして決定する。この場合、位相差θｃは接続部位相差となる。
【００４８】
補正値算出部１６は、位相補正値算出部１６ａと、周波数補正値算出部１６ｂと、を備えている。位相補正値算出部１６ａ及び周波数補正値算出部１６ｂは、それぞれ、本発明に係る位相補正値算出手段及び周波数補正値算出手段を構成する。
【００４９】
位相補正値算出部１６ａは、位相差算出部１４ｂが求めた接続部位相差を生成波形データの全ビットに等分に分配して接続部位相差をゼロにする位相補正値（以下「分配位相補正値」という。）を次式（１）により算出するようになっている。ここで、△θは分配位相補正値、θｃは接続部位相差、Ｎは生成波形データのビット数を示す。
△θ＝−θｃ／Ｎ （１）
【００５０】
また、周波数補正値算出部１６ｂは、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセットを次式（２）により算出するようになっている。ここで、△ｆは周波数オフセット、Ｒはビットレートを示す。
△ｆ＝−θｃ・Ｒ／（２π・Ｎ） （２）
【００５１】
さらに、補正値算出部１６は、分配位相補正値△θのデータを位相補正部１７に出力するとともに、周波数オフセット△ｆのデータを周波数補正データとして、ＤＣＳ波形発生器１０に接続された機器に出力するようになっている。
【００５２】
位相補正部１７は、生成波形データをメモリ部１３から読み出し、補正値算出部１６が算出した分配位相補正値△θを生成波形データの全ビットに分配し、各ビットの位相補正を行うようになっている。この位相補正部１７は、本発明に係る位相補正手段を構成する。
【００５３】
具体的に図４を用いて説明する。なお、分かりやすく説明するために、ＩＱ平面を使用する。図４に示す黒丸点は、生成波形データの全ビットのうちの１ビットのデータを示しており、その位相はＩ相軸を基準としてθである。ここで、補正値算出部１６が算出した分配位相補正値△θが正値である場合、位相補正部１７は、このビットの位相をθ＋△θに補正する。その結果、補正後のビットデータは白丸点の位置となる。位相が補正されたビットデータは、メモリ部１３に記憶され、位相補正部１７によって読み出される。
【００５４】
フィルタ部１８は、位相補正部１７が位相補正した信号を帯域制限するようになっている。その結果、ノイズ成分が除去され、フィルタ部１８の出力信号は各ビット間が滑らかに変化したものとなる。
【００５５】
周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力するようになっている。
【００５６】
次に、本実施形態におけるＤＣＳ波形発生器１０の動作について図５に基づき説明する。
【００５７】
まず、波形パターン列生成部１４ａは、波形パターンのブロック番号ｎを"１"とする（ステップＳ１１）。
【００５８】
続いて、ユーザがスケルチコード入力部１１を操作することにより、ＤＣＳコードのデータが入力される（ステップＳ１２）。
【００５９】
Ｇｏｌａｙ符号化部１２は、スケルチコード入力部１１から入力したＤＣＳコードに基づいて、Ｇｏｌａｙ（２３，１２）符号化を行って（ステップＳ１３）、波形パターンのブロックデータを生成して波形パターン列生成部１４ａに出力し、波形パターン列生成部１４ａがメモリ部１３に記憶する（ステップＳ１４）。
【００６０】
波形パターン列生成部１４ａは、波形パターンのブロック番号ｎを１つ増加させる（ステップＳ１５）。
【００６１】
波形パターン列生成部１４ａは、ｎ個連結した波形パターンのブロックデータの容量ｍがメモリ部１３の記憶容量Ｍより大きいか否かを判断する（ステップＳ１６）。
【００６２】
ステップＳ１６において、ｍ＞Ｍではない場合（ｍ≦Ｍの場合）は、波形パターン列生成部１４ａは、ｎ番目の波形パターンのブロックを連結し（ステップＳ１７）、ｎ個連結した波形パターンのブロックデータをメモリ部１３に記憶する（ステップＳ１８）。
【００６３】
位相差算出部１４ｂは、ｎ個連結した波形パターンのブロックデータの先頭ビットの位相と最後部ビットの位相との位相差θｃを算出し（ステップＳ１９）、ステップＳ１５に戻り、以降のステップを繰り返す。
【００６４】
ステップＳ１６において、ｍ＞Ｍの場合は、連結ブロック決定部１５は、先頭ブロックから最小位相差θｃｍｉｎのブロックまでを選択し、これを生成波形データとして決定する（ステップＳ２１）。
【００６５】
また、連結ブロック決定部１５は、最小位相差θｃｍｉｎがゼロか否かを判断する（ステップＳ２２）。
【００６６】
ステップＳ２２において、最小位相差θｃｍｉｎがゼロでない場合、位相及び周波数を補正するため、位相補正値算出部１６ａは分配位相補正値を算出し、周波数補正値算出部１６ｂは周波数オフセットを算出する（ステップＳ２３）。位相補正部１７は、分配位相補正値により位相を補正する。
【００６７】
一方、ステップＳ２２において、最小位相差θｃｍｉｎがゼロの場合、位相及び周波数を補正することなくステップＳ２４に進む。
【００６８】
フィルタ部１８は、位相補正部１７が出力した信号を帯域制限し、帯域制限した信号を周波数変換部１９に出力し、周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力する。また、補正値算出部１６は、周波数補正データを出力する（ステップＳ２４）。
【００６９】
次に、本実施形態におけるＤＣＳ波形発生器１０によって得られる波形パターンについて説明する。図６及び図７は、それぞれ、フィルタ部１８から出力される位相補正前後におけるＤＣＳ信号のＩ相成分及びＱ相成分の波形図の一例である。図６及び図７では、波形パターンの先頭と最後尾との接続部における位相状態を例示するため、フィルタ部１８の出力信号を２回再生したものとして図示している。図６及び図７に示すように、位相補正前（破線）においては接続部で位相が不連続となっているが、位相補正後（実線）においては接続部で位相が連続して滑らかに変化する波形となっている。
【００７０】
以上のように、本実施形態におけるＤＣＳ波形発生器１０は、連結ブロック決定部１５が、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定し、補正値算出部１６が、生成波形データの接続部位相差から分配位相補正値を算出するとともに、周波数補正データを算出して出力し、位相補正部１７が、補正値算出部１６が算出した分配位相補正値を生成波形データの全ビットに分配して各ビットの位相補正を行う構成を有する。したがって、ＤＣＳ波形発生器１０は、発生した波形パターンの先頭と最後尾の位相を連続させることができる。
【００７１】
また、本実施形態におけるＤＣＳ波形発生器１０は、補正値算出部１６が、各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出し、ＤＣＳ波形発生器１０に接続された機器に出力する。したがって、ＤＣＳ波形発生器１０は、各ビットの位相を補正することによって生じる周波数オフセットを発生させることなく、任意の波形パターンの先頭と最後尾の位相を連続させることができる。
【００７２】
なお、前述の実施形態では、本発明に係る波形発生器を、ＤＣＳ信号の波形を発生するものに適用した例を挙げて説明したが、本発明はこれに限定されるものではなく、ＤＣＳ信号以外の波形を発生するものにも適用することができる。
【００７３】
（第２実施形態）
まず、本発明の第２実施形態におけるＤＣＳ信号発生装置の構成について説明する。
【００７４】
図８に示すように、本実施形態におけるＤＣＳ信号発生装置３０は、ＤＣＳ波形発生器１０と、ＤＣＳ信号発生器２０と、を備えている。このＤＣＳ信号発生装置３０は、本発明に係る信号発生装置を構成する。なお、ＤＣＳ波形発生器１０は、第１実施形態（図１参照）で説明したので、重複する説明は省略する。
【００７５】
ＤＣＳ信号発生器２０は、メモリ部２１、ＤＡＣ（Digital Analog Converter）２２、局部信号発振器２３、操作部２４、ミキサ２５、アンプ２６を備えている。このＤＣＳ信号発生器２０は、ＤＣＳ波形発生器１０が発生した波形データのＤＣＳ信号をベースバンド信号として入力し、これをアップコンバートして被試験装置（例えば移動無線通信機）にＲＦ（無線周波数）信号を出力するものである。
【００７６】
また、ＤＣＳ信号発生器２０は、図示を省略したが、ＤＣＳ信号発生器２０の全体の動作を制御するＣＰＵ及びこのＣＰＵを機能させるためのプログラムを記憶するＲＯＭ、ＲＡＭ等で構成された制御回路を備えている。この制御回路により、メモリ部２１のデータが繰り返し再生されて被試験装置に出力され、ＤＣＳコードの動作試験等が実施されるようになっている。
【００７７】
メモリ部２１は、周波数変換部１９から波形データを入力して記憶するようになっている。
【００７８】
ＤＡＣ２２は、メモリ部２１に記憶されたデジタル値の波形データをアナログ値の波形データに変換するようになっている。
【００７９】
局部信号発振器２３は、ＤＣＳ波形発生器１０の補正値算出部１６からの周波数補正データと、後述する操作部２４によって設定されたパラメータのデータとを入力し、周波数補正した中心周波数を有するＲＦ信号を生成するための局部発振信号を発生してミキサ２５に出力するようになっている。ここで、局部信号発振器２３は、本発明に係る無線周波数補正手段を構成する。
【００８０】
操作部２４は、ＲＦ信号の中心周波数（又は局部信号発振器２３の発振周波数）や、振幅等を定めるためのパラメータを設定するため、ユーザが操作するものである。なお、例えば、ＤＣＳ波形発生器１０が有するスケルチコード入力部１１の機能を操作部２４に持たせ、ユーザが操作部２４を操作してＤＣＳコードを入力する構成としてもよい。
【００８１】
ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定周波数のＲＦ信号に周波数変換し、ＲＦ信号をアンプ２６に出力するようになっている。ここで、ミキサ２５は、本発明に係る周波数変換手段を構成する。
【００８２】
アンプ２６は、ミキサ２５が出力するＲＦ信号を所定の増幅率で増幅して被試験装置に出力するようになっている。
【００８３】
次に、本実施形態におけるＤＣＳ信号発生装置３０の動作について説明する。なお、以下の動作説明では、予めユーザが操作部２４を操作して、ＲＦ信号の中心周波数（又は局部信号発振器２３の局部発振周波数）を設定しているものとする。また、ＤＣＳ波形発生器１０における動作については第１実施形態で説明したので、ＤＣＳ波形発生器１０の詳細な説明は省略する。
【００８４】
ＤＣＳ波形発生器１０において、位相差算出部１４ｂは接続部位相差を求め、連結ブロック決定部１５は生成波形データを決定する。また、補正値算出部１６は、周波数オフセット△ｆを算出し、このデータを周波数補正データとして局部信号発振器２３に出力する。また、周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形データに変換し、変換した波形データをメモリ部２１に出力する。
【００８５】
ＤＣＳ信号発生器２０において、メモリ部２１は、周波数変換部１９からの波形データを記憶する。記憶された波形データは、波形パターンの先頭から最後尾までを１周期として、図示省略した制御回路によって繰り返し再生され、ＤＡＣ２２に出力される。
【００８６】
ＤＡＣ２２は、メモリ部２１から出力されたデジタル値の波形データをアナログ値の波形データに変換してミキサ２５に出力する。
【００８７】
ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定の中心周波数を有するＲＦ信号に周波数変換する。ここで、局部信号発振器２３は、補正値算出部１６から周波数オフセット△ｆを示す周波数補正データを入力しており、ユーザが操作部２４を介して設定したＲＦ信号の中心周波数が得られる局部発振信号をミキサ２５に出力している。
【００８８】
ミキサ２５が出力したＲＦ信号はアンプ２６に入力される。そして、アンプ２６は、ミキサ２５からのＲＦ信号を所定の増幅率で増幅して被試験装置に出力する。
【００８９】
以上のように、本実施形態におけるＤＣＳ信号発生装置３０によれば、メモリ部２１は、周波数変換部１９から波形パターンの先頭と最後尾の位相が連続した生成波形データを入力して記憶した後、生成波形データをＤＡＣ２２に繰り返して出力し、ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定の中心周波数のＲＦ信号に周波数変換する構成としたので、任意の波形パターンの先頭と最後尾の位相が連続したＤＣＳ信号を発生することができる。
【００９０】
また、本実施形態におけるＤＣＳ信号発生装置３０は、局部信号発振器２３が、補正値算出部１６からの周波数補正データに基づき、操作部２４で設定されたＲＦ信号の中間周波数を補正するので、アップコンバート処理において発生する周波数ずれを自動的に補正することができる。
【００９１】
なお、前述の実施形態において、局部信号発振器２３が、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセット△ｆを自動的に補正する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ＤＣＳ信号発生器２０に周波数オフセット△ｆの値を表示する表示部を設け、ユーザに手動で局部発振周波数を補正させる構成としてもよい。
【産業上の利用可能性】
【００９２】
以上のように、本発明に係る波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有し、トーンスケルチ方式を用いた無線通信機にスケルチ信号を送信して試験するための波形を発生する波形発生装置及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法として有用である。
【符号の説明】
【００９３】
１０ ＤＣＳ波形発生器（波形発生器）
１１ スケルチコード入力部
１２ Ｇｏｌａｙ符号化部（波形データ生成手段）
１３ メモリ部
１４ 連結ブロック生成部
１４ａ 波形パターン列生成部（波形パターン列生成手段）
１４ｂ 位相差算出部（位相差算出手段）
１５ 連結ブロック決定部（波形パターン列決定手段）
１６ 補正値算出部
１６ａ 位相補正値算出部（位相補正値算出手段）
１６ｂ 周波数補正値算出部（周波数補正値算出手段）
１７ 位相補正部（位相補正手段）
１８ フィルタ部
１９ 周波数変換部
２０ ＤＣＳ信号発生器
２１ メモリ部
２２ ＤＡＣ
２３ 局部信号発振器（無線周波数補正手段）
２４ 操作部
２５ ミキサ（周波数変換手段）
２６ アンプ
３０ ＤＣＳ信号発生装置（信号発生装置）
【特許請求の範囲】
【請求項１】
複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段（１２）と、
予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成手段（１４ａ）と、
前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段（１４ｂ）と、
前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定手段（１５）と、を備えたことを特徴とする波形発生器。
【請求項２】
前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段（１６ａ）と、
前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段（１７）と、をさらに備えたことを特徴とする請求項１に記載の波形発生器。
【請求項３】
前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段（１６ｂ）をさらに備えたことを特徴とする請求項２に記載の波形発生器。
【請求項４】
前記波形データ生成手段は、スケルチ信号を含む波形パターンのデータを生成するものであることを特徴とする請求項１に記載の波形発生器。
【請求項５】
請求項３又は請求項４に記載の波形発生器を備えた信号発生装置（３０）であって、
前記位相補正手段によって位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部（２１）と、
前記メモリ部が出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段（２５）と、
前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段（２３）と、を備えたことを特徴とする信号発生装置。
【請求項６】
複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、
予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成ステップと、
前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、
前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定ステップと、を含むことを特徴とする波形発生方法。
【請求項７】
前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、
前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含むことを特徴とする請求項６に記載の波形発生方法。
【請求項８】
前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含むことを特徴とする請求項７に記載の波形発生方法。
【請求項９】
請求項８に記載の信号発生方法であって、
前記位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、
前記データ出力ステップにおいて出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、
前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含むことを特徴とする信号発生方法。
【請求項１】
複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段（１２）と、
予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成手段（１４ａ）と、
前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段（１４ｂ）と、
前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定手段（１５）と、を備えたことを特徴とする波形発生器。
【請求項２】
前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段（１６ａ）と、
前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段（１７）と、をさらに備えたことを特徴とする請求項１に記載の波形発生器。
【請求項３】
前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段（１６ｂ）をさらに備えたことを特徴とする請求項２に記載の波形発生器。
【請求項４】
前記波形データ生成手段は、スケルチ信号を含む波形パターンのデータを生成するものであることを特徴とする請求項１に記載の波形発生器。
【請求項５】
請求項３又は請求項４に記載の波形発生器を備えた信号発生装置（３０）であって、
前記位相補正手段によって位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部（２１）と、
前記メモリ部が出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段（２５）と、
前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段（２３）と、を備えたことを特徴とする信号発生装置。
【請求項６】
複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、
予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成ステップと、
前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、
前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定ステップと、を含むことを特徴とする波形発生方法。
【請求項７】
前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、
前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含むことを特徴とする請求項６に記載の波形発生方法。
【請求項８】
前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含むことを特徴とする請求項７に記載の波形発生方法。
【請求項９】
請求項８に記載の信号発生方法であって、
前記位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、
前記データ出力ステップにおいて出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、
前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含むことを特徴とする信号発生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−１６０８６０（Ｐ２０１２−１６０８６０Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１１−１８３７６（Ｐ２０１１−１８３７６）
【出願日】平成２３年１月３１日（２０１１．１．３１）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２３年１月３１日（２０１１．１．３１）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
[ Back to top ]