液晶表示装置
【課題】少なくとも電源電圧の供給を再開した直後に生じる画面のチラツキを解消する。
【解決手段】液晶表示装置は液晶表示パネルと、この液晶表示パネルを駆動する駆動回路とを備える。駆動回路は電源電圧が供給される電源端子Ｖccと、電源端子Ｖccからの電源電圧を安定化する平滑コンデンサＣＶと、電源端子Ｖccからの電源電圧を分圧して得られる基準レベルに液晶表示パネルの共通電極ＣＥの電位を設定する分圧抵抗Ｒ１，Ｒ２と、電源端子からの電源電圧の下で電源電圧に対応した振幅のパルス電圧を周期的に発生するインバータ回路ＩＮＶと、インバータ回路ＩＮＶおよび共通電極ＣＥ間に接続されインバータ回路ＩＮＶからのパルス電圧を共通電極ＣＥに供給する結合コンデンサＣＣとを含み、さらに電源端子Ｖccからの電源電圧の供給を停止する過程において結合コンデンサＣＣの両端間に電位差が生じることを阻止する抵抗Ｒ３を含む。
【解決手段】液晶表示装置は液晶表示パネルと、この液晶表示パネルを駆動する駆動回路とを備える。駆動回路は電源電圧が供給される電源端子Ｖccと、電源端子Ｖccからの電源電圧を安定化する平滑コンデンサＣＶと、電源端子Ｖccからの電源電圧を分圧して得られる基準レベルに液晶表示パネルの共通電極ＣＥの電位を設定する分圧抵抗Ｒ１，Ｒ２と、電源端子からの電源電圧の下で電源電圧に対応した振幅のパルス電圧を周期的に発生するインバータ回路ＩＮＶと、インバータ回路ＩＮＶおよび共通電極ＣＥ間に接続されインバータ回路ＩＮＶからのパルス電圧を共通電極ＣＥに供給する結合コンデンサＣＣとを含み、さらに電源端子Ｖccからの電源電圧の供給を停止する過程において結合コンデンサＣＣの両端間に電位差が生じることを阻止する抵抗Ｒ３を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に周囲光を反射させて表示動作を行う液晶表示パネルの共通電極に容量結合される駆動回路を備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は薄型、小型、軽量という特徴からノートパソコン、携帯電話などのディスプレイとして広く利用されている。
【０００３】
典型的な液晶表示パネルは、複数の画素電極がマトリクス状に配置されるアレイ基板、共通電極がこれら画素電極に対向して配置される対向基板、およびアレイ基板と対向基板との間に光変調層として挟持される液晶層を有する。一対の画素電極と共通電極とは、これら電極間に配置された液晶層の一領域と共に液晶画素を構成する。各液晶画素では、画素電極および共通電極がそれぞれ画素電圧Ｖsig、コモン電圧Ｖcomに対応した電位に設定され、液晶分子配列が画素電極及び共通電極間の電位差として印加される液晶駆動電圧に依存した電界により制御される。
【０００４】
液晶層内に発生する電界の方向が一定であると、液晶材料が液晶層内で画素電極側若しくは共通電極側に徐々に移動して偏在化してしまう。この偏在化は、液晶表示パネル特有の現象であって、フリッカを発生させたり、表示機能を永久破壊させる原因となる。フリッカは液晶材料がわずかに偏在化した状態から発生し、表示機能は液晶材料が著しく偏在化した状態で破壊される。このため、液晶表示パネルは一般に液晶駆動電圧の極性を周期的に反転させることにより液晶材料の偏在化を防止している。具体的な手法の一つとして、ライン反転駆動が知られている。ライン反転駆動は、所定の行数または列数の液晶画素毎に、液晶駆動電圧の極性を反転させる方式である。例えば一定に維持されるコモン電圧Ｖcomに対して画素電圧Ｖsigだけを変化させて液晶駆動電圧の極性を反転することもできるが、画素電圧Ｖsigと一緒にコモン電圧Ｖcomも変化させて液晶駆動電圧の極性を反転するほうが電源の簡素化および低消費電力化を図るうえで好ましい。このため、共通電極に容量結合されこの共通電極の大きな負荷容量を駆動できるようにした共通電極駆動回路が実用化されている（特許文献１を参照）。
【特許文献１】特開２００４−２５８２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、携帯電話等の用途では、太陽光の下でも室内と同様に見やすい画面を得ることができるように周囲光の反射機能とバックライト光の透過機能の両方を持った半透過型液晶表示パネルが一般化してきている。上述の共通電極駆動回路がこの液晶表示パネルの共通電極に容量結合されていると、電源電圧の供給を停止する過程や供給を再開した直後に画面にチラツキが発生する。バックライト光を透過する透過型液晶表示パネルはノートパソコン等の用途で用いられている。この場合には、バックライトの点灯を遅らせたり早めたりすることにより共通電極駆動回路と共通電極との容量結合による画面のチラツキを隠すことができるため、問題にはならなかった。しかし、半透過型液晶表示パネルでは、周囲光が光源として存在することから画面のチラツキを隠せないという問題がある。
【０００６】
本発明の目的は、少なくとも電源電圧の供給を再開した直後に生じる画面のチラツキを解消できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、液晶材料が複数の画素電極および共通電極間に挟持される液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備え、駆動回路は電源電圧が供給される電源端子と、電源端子からの電源電圧を安定化する平滑コンデンサと、電源端子からの電源電圧を分圧して得られる基準レベルに共通電極の電位を設定する基準レベル設定部と、電源端子からの電源電圧の下で電源電圧に対応した振幅のパルス電圧を周期的に発生する電圧発生部と、電圧発生部および共通電極間に接続され電圧発生部からのパルス電圧を共通電極に供給する結合コンデンサと、電源電圧の供給を停止する過程において結合コンデンサの両端間に電位差が生じることを阻止する制御素子とを含む液晶表示装置が提供される。
【発明の効果】
【０００８】
このような構成の液晶表示装置では、制御素子が電源電圧の供給を停止する過程において結合コンデンサの両端間に電位差が生じることを阻止する。この電位差を阻止せずに電源電圧の供給を再開すると、電圧発生部からの電圧パルスがこの電位差に加算されて共通電極の電位のシフト量を一時的に増大させ、これが画面のチラツキとして観察されてしまう結果となる。しかし、このようなシフト量の増大は制御素子を設けたことにより回避されるため、電源電圧の供給を再開した直後に生じる画面のチラツキを解消することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施形態に係る液晶表示装置について詳細に説明する。
【００１０】
図１は、この液晶表示装置の回路構成を概略的に示す図である。この液晶表示装置は外部から供給される映像信号の処理および様々な制御を行うコントローラ部１、映像信号に対応する画像を表示する半透過型液晶表示パネル２、液晶表示パネル２を駆動するために必要な各種電源電圧を供給するＤＣ電源部３、所定数の階調基準電圧を発生する階調基準電圧発生回路４、およびコントローラ部１の制御により液晶表示パネル２を駆動する駆動回路５を備える。
【００１１】
液晶表示パネル２はガラス等の光透過性基板を用いて構成されるアレイ基板ＡＲおよび対向基板ＣＴと、アレイ基板ＡＲおよび対向基板ＣＴ間に光変調層として挟持される液晶層ＬＱを有する。
【００１２】
アレイ基板ＡＲはマトリクス状に配置される複数の画素電極ＰＥ、画素電極ＰＥの行に沿って配置される複数の走査線Ｙ、画素電極ＰＥの列に沿って配置される複数の信号線Ｘ、これら走査線Ｙおよび信号線Ｘの交差位置近傍に配置される複数の画素スイッチング素子Ｗを含む。
【００１３】
対向基板ＣＴは複数の画素電極ＰＥに対向して配置される単一の共通電極ＣＥを含む。一対の画素電極ＰＥおよび共通電極ＣＥはこれら電極ＰＥ，ＣＥ間に配置された液晶層ＬＱの一領域と共に液晶画素ＰＸを構成する。各液晶画素ＰＸでは、液晶分子配列が画素電極ＰＥおよび共通電極ＣＥ間の電位差として印加される液晶駆動電圧に依存した電界により制御される。
【００１４】
尚、画素電極ＰＥはバックライト光を透過するための領域において例えばＩＴＯ等の光透過性材料で構成され、周囲光を反射するための領域において例えばアルミニウム等の金属材料で構成されている。また、対向電極ＣＥはバックライト光および周囲光を透過するために例えばＩＴＯ等の光透過性材料で構成される。
【００１５】
駆動回路５は複数の走査線Ｙを駆動する走査線ドライバＹＤ、複数の信号線を駆動する信号線ドライバＸＤ、共通電極を駆動する共通電極ドライバＣＤを有し、コントローラ部１と共に表示制御回路を構成する。走査線ドライバＹＤは例えば垂直同期信号を垂直走査クロックに同期してシフトさせることにより複数の走査線Ｙを順次選択して駆動する。信号線ドライバＸＤは例えば水平同期信号を水平走査クロックに同期してシフトさせることにより１行分の表示データをサンプリングし、これらを階調基準電圧発生回路４からの基準電圧を用いてデジタルアナログ変換した画素電圧Ｖsigにより複数の信号線Ｘを駆動する。
【００１６】
各画素スイッチング素子Ｗは例えば薄膜トランジスタからなり、対応走査線Ｙを介して駆動されたときに対応信号線Ｘを対応画素電極ＰＥに電気的に接続する。尚、走査線ドライバＹＤは例えば画素スイッチング素子Ｗと同一プロセスでアレイ基板ＡＲの端部周辺領域に形成される複数の薄膜トランジスタから構成される回路である。これに対して信号線ドライバＸＤおよび共通電極ドライバＣＤはアレイ基板ＡＲの端部に固定されるフレキシブル配線板またはアレイ基板ＡＲの端部周辺領域にマウントされる回路モジュールである。
【００１７】
図２は、共通電極ドライバＣＤの回路構成を示す。この共通電極ドライバＣＤには、ドライバＩＣ５Ａおよび容量結合部５Ｂが回路モジュールとして設けられる。ドライバＩＣ５ＡはＤＣ電源部３から電源端子Ｖccに共通電極駆動用に供給される電源電圧の下でこの電源電圧に対応した振幅のパルス電圧を周期的に発生する電圧発生部を構成するインバータ回路ＩＮＶを有する。
【００１８】
具体的には、インバータ回路ＩＮＶが例えばライン反転駆動のために１水平走査期間単位に変化する極性信号ＰＯＬをコントローラ部１から受取り、この極性信号ＰＯＬの変化に伴って１水平走査期間毎に接地レベルおよびＶccレベルの一方から他方に反転されるパルス電圧を出力する。容量結合部５Ｂは、電源端子Ｖccおよび接地端子間に接続され電源端子Ｖccからの電源電圧を安定化する平滑コンデンサＣＶと、電源端子Ｖccからの電源電圧を分圧して得られる基準レベルＶcomcに共通電極ＣＥの電位を設定する基準レベル設定部を構成する一対の分圧抵抗Ｒ１，Ｒ２と、インバータ回路ＩＮＶおよび共通電極ＣＥ間に接続されインバータ回路ＩＮＶからのパルス電圧に応答して共通電極ＣＥの電位を基準レベルＶcomcを中心として接地レベル及びＶccレベルに変化させるパルス電圧を供給するための結合コンデンサＣＣを有する。
【００１９】
分圧抵抗Ｒ１，Ｒ２は電源端子Ｖccおよび接地端子間において直列に接続され、これらの接続点Ｂが共通電極ＣＥに接続される分圧点となっている。分圧抵抗Ｒ１，Ｒ２の抵抗値は省電力化を実現するために１００ｋから１ＭΩであるが、これらの分圧比は電源端子Ｖccからの電源電圧の中心レベルである１／２Ｖccに対して基準レベルＶcomcを電位差ΔＶｐ（＝１／２Ｖcc−Ｖcomc）だけずらすように設定される。この電位差ΔＶｐは０．５Ｖ程度であり、図１に示す画素スイッチング素子Ｗの薄膜トランジスタがオフされて画素電極ＰＥをフローティング状態にしたときにこの薄膜トランジスタの寄生容量を充電するために画素電極ＣＥから抜け出る電荷に対応したリーク電流によって減少する画素電極ＰＥの電位を補償するように決定されている。
【００２０】
容量結合部５Ｂはさらに電源端子Ｖccとインバータ回路ＩＮＶおよび結合コンデンサＣＣ間の接続点Ａに接続される抵抗Ｒ３を有する。この抵抗Ｒ３は電源端子Ｖccからの電源電圧の供給を停止する過程で結合コンデンサＣＣの両端間に電位差が生じることを阻止する制御素子として設けられている。
【００２１】
図１に示すコントローラ部１はシステム電源スイッチＰＷがオフされたときにインバータ回路ＩＮＶの出力を接地レベルにして接続点Ａを接地端子に電気的に接続した状態に設定し、この後ＤＣ電源部３から電源端子Ｖccへの共通電極駆動用電源電圧の供給を停止させるオフ制御を行う。このオフ制御は電源端子Ｖccからの電源電圧の供給を停止する過程で生じる画面のチラツキを低減するために行われている。
【００２２】
即ち、このシステム動作により接続点Ａの電位が先に接地電位に設定された後に電源電圧がオフにされるため、この期間において抵抗Ｒ１を介して結合コンデンサＣＣに充電電流が流れ、結合コンデンサＣＣに電荷が蓄積される。この結合コンデンサＣＣに蓄積された電荷は、電源電圧がオフされた後も蓄積されたままの状態を保持するために画面のチラツキが発生する。
【００２３】
そこで抵抗Ｒ３を上記のように接続することにより、電源端子Ｖccからの電源電圧の供給を停止する過程で電源端子Ｖccおよび平滑コンデンサＣＶから接続点Ｂ及び結合コンデンサＣＣに向って流れる電流に対して、抵抗Ｒ３を介して接続点Ａから結合コンデンサＣＣに向って流れる電流の経路を構成し、結合コンデンサＣＣに蓄積される電荷を中和する。この抵抗Ｒ３の抵抗値は抵抗Ｒ１、Ｒ２の抵抗比に応じて所定値に設定されるが、通常動作にほとんど影響を与えない範囲の数値に設定される。
【００２４】
次に、共通電極ドライバＣＤの動作について説明する。システム電源スイッチＰＷがオンされてから十分な時間が経過してコントローラ部１の制御により駆動回路５が正常に機能している状態にある場合、共通電極駆動用電源電圧がＤＣ電源部３から電源端子Ｖccに供給されている。平滑コンデンサＣＶは電源端子Ｖccからの電源電圧によって充電され、負荷の変動による電源電圧の低下を補うように電流を補給してこの電源電圧を安定化する。分圧抵抗Ｒ１，Ｒ２はこの電源電圧を分圧して接続点Ｂ、すなわち共通電極ＣＥの電位を基準レベルＶcomcに設定する。
【００２５】
一方、インバータ回路ＩＮＶは接続点Ａの電位を図３に示すように、１／２Ｖccの基準レベルに対して変化させる振幅Ｖccのパルス電圧を周期的に発生する。結合コンデンサＣＣはインバータ回路ＩＮＶからのパルス電圧を共通電極に供給しているが、蓄積容量のために接続点Ｂの電位は図３に示すように基準レベル１／２Ｖccから電位差ΔＶｐを有する基準レベルＶcomcで変化するパルス電圧にシフトされる。これにより、基準レベルＶcomcを中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加される。
【００２６】
ここで、システム電源スイッチＰＷがオフになると、上述のオフ制御がコントローラ部１によって行われる。このオフ制御によりインバータ回路ＩＮＶは電源端子Ｖccからの電源電圧の供給が継続している間に接地端子に電気的に接続することにより、接続点Ａを接地電位に設定する。
【００２７】
抵抗Ｒ３が設けられていないと仮定すれば、この状態で結合コンデンサＣＣが電源端子Ｖccまたは平滑コンデンサＣＶから分圧抵抗Ｒ１を介して流れる電流により充電される。平滑コンデンサＣＶ内の電荷は分圧抵抗Ｒ１，Ｒ２を介して接地端子に放出されるが、結合トランジスタＣＣの電荷は放電経路が形成されないためにそのまま残り、結合コンデンサＣＣの両端間に基準レベルＶcomcに相当する電位差が生じることになる。
【００２８】
この状態で電源端子Ｖccからの電源電圧の供給が再開され、インバータ回路ＩＮＶからのパルス電圧が接続点Ａに供給されると、このパルス電圧が結合コンデンサＣＣの両端間の電位差に加算されて接続点Ｂの電位のシフト量を図４に示すように一時的に増大させる。これにより、基準レベルＶcomcに対して１／２Ｖccだけずれた基準レベルＶcomc'を中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加され、この結果として画面のチラツキが観察されてしまうことになる。
【００２９】
基準レベルＶcomc'は最初パルス電圧の中心レベル１／２Ｖccに対して電位差ΔＶを持つが、この基準レベルＶcomc'は時間の経過に伴って基準レベルＶcomcに近づく。抵抗Ｒ１およびＲ２は省電力化のために比較的大きな抵抗値に設定されていることから、電位差ΔＶが最終的に電位差ΔＶｐに一致するまでには、数秒の時間を要する。
【００３０】
実際には、抵抗Ｒ３が設けられているため、オフ制御の動作中には電流が電源端子Ｖccまたは平滑コンデンサＣＶから分圧抵抗Ｒ１を介して結合コンデンサＣＣに対して流れるだけでなく、抵抗Ｒ３を介しても電源端子Ｖccまたは平滑コンデンサＣＶに蓄積されていた電荷により結合コンデンサＣＣに電流が流れる。これにより、結合コンデンサＣＣに蓄積される電荷が中和され、この結果として結合コンデンサＣＣの両端間に大きな電位差が生じることを阻止する。結合コンデンサＣＣに流入する電流量の相違によって結合コンデンサＣＣの両端に多少の電荷が残っていたとしても、これにより生じる電位差はわずかである。
【００３１】
この状態で電源端子Ｖccからの電源電圧の供給が再開され、インバータ回路ＩＮＶからのパルス電圧が接続点Ａに供給されると、このパルス電圧に加算される結合コンデンサＣＣの両端間の電位差がほとんどないため、速やかに接続点Ｂの電位が図３に示すように、基準レベル１／２Ｖccから電位差ΔＶｐの基準レベルＶcomcにシフトするようになる。従って、基準レベルＶcomcを中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加され、大きな電位差ΔＶに基づくチラツキの発生を防止することができる。
【００３２】
本実施形態では、抵抗Ｒ３が電源端子Ｖccからの電源電圧の供給を停止する過程において結合コンデンサＣＣの両端間に電位差が生じることを阻止する。この電位差を阻止せずに電源電圧の供給を再開すると、インバータ回路ＩＮＶからの電圧パルスがこの電位差に加算されて共通電極ＣＥの電位のシフト量を一時的に増大させ、これが画面のチラツキとして観察されてしまう結果となる。しかし、このようなシフト量の増大は抵抗Ｒ３を設けたことにより回避されるため、電源端Ｖccからの電源電圧の供給再開直後に生じる画面のチラツキを解消することができる。
【００３３】
尚、本発明は上述しだ実施形態に限定されず、発明の要旨を逸脱しない範囲で様々に変形可能である。例えば上述の実施形態に開示された複数の構成要素の組合せを変更したり、幾つかを削除してもよい。
【００３４】
図５は、共通電極ドライバＣＤの変形例を示す。この変形例では、分圧抵抗Ｒ１，Ｒ２がドライバＩＣ５Ａ内に組み込まれている。この場合には、図２に示す抵抗Ｒ３の代りにスイッチＳＷが設けられる。
【００３５】
このスイッチＳＷは電源端子Ｖccおよび分圧抵抗Ｒ１間に接続され、電源端子Ｖccからの電源電圧の供給停止に伴なって分圧抵抗Ｒ１，Ｒ２からなる基準レベル設定部を電源端子Ｖccおよび平滑コンデンサＣＶから電気的に分離する。この場合、電源端子Ｖccおよび平滑コンデンサＣＶから分圧抵抗Ｒ１を介して結合コンデンサＣＣを充電する電流路がなくなり、この結果として結合コンデンサＣＣの両端間に電位差が生じることを阻止する。仮に結合コンデンサＣＣに電荷が残っていても、これにより生じる電位差はわずかである。
【００３６】
この状態で電源端子Ｖccからの電源電圧の供給が再開され、スイッチＳＷが導通し、インバータ回路ＩＮＶからのパルス電圧が結合コンデンサＣＣに供給されると、このパルス電圧に加算される結合コンデンサＣＣの両端間の電位差がほとんどないため、速やかに共通電極ＣＥの電位が図３に示すように基準レベルＶcomcに設定されるようになる。
【００３７】
従って、基準レベルＶcomcを中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加される。これにより、電源端子Ｖccからの電源電圧の供給を再開した直後に生じる画面のチラツキを解消することができる。
【００３８】
この変形例によれば、スイッチＳＷによって分圧抵抗Ｒ１，Ｒ２に接続されている電源経路を完全に遮断する形態を採るので、通常の表示動作には何等影響を与えることがなく、画面のチラツキの発生の防止のための目的にのみ寄与させることができる。
【００３９】
尚、信号線ドライバＸＤとして設けられたドライバＩＣの出力チャネルの一部をドライバＩＣ５Ａとして割当てる場合には、分圧抵抗Ｒ１，Ｒ２以外の基準レベル設定部として、デジタルアナログ変換器（ＤＡＣ）もしくはハイインピーダンス機能を用いて基準レベルＶcomcを設定してもよい。
【００４０】
ちなみに、他の変形例として、抵抗Ｒ３をインバータ回路ＩＮＶの出力端子と接地端子間に接続することも考えられるが、平滑コンデンサＣＶから抵抗Ｒ１を介して結合コンデンサＣＣに蓄積される電荷を中和する電流路を得ることができないため、正常な状態への移行に時間を要する。この時間は抵抗Ｒ３の抵抗値を十分小さくすれば短縮が可能であるが、消費電力の観点から好ましいものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す共通電極ドライバの回路構成を示す図である。
【図３】図２に示す共通電極ドライバの動作を説明するための波形図である。
【図４】図２に示す抵抗を設けない場合に得られる共通電極ドライバの動作を説明するための波形図である。
【図５】図２に示す共通電極ドライバの変形例を示す図である。
【符号の説明】
【００４２】
１…コントローラ部、２…半透過型液晶表示パネル、３…ＤＣ電源部、４…階調基準電圧発生回路、５…駆動回路、ＹＤ…走査線ドライバ、ＸＤ…信号線ドライバ、ＣＤ…共通電極ドライバ、５Ａ…ドライバＩＣ、５Ｂ…容量結合部、ＣＶ…平滑コンデンサ、ＣＣ…結合コンデンサ、Ｒ１，Ｒ２，Ｒ３…抵抗、ＳＷ…スイッチ。
【技術分野】
【０００１】
本発明は、主に周囲光を反射させて表示動作を行う液晶表示パネルの共通電極に容量結合される駆動回路を備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は薄型、小型、軽量という特徴からノートパソコン、携帯電話などのディスプレイとして広く利用されている。
【０００３】
典型的な液晶表示パネルは、複数の画素電極がマトリクス状に配置されるアレイ基板、共通電極がこれら画素電極に対向して配置される対向基板、およびアレイ基板と対向基板との間に光変調層として挟持される液晶層を有する。一対の画素電極と共通電極とは、これら電極間に配置された液晶層の一領域と共に液晶画素を構成する。各液晶画素では、画素電極および共通電極がそれぞれ画素電圧Ｖsig、コモン電圧Ｖcomに対応した電位に設定され、液晶分子配列が画素電極及び共通電極間の電位差として印加される液晶駆動電圧に依存した電界により制御される。
【０００４】
液晶層内に発生する電界の方向が一定であると、液晶材料が液晶層内で画素電極側若しくは共通電極側に徐々に移動して偏在化してしまう。この偏在化は、液晶表示パネル特有の現象であって、フリッカを発生させたり、表示機能を永久破壊させる原因となる。フリッカは液晶材料がわずかに偏在化した状態から発生し、表示機能は液晶材料が著しく偏在化した状態で破壊される。このため、液晶表示パネルは一般に液晶駆動電圧の極性を周期的に反転させることにより液晶材料の偏在化を防止している。具体的な手法の一つとして、ライン反転駆動が知られている。ライン反転駆動は、所定の行数または列数の液晶画素毎に、液晶駆動電圧の極性を反転させる方式である。例えば一定に維持されるコモン電圧Ｖcomに対して画素電圧Ｖsigだけを変化させて液晶駆動電圧の極性を反転することもできるが、画素電圧Ｖsigと一緒にコモン電圧Ｖcomも変化させて液晶駆動電圧の極性を反転するほうが電源の簡素化および低消費電力化を図るうえで好ましい。このため、共通電極に容量結合されこの共通電極の大きな負荷容量を駆動できるようにした共通電極駆動回路が実用化されている（特許文献１を参照）。
【特許文献１】特開２００４−２５８２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、携帯電話等の用途では、太陽光の下でも室内と同様に見やすい画面を得ることができるように周囲光の反射機能とバックライト光の透過機能の両方を持った半透過型液晶表示パネルが一般化してきている。上述の共通電極駆動回路がこの液晶表示パネルの共通電極に容量結合されていると、電源電圧の供給を停止する過程や供給を再開した直後に画面にチラツキが発生する。バックライト光を透過する透過型液晶表示パネルはノートパソコン等の用途で用いられている。この場合には、バックライトの点灯を遅らせたり早めたりすることにより共通電極駆動回路と共通電極との容量結合による画面のチラツキを隠すことができるため、問題にはならなかった。しかし、半透過型液晶表示パネルでは、周囲光が光源として存在することから画面のチラツキを隠せないという問題がある。
【０００６】
本発明の目的は、少なくとも電源電圧の供給を再開した直後に生じる画面のチラツキを解消できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、液晶材料が複数の画素電極および共通電極間に挟持される液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備え、駆動回路は電源電圧が供給される電源端子と、電源端子からの電源電圧を安定化する平滑コンデンサと、電源端子からの電源電圧を分圧して得られる基準レベルに共通電極の電位を設定する基準レベル設定部と、電源端子からの電源電圧の下で電源電圧に対応した振幅のパルス電圧を周期的に発生する電圧発生部と、電圧発生部および共通電極間に接続され電圧発生部からのパルス電圧を共通電極に供給する結合コンデンサと、電源電圧の供給を停止する過程において結合コンデンサの両端間に電位差が生じることを阻止する制御素子とを含む液晶表示装置が提供される。
【発明の効果】
【０００８】
このような構成の液晶表示装置では、制御素子が電源電圧の供給を停止する過程において結合コンデンサの両端間に電位差が生じることを阻止する。この電位差を阻止せずに電源電圧の供給を再開すると、電圧発生部からの電圧パルスがこの電位差に加算されて共通電極の電位のシフト量を一時的に増大させ、これが画面のチラツキとして観察されてしまう結果となる。しかし、このようなシフト量の増大は制御素子を設けたことにより回避されるため、電源電圧の供給を再開した直後に生じる画面のチラツキを解消することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施形態に係る液晶表示装置について詳細に説明する。
【００１０】
図１は、この液晶表示装置の回路構成を概略的に示す図である。この液晶表示装置は外部から供給される映像信号の処理および様々な制御を行うコントローラ部１、映像信号に対応する画像を表示する半透過型液晶表示パネル２、液晶表示パネル２を駆動するために必要な各種電源電圧を供給するＤＣ電源部３、所定数の階調基準電圧を発生する階調基準電圧発生回路４、およびコントローラ部１の制御により液晶表示パネル２を駆動する駆動回路５を備える。
【００１１】
液晶表示パネル２はガラス等の光透過性基板を用いて構成されるアレイ基板ＡＲおよび対向基板ＣＴと、アレイ基板ＡＲおよび対向基板ＣＴ間に光変調層として挟持される液晶層ＬＱを有する。
【００１２】
アレイ基板ＡＲはマトリクス状に配置される複数の画素電極ＰＥ、画素電極ＰＥの行に沿って配置される複数の走査線Ｙ、画素電極ＰＥの列に沿って配置される複数の信号線Ｘ、これら走査線Ｙおよび信号線Ｘの交差位置近傍に配置される複数の画素スイッチング素子Ｗを含む。
【００１３】
対向基板ＣＴは複数の画素電極ＰＥに対向して配置される単一の共通電極ＣＥを含む。一対の画素電極ＰＥおよび共通電極ＣＥはこれら電極ＰＥ，ＣＥ間に配置された液晶層ＬＱの一領域と共に液晶画素ＰＸを構成する。各液晶画素ＰＸでは、液晶分子配列が画素電極ＰＥおよび共通電極ＣＥ間の電位差として印加される液晶駆動電圧に依存した電界により制御される。
【００１４】
尚、画素電極ＰＥはバックライト光を透過するための領域において例えばＩＴＯ等の光透過性材料で構成され、周囲光を反射するための領域において例えばアルミニウム等の金属材料で構成されている。また、対向電極ＣＥはバックライト光および周囲光を透過するために例えばＩＴＯ等の光透過性材料で構成される。
【００１５】
駆動回路５は複数の走査線Ｙを駆動する走査線ドライバＹＤ、複数の信号線を駆動する信号線ドライバＸＤ、共通電極を駆動する共通電極ドライバＣＤを有し、コントローラ部１と共に表示制御回路を構成する。走査線ドライバＹＤは例えば垂直同期信号を垂直走査クロックに同期してシフトさせることにより複数の走査線Ｙを順次選択して駆動する。信号線ドライバＸＤは例えば水平同期信号を水平走査クロックに同期してシフトさせることにより１行分の表示データをサンプリングし、これらを階調基準電圧発生回路４からの基準電圧を用いてデジタルアナログ変換した画素電圧Ｖsigにより複数の信号線Ｘを駆動する。
【００１６】
各画素スイッチング素子Ｗは例えば薄膜トランジスタからなり、対応走査線Ｙを介して駆動されたときに対応信号線Ｘを対応画素電極ＰＥに電気的に接続する。尚、走査線ドライバＹＤは例えば画素スイッチング素子Ｗと同一プロセスでアレイ基板ＡＲの端部周辺領域に形成される複数の薄膜トランジスタから構成される回路である。これに対して信号線ドライバＸＤおよび共通電極ドライバＣＤはアレイ基板ＡＲの端部に固定されるフレキシブル配線板またはアレイ基板ＡＲの端部周辺領域にマウントされる回路モジュールである。
【００１７】
図２は、共通電極ドライバＣＤの回路構成を示す。この共通電極ドライバＣＤには、ドライバＩＣ５Ａおよび容量結合部５Ｂが回路モジュールとして設けられる。ドライバＩＣ５ＡはＤＣ電源部３から電源端子Ｖccに共通電極駆動用に供給される電源電圧の下でこの電源電圧に対応した振幅のパルス電圧を周期的に発生する電圧発生部を構成するインバータ回路ＩＮＶを有する。
【００１８】
具体的には、インバータ回路ＩＮＶが例えばライン反転駆動のために１水平走査期間単位に変化する極性信号ＰＯＬをコントローラ部１から受取り、この極性信号ＰＯＬの変化に伴って１水平走査期間毎に接地レベルおよびＶccレベルの一方から他方に反転されるパルス電圧を出力する。容量結合部５Ｂは、電源端子Ｖccおよび接地端子間に接続され電源端子Ｖccからの電源電圧を安定化する平滑コンデンサＣＶと、電源端子Ｖccからの電源電圧を分圧して得られる基準レベルＶcomcに共通電極ＣＥの電位を設定する基準レベル設定部を構成する一対の分圧抵抗Ｒ１，Ｒ２と、インバータ回路ＩＮＶおよび共通電極ＣＥ間に接続されインバータ回路ＩＮＶからのパルス電圧に応答して共通電極ＣＥの電位を基準レベルＶcomcを中心として接地レベル及びＶccレベルに変化させるパルス電圧を供給するための結合コンデンサＣＣを有する。
【００１９】
分圧抵抗Ｒ１，Ｒ２は電源端子Ｖccおよび接地端子間において直列に接続され、これらの接続点Ｂが共通電極ＣＥに接続される分圧点となっている。分圧抵抗Ｒ１，Ｒ２の抵抗値は省電力化を実現するために１００ｋから１ＭΩであるが、これらの分圧比は電源端子Ｖccからの電源電圧の中心レベルである１／２Ｖccに対して基準レベルＶcomcを電位差ΔＶｐ（＝１／２Ｖcc−Ｖcomc）だけずらすように設定される。この電位差ΔＶｐは０．５Ｖ程度であり、図１に示す画素スイッチング素子Ｗの薄膜トランジスタがオフされて画素電極ＰＥをフローティング状態にしたときにこの薄膜トランジスタの寄生容量を充電するために画素電極ＣＥから抜け出る電荷に対応したリーク電流によって減少する画素電極ＰＥの電位を補償するように決定されている。
【００２０】
容量結合部５Ｂはさらに電源端子Ｖccとインバータ回路ＩＮＶおよび結合コンデンサＣＣ間の接続点Ａに接続される抵抗Ｒ３を有する。この抵抗Ｒ３は電源端子Ｖccからの電源電圧の供給を停止する過程で結合コンデンサＣＣの両端間に電位差が生じることを阻止する制御素子として設けられている。
【００２１】
図１に示すコントローラ部１はシステム電源スイッチＰＷがオフされたときにインバータ回路ＩＮＶの出力を接地レベルにして接続点Ａを接地端子に電気的に接続した状態に設定し、この後ＤＣ電源部３から電源端子Ｖccへの共通電極駆動用電源電圧の供給を停止させるオフ制御を行う。このオフ制御は電源端子Ｖccからの電源電圧の供給を停止する過程で生じる画面のチラツキを低減するために行われている。
【００２２】
即ち、このシステム動作により接続点Ａの電位が先に接地電位に設定された後に電源電圧がオフにされるため、この期間において抵抗Ｒ１を介して結合コンデンサＣＣに充電電流が流れ、結合コンデンサＣＣに電荷が蓄積される。この結合コンデンサＣＣに蓄積された電荷は、電源電圧がオフされた後も蓄積されたままの状態を保持するために画面のチラツキが発生する。
【００２３】
そこで抵抗Ｒ３を上記のように接続することにより、電源端子Ｖccからの電源電圧の供給を停止する過程で電源端子Ｖccおよび平滑コンデンサＣＶから接続点Ｂ及び結合コンデンサＣＣに向って流れる電流に対して、抵抗Ｒ３を介して接続点Ａから結合コンデンサＣＣに向って流れる電流の経路を構成し、結合コンデンサＣＣに蓄積される電荷を中和する。この抵抗Ｒ３の抵抗値は抵抗Ｒ１、Ｒ２の抵抗比に応じて所定値に設定されるが、通常動作にほとんど影響を与えない範囲の数値に設定される。
【００２４】
次に、共通電極ドライバＣＤの動作について説明する。システム電源スイッチＰＷがオンされてから十分な時間が経過してコントローラ部１の制御により駆動回路５が正常に機能している状態にある場合、共通電極駆動用電源電圧がＤＣ電源部３から電源端子Ｖccに供給されている。平滑コンデンサＣＶは電源端子Ｖccからの電源電圧によって充電され、負荷の変動による電源電圧の低下を補うように電流を補給してこの電源電圧を安定化する。分圧抵抗Ｒ１，Ｒ２はこの電源電圧を分圧して接続点Ｂ、すなわち共通電極ＣＥの電位を基準レベルＶcomcに設定する。
【００２５】
一方、インバータ回路ＩＮＶは接続点Ａの電位を図３に示すように、１／２Ｖccの基準レベルに対して変化させる振幅Ｖccのパルス電圧を周期的に発生する。結合コンデンサＣＣはインバータ回路ＩＮＶからのパルス電圧を共通電極に供給しているが、蓄積容量のために接続点Ｂの電位は図３に示すように基準レベル１／２Ｖccから電位差ΔＶｐを有する基準レベルＶcomcで変化するパルス電圧にシフトされる。これにより、基準レベルＶcomcを中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加される。
【００２６】
ここで、システム電源スイッチＰＷがオフになると、上述のオフ制御がコントローラ部１によって行われる。このオフ制御によりインバータ回路ＩＮＶは電源端子Ｖccからの電源電圧の供給が継続している間に接地端子に電気的に接続することにより、接続点Ａを接地電位に設定する。
【００２７】
抵抗Ｒ３が設けられていないと仮定すれば、この状態で結合コンデンサＣＣが電源端子Ｖccまたは平滑コンデンサＣＶから分圧抵抗Ｒ１を介して流れる電流により充電される。平滑コンデンサＣＶ内の電荷は分圧抵抗Ｒ１，Ｒ２を介して接地端子に放出されるが、結合トランジスタＣＣの電荷は放電経路が形成されないためにそのまま残り、結合コンデンサＣＣの両端間に基準レベルＶcomcに相当する電位差が生じることになる。
【００２８】
この状態で電源端子Ｖccからの電源電圧の供給が再開され、インバータ回路ＩＮＶからのパルス電圧が接続点Ａに供給されると、このパルス電圧が結合コンデンサＣＣの両端間の電位差に加算されて接続点Ｂの電位のシフト量を図４に示すように一時的に増大させる。これにより、基準レベルＶcomcに対して１／２Ｖccだけずれた基準レベルＶcomc'を中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加され、この結果として画面のチラツキが観察されてしまうことになる。
【００２９】
基準レベルＶcomc'は最初パルス電圧の中心レベル１／２Ｖccに対して電位差ΔＶを持つが、この基準レベルＶcomc'は時間の経過に伴って基準レベルＶcomcに近づく。抵抗Ｒ１およびＲ２は省電力化のために比較的大きな抵抗値に設定されていることから、電位差ΔＶが最終的に電位差ΔＶｐに一致するまでには、数秒の時間を要する。
【００３０】
実際には、抵抗Ｒ３が設けられているため、オフ制御の動作中には電流が電源端子Ｖccまたは平滑コンデンサＣＶから分圧抵抗Ｒ１を介して結合コンデンサＣＣに対して流れるだけでなく、抵抗Ｒ３を介しても電源端子Ｖccまたは平滑コンデンサＣＶに蓄積されていた電荷により結合コンデンサＣＣに電流が流れる。これにより、結合コンデンサＣＣに蓄積される電荷が中和され、この結果として結合コンデンサＣＣの両端間に大きな電位差が生じることを阻止する。結合コンデンサＣＣに流入する電流量の相違によって結合コンデンサＣＣの両端に多少の電荷が残っていたとしても、これにより生じる電位差はわずかである。
【００３１】
この状態で電源端子Ｖccからの電源電圧の供給が再開され、インバータ回路ＩＮＶからのパルス電圧が接続点Ａに供給されると、このパルス電圧に加算される結合コンデンサＣＣの両端間の電位差がほとんどないため、速やかに接続点Ｂの電位が図３に示すように、基準レベル１／２Ｖccから電位差ΔＶｐの基準レベルＶcomcにシフトするようになる。従って、基準レベルＶcomcを中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加され、大きな電位差ΔＶに基づくチラツキの発生を防止することができる。
【００３２】
本実施形態では、抵抗Ｒ３が電源端子Ｖccからの電源電圧の供給を停止する過程において結合コンデンサＣＣの両端間に電位差が生じることを阻止する。この電位差を阻止せずに電源電圧の供給を再開すると、インバータ回路ＩＮＶからの電圧パルスがこの電位差に加算されて共通電極ＣＥの電位のシフト量を一時的に増大させ、これが画面のチラツキとして観察されてしまう結果となる。しかし、このようなシフト量の増大は抵抗Ｒ３を設けたことにより回避されるため、電源端Ｖccからの電源電圧の供給再開直後に生じる画面のチラツキを解消することができる。
【００３３】
尚、本発明は上述しだ実施形態に限定されず、発明の要旨を逸脱しない範囲で様々に変形可能である。例えば上述の実施形態に開示された複数の構成要素の組合せを変更したり、幾つかを削除してもよい。
【００３４】
図５は、共通電極ドライバＣＤの変形例を示す。この変形例では、分圧抵抗Ｒ１，Ｒ２がドライバＩＣ５Ａ内に組み込まれている。この場合には、図２に示す抵抗Ｒ３の代りにスイッチＳＷが設けられる。
【００３５】
このスイッチＳＷは電源端子Ｖccおよび分圧抵抗Ｒ１間に接続され、電源端子Ｖccからの電源電圧の供給停止に伴なって分圧抵抗Ｒ１，Ｒ２からなる基準レベル設定部を電源端子Ｖccおよび平滑コンデンサＣＶから電気的に分離する。この場合、電源端子Ｖccおよび平滑コンデンサＣＶから分圧抵抗Ｒ１を介して結合コンデンサＣＣを充電する電流路がなくなり、この結果として結合コンデンサＣＣの両端間に電位差が生じることを阻止する。仮に結合コンデンサＣＣに電荷が残っていても、これにより生じる電位差はわずかである。
【００３６】
この状態で電源端子Ｖccからの電源電圧の供給が再開され、スイッチＳＷが導通し、インバータ回路ＩＮＶからのパルス電圧が結合コンデンサＣＣに供給されると、このパルス電圧に加算される結合コンデンサＣＣの両端間の電位差がほとんどないため、速やかに共通電極ＣＥの電位が図３に示すように基準レベルＶcomcに設定されるようになる。
【００３７】
従って、基準レベルＶcomcを中心にして周期的に変化する振幅Ｖccのパルス電圧が共通電極ＣＥに印加される。これにより、電源端子Ｖccからの電源電圧の供給を再開した直後に生じる画面のチラツキを解消することができる。
【００３８】
この変形例によれば、スイッチＳＷによって分圧抵抗Ｒ１，Ｒ２に接続されている電源経路を完全に遮断する形態を採るので、通常の表示動作には何等影響を与えることがなく、画面のチラツキの発生の防止のための目的にのみ寄与させることができる。
【００３９】
尚、信号線ドライバＸＤとして設けられたドライバＩＣの出力チャネルの一部をドライバＩＣ５Ａとして割当てる場合には、分圧抵抗Ｒ１，Ｒ２以外の基準レベル設定部として、デジタルアナログ変換器（ＤＡＣ）もしくはハイインピーダンス機能を用いて基準レベルＶcomcを設定してもよい。
【００４０】
ちなみに、他の変形例として、抵抗Ｒ３をインバータ回路ＩＮＶの出力端子と接地端子間に接続することも考えられるが、平滑コンデンサＣＶから抵抗Ｒ１を介して結合コンデンサＣＣに蓄積される電荷を中和する電流路を得ることができないため、正常な状態への移行に時間を要する。この時間は抵抗Ｒ３の抵抗値を十分小さくすれば短縮が可能であるが、消費電力の観点から好ましいものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す共通電極ドライバの回路構成を示す図である。
【図３】図２に示す共通電極ドライバの動作を説明するための波形図である。
【図４】図２に示す抵抗を設けない場合に得られる共通電極ドライバの動作を説明するための波形図である。
【図５】図２に示す共通電極ドライバの変形例を示す図である。
【符号の説明】
【００４２】
１…コントローラ部、２…半透過型液晶表示パネル、３…ＤＣ電源部、４…階調基準電圧発生回路、５…駆動回路、ＹＤ…走査線ドライバ、ＸＤ…信号線ドライバ、ＣＤ…共通電極ドライバ、５Ａ…ドライバＩＣ、５Ｂ…容量結合部、ＣＶ…平滑コンデンサ、ＣＣ…結合コンデンサ、Ｒ１，Ｒ２，Ｒ３…抵抗、ＳＷ…スイッチ。
【特許請求の範囲】
【請求項１】
液晶材料が複数の画素電極および共通電極間に挟持される液晶表示パネルと、前記液晶表示パネルを駆動する駆動回路とを備え、前記駆動回路は電源電圧が供給される電源端子と、前記電源端子からの電源電圧を安定化する平滑コンデンサと、前記電源端子からの電源電圧を分圧して得られる基準レベルに前記共通電極の電位を設定する基準レベル設定部と、前記電源端子からの電源電圧の下で前記電源電圧に対応した振幅のパルス電圧を周期的に発生する電圧発生部と、前記電圧発生部および前記共通電極間に接続され前記電圧発生部からのパルス電圧を前記共通電極に供給する結合コンデンサと、前記電源電圧の供給を停止する過程において前記結合コンデンサの両端間に電位差が生じることを阻止する制御素子とを含むことを特徴とする液晶表示装置。
【請求項２】
前記制御素子は、前記電源端子および前記結合コンデンサの電圧発生部側端子間に接続された抵抗であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御素子は、前記基準レベル設定部を前記電源端子から電気的に分離するスイッチであることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記基準レベル設定部は前記電源端子に対して直列に接続され前記基準レベルの分圧点から前記共通電極に接続される複数の分圧抵抗からなることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記液晶表示パネルは、半透過型に構成されていることを特徴とする請求項１乃至４のいずれか１つに記載の液晶表示装置。
【請求項１】
液晶材料が複数の画素電極および共通電極間に挟持される液晶表示パネルと、前記液晶表示パネルを駆動する駆動回路とを備え、前記駆動回路は電源電圧が供給される電源端子と、前記電源端子からの電源電圧を安定化する平滑コンデンサと、前記電源端子からの電源電圧を分圧して得られる基準レベルに前記共通電極の電位を設定する基準レベル設定部と、前記電源端子からの電源電圧の下で前記電源電圧に対応した振幅のパルス電圧を周期的に発生する電圧発生部と、前記電圧発生部および前記共通電極間に接続され前記電圧発生部からのパルス電圧を前記共通電極に供給する結合コンデンサと、前記電源電圧の供給を停止する過程において前記結合コンデンサの両端間に電位差が生じることを阻止する制御素子とを含むことを特徴とする液晶表示装置。
【請求項２】
前記制御素子は、前記電源端子および前記結合コンデンサの電圧発生部側端子間に接続された抵抗であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御素子は、前記基準レベル設定部を前記電源端子から電気的に分離するスイッチであることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記基準レベル設定部は前記電源端子に対して直列に接続され前記基準レベルの分圧点から前記共通電極に接続される複数の分圧抵抗からなることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記液晶表示パネルは、半透過型に構成されていることを特徴とする請求項１乃至４のいずれか１つに記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−１４７８４８（Ｐ２００７−１４７８４８Ａ）
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願番号】特願２００５−３４０２１８（Ｐ２００５−３４０２１８）
【出願日】平成１７年１１月２５日（２００５．１１．２５）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願日】平成１７年１１月２５日（２００５．１１．２５）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]